KR950009963A - 드라이에칭방법 - Google Patents

드라이에칭방법 Download PDF

Info

Publication number
KR950009963A
KR950009963A KR1019940022669A KR19940022669A KR950009963A KR 950009963 A KR950009963 A KR 950009963A KR 1019940022669 A KR1019940022669 A KR 1019940022669A KR 19940022669 A KR19940022669 A KR 19940022669A KR 950009963 A KR950009963 A KR 950009963A
Authority
KR
South Korea
Prior art keywords
material layer
film
dry etching
layer
etching method
Prior art date
Application number
KR1019940022669A
Other languages
English (en)
Other versions
KR100272644B1 (ko
Inventor
신고 가도무라
Original Assignee
오가 노리오
소니 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오가 노리오, 소니 가부시기가이샤 filed Critical 오가 노리오
Publication of KR950009963A publication Critical patent/KR950009963A/ko
Application granted granted Critical
Publication of KR100272644B1 publication Critical patent/KR100272644B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 도전재료층의 드라이에칭방법에 관한 것으로서, 본 발명의 드라이에칭방법은 도전재료층의 표면 위에 산소를 함유하는 반사방지막을 형성하고, 반사방지막 위에 패터닝 마스크층을 형성하고, 마스크층의 측벽면 위에 측벽보호막을 형성하고, 측벽보호막이 그 위에 형성된 마스크층을 사용하여 도전재료층을 에칭하는 공정으로 이루어진다. 측벽보호막은 마스크층을 사용하여 반사방지막을 패터닝한 후에 형성한다. 반사방지막은 측벽보호막을 형성한 후에 패터닝하고, 다시 반사방지막의 측벽 위에 측벽보호막을 남긴다. 측벽보호막은 황계 화합물 또는 질화항계 화합물중 최소한 하나를 사용하여 형성한다. 반사방지막은 SiON계 재료로 구성된다. 도전재료층은 폴리사이드막, Al계 합금재료층, Gu계 합금재료층 또는 고용점금속층의 군으로부터 선택된 재료로 구성된다. 도전재료층은 그 표면에 절연막이 형성된 반도체기판 위에 형성한다. 도전재료층은 그 표면에 배리어메탈층이 형성된 절연막 위에 형성한다.

Description

드라이에칭방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명을 적용한 W-폴리사이드 게이트전극가공에 있어서, 에칭전의 웨이퍼의 상태를 나타낸 모식적 단면도,
제6도는 제5도의 SiON 반사방지막을 에칭한 상태를 나타낸 모식적 단면도,
제7도는 제6도의 웨이퍼의 전체면을 퇴적물층으로 피복한 상태를 나타낸 모식적 단면도,
제8도는 제7도의 퇴적물층을 에치백하여 레지스트 마스크의 측벽보호막을 형성한 상태를 나타낸 모식적 단면도,
제9도는 제8도의 W-폴리사이드막을 이방성에칭하여 게이트전극을 형성한 상태를 나타낸 모식적 단면도.

Claims (13)

  1. 도전재료층의 표면 위에 산소를 함유하는 반사방지막을 형성하고, 반사방지막 위에 패터닝 마스크층을 형성하고, 마스크층의 측벽면 위에 측벽보호막을 형성하고, 측벽보호막이 그 위에 형성된 마스크층을 사용하여 도전재료층을 에칭하는 공정으로 이루어지는 것을 특징으로 하는 드라이에칭방법.
  2. 제1항에 있어서, 상기 측벽보호막은 마스크층을 사용하여 반사방지막을 패터닝한 후에 형성하는 것을 특징으로 하는 드라이에칭방법.
  3. 제1항에 있어서, 상기 반사방지막은 측벽보호막을 형성한 후에 패터닝하고, 다시 반사방지막의 측벽 위에 측벽보호막을 남기는 것을 특징으로 하는 드라이에칭방법.
  4. 제1항에 있어서, 상기 측벽보호막은 황계 화합물 또는 질화황계 화합물 중 최소한 하나를 사용하여 형성하는 것을 특징으로 하는 드라이에칭방법.
  5. 제1항에 있어서, 상기 반사방지막은 SiON계 재료로 구성되는 것을 특징으로 하는 드라이에칭방법.
  6. 제1항에 있어서, 상기 도전재료층은 폴리사이드막, Al계 합금재료층, Cu계 합금재료층 또는 고용점금속층의 군으로부터 선택된 재료로 구성되는 것을 특징으로 하는 드라이에칭방법.
  7. 제1항에 있어서, 상기 도전재료층은 그 표면에 절연막이 형성된 반도체기판 위에 형성하는 것을 특징으로 하는 드라이에칭방법.
  8. 제1항에 있어서, 상기 도전재료층은 그 표면에 배리어메탈층이 형성된 절연막 위에 형성하는 것을 특징으로 하는 드라이에칭방법.
  9. 도전재료층의 표면 위에 산소를 함유하는 반사방지막을 형성하고, 반사방지막 위에 패터닝 마스크층을 형성하고, 마스크층을 사용하여 반사방지막을 패터닝하여 도전재료층의 끝면을 노출시키고, 도전재료층의 노출부와 플라스마와의 반응에 의해 생성된 퇴적성의 반응생성물을 사용하여 마스크층 및 반사방지막의 측벽면 위에 측벽보호막을 형성하고, 측벽보호막이 그 위에 형성된 마스크층을 사용하여 도전재료층을 에칭하는 공정으로 이루어지는 것을 특징으로 하는 드라이에칭방법.
  10. 제9항에 있어서, 상기 도전재료층은 폴리사이드막, Al계 합금재료층, Cu계 합금재료층 또는 고용점금속층의 군으로부터 선택된 재료로 구성되는 것을 특징으로 하는 드라이에칭방법.
  11. 제9항에 있어서, 상기 반사방지막은 SiON계 재료로 구성되는 것을 특징으로 하는 드라이에칭방법.
  12. 제9항에 있어서, 상기 도전재료층은 그 표면에 절연막이 형성된 반도체기판 위에 형성하는 것을 특징으로 하는 드라이에칭방법.
  13. 제9항에 있어서, 상기 도전재료층은 그 표면에 배리어메탈층이 형성된 절연막 위에 형성하는 것을 특징으로 하는 드라이에칭방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940022669A 1993-09-13 1994-09-09 드라이에칭방법 KR100272644B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5227132A JPH0786244A (ja) 1993-09-13 1993-09-13 ドライエッチング方法
JP93-227132 1993-09-13

Publications (2)

Publication Number Publication Date
KR950009963A true KR950009963A (ko) 1995-04-26
KR100272644B1 KR100272644B1 (ko) 2000-12-01

Family

ID=16855984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940022669A KR100272644B1 (ko) 1993-09-13 1994-09-09 드라이에칭방법

Country Status (5)

Country Link
US (1) US5994226A (ko)
EP (1) EP0644582B1 (ko)
JP (1) JPH0786244A (ko)
KR (1) KR100272644B1 (ko)
DE (1) DE69416225T2 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3334370B2 (ja) * 1994-10-13 2002-10-15 ヤマハ株式会社 半導体デバイス
US6541164B1 (en) * 1997-10-22 2003-04-01 Applied Materials, Inc. Method for etching an anti-reflective coating
US6013582A (en) * 1997-12-08 2000-01-11 Applied Materials, Inc. Method for etching silicon oxynitride and inorganic antireflection coatings
US6291356B1 (en) 1997-12-08 2001-09-18 Applied Materials, Inc. Method for etching silicon oxynitride and dielectric antireflection coatings
DE10000004A1 (de) * 2000-01-03 2001-05-17 Infineon Technologies Ag Verfahren zur Herstellung von Leitbahnen
US6762129B2 (en) * 2000-04-19 2004-07-13 Matsushita Electric Industrial Co., Ltd. Dry etching method, fabrication method for semiconductor device, and dry etching apparatus
DE10054969A1 (de) * 2000-11-06 2002-03-28 Infineon Technologies Ag Verfahren zur Strukturierung von Metallschichten
US6569778B2 (en) * 2001-06-28 2003-05-27 Hynix Semiconductor Inc. Method for forming fine pattern in semiconductor device
CN100451831C (zh) * 2001-10-29 2009-01-14 旺宏电子股份有限公司 减小图案间隙或开口尺寸的方法
US6573177B1 (en) * 2002-02-19 2003-06-03 Macronix International Co., Ltd. Protection layer to prevent under-layer damage during deposition
US7473377B2 (en) 2002-06-27 2009-01-06 Tokyo Electron Limited Plasma processing method
KR100619398B1 (ko) * 2003-12-26 2006-09-11 동부일렉트로닉스 주식회사 반사방지막을 구비한 레티클 제조방법
US7291563B2 (en) * 2005-08-18 2007-11-06 Micron Technology, Inc. Method of etching a substrate; method of forming a feature on a substrate; and method of depositing a layer comprising silicon, carbon, and fluorine onto a semiconductor substrate
JP4630795B2 (ja) * 2005-10-26 2011-02-09 株式会社東芝 パターン形成方法および磁気記録媒体の製造方法
US7579282B2 (en) * 2006-01-13 2009-08-25 Freescale Semiconductor, Inc. Method for removing metal foot during high-k dielectric/metal gate etching
US8233248B1 (en) 2009-09-16 2012-07-31 Western Digital (Fremont), Llc Method and system for providing a magnetic recording transducer using a line hard mask
US8871102B2 (en) 2011-05-25 2014-10-28 Western Digital (Fremont), Llc Method and system for fabricating a narrow line structure in a magnetic recording head
US8518832B1 (en) 2011-06-27 2013-08-27 Western Digital (Fremont), Llc Process for masking and removal of residue from complex shapes
US8703397B1 (en) 2012-03-29 2014-04-22 Western Digital (Fremont), Llc Method for providing side shields for a magnetic recording transducer
US9034564B1 (en) 2013-07-26 2015-05-19 Western Digital (Fremont), Llc Reader fabrication method employing developable bottom anti-reflective coating
US9001467B1 (en) 2014-03-05 2015-04-07 Western Digital (Fremont), Llc Method for fabricating side shields in a magnetic writer
US9583356B1 (en) 2015-09-30 2017-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure
CN107104044A (zh) * 2017-05-12 2017-08-29 京东方科技集团股份有限公司 一种电极制作方法及阵列基板的制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57181378A (en) * 1981-04-30 1982-11-08 Toshiba Corp Dry etching method
EP0368732B1 (en) * 1988-11-04 1995-06-28 Fujitsu Limited Process for forming resist mask pattern
JPH03110846A (ja) * 1989-09-25 1991-05-10 Sony Corp 配線の形成方法
JPH03156927A (ja) * 1989-10-24 1991-07-04 Hewlett Packard Co <Hp> アルミ・メタライゼーションのパターン形成方法
JP3170791B2 (ja) * 1990-09-11 2001-05-28 ソニー株式会社 Ａｌ系材料膜のエッチング方法
JPH04125924A (ja) * 1990-09-17 1992-04-27 Mitsubishi Electric Corp プラズマエッチング方法
JPH04142738A (ja) * 1990-10-04 1992-05-15 Sony Corp ドライエッチング方法
JP3094470B2 (ja) * 1991-01-22 2000-10-03 ソニー株式会社 ドライエッチング方法
JPH04330724A (ja) * 1991-01-28 1992-11-18 Sony Corp 配線形成方法
US5217570A (en) * 1991-01-31 1993-06-08 Sony Corporation Dry etching method
JPH04288828A (ja) * 1991-03-18 1992-10-13 Sony Corp ドライエッチング方法
JP3371143B2 (ja) * 1991-06-03 2003-01-27 ソニー株式会社 ドライエッチング方法
JP3198586B2 (ja) * 1992-02-14 2001-08-13 ソニー株式会社 ドライエッチング方法
JP3181741B2 (ja) * 1993-01-11 2001-07-03 富士通株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
DE69416225T2 (de) 1999-08-19
US5994226A (en) 1999-11-30
EP0644582A2 (en) 1995-03-22
EP0644582A3 (en) 1996-03-20
JPH0786244A (ja) 1995-03-31
DE69416225D1 (de) 1999-03-11
KR100272644B1 (ko) 2000-12-01
EP0644582B1 (en) 1999-01-27

Similar Documents

Publication Publication Date Title
KR950009963A (ko) 드라이에칭방법
KR940012660A (ko) 반도체 장치의 제조방법
KR950034678A (ko) 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재
JPS55163860A (en) Manufacture of semiconductor device
KR940001293A (ko) 집적회로 제조방법
KR940020531A (ko) 콘택홀에 금속플러그 제조방법
US5705428A (en) Method for preventing titanium lifting during and after metal etching
KR970067702A (ko) 반도체 장치 및 그 제조 방법
JPS5487172A (en) Manufacture for simiconductor device
KR930024106A (ko) 반도체 소자의 콘택형성방법
KR920005300A (ko) 다면구조 금속배선 형성방법
KR930003254A (ko) 반도체 장치의 금속배선 방법
JPS5570029A (en) Etching method of silicon nitride film
KR980005550A (ko) 반도체 소자의 콘택홀 형성 방법
KR980005531A (ko) 반도체 소자의 금속배선 형성방법
KR940015698A (ko) 미세한 감광막 패턴 형성 방법
KR970052419A (ko) 반도체 소자의 패드 형성 방법
KR970013031A (ko) 반도체 장치의 접촉창 형성방법
KR980005631A (ko) 콘택홀 형성방법
KR970017948A (ko) 유기 반사 방지막 제조 방법
KR920022400A (ko) 반도체 장치의 콘택트 홀 식각방법
JPS56167331A (en) Manufacture of semiconductor device
KR970077456A (ko) 반도체 소자의 콘택 홀 형성 방법
KR970077349A (ko) 반도체 소자에서의 금속배선의 구조 및 그 제조 방법
KR960043119A (ko) 반도체 소자의 비아홀 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050729

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee