KR20050033682A - 웨이퍼 정렬키 형성방법 - Google Patents

웨이퍼 정렬키 형성방법 Download PDF

Info

Publication number
KR20050033682A
KR20050033682A KR1020030069522A KR20030069522A KR20050033682A KR 20050033682 A KR20050033682 A KR 20050033682A KR 1020030069522 A KR1020030069522 A KR 1020030069522A KR 20030069522 A KR20030069522 A KR 20030069522A KR 20050033682 A KR20050033682 A KR 20050033682A
Authority
KR
South Korea
Prior art keywords
wafer alignment
alignment key
oxide film
forming
nitride film
Prior art date
Application number
KR1020030069522A
Other languages
English (en)
Inventor
한상준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030069522A priority Critical patent/KR20050033682A/ko
Publication of KR20050033682A publication Critical patent/KR20050033682A/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 웨이퍼 정렬키 형성방법을 개시한다. 개시된 본 발명의 웨이퍼 정렬키 형성방법은, 소자분리 공정에서의 웨이퍼 정렬키 형성방법에 있어서, 실리콘 기판의 적소에 질화막 패턴을 식각장벽으로 이용한 식각으로 다수개의 트렌치를 형성하되, 상기 질화막 패턴의 폭이 트렌치의 폭 보다 현저히 작도록 하여, 후속하는 트렌치 매립산화막의 CMP 공정시 질화막과 산화막간의 연마선택비 차이로 인해 상기 매립산화막의 표면이 리세스되도록 하고, 상기 리세스 정도가 질화막 패턴의 제거시 더욱 커지게 하여 상기 실리콘 기판 표면과 매립산화막간에 자연 발생적으로 단차가 형성되도록 하는 것을 특징으로 한다. 본 발명은 웨이퍼 정렬키의 주변을 대부분 산화막으로 만들어, 매립산화막의 CMP 공정시, 산화막 표면 리세스가 일어나 상기 웨이퍼 정렬키와 매립산화막간에 단차가 존재하도록 하므로써, 종래의 키 오픈 마스크 형성 공정 및 이를 이용한 식각 공정을 생략할 수 있으며, 아울러, 후속 세정 공정을 생략할 수 있는 바, 공정 단순화는 물론 제조비용의 절감을 얻을 수 있다.

Description

웨이퍼 정렬키 형성방법{Method for forming wafer alignment key}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 웨이퍼 정렬을 원할히 하기 위한 웨이퍼 정렬키 형성시의 공정 단순화를 이룰 수 있는 웨이퍼 정렬키 형성방법에 관한 것이다.
주지된 바와 같이, 반도체 소자를 제조함에 있어서 콘택홀을 포함한 각종 도전 패턴들은 포토리소그라피 공정을 통해 형성하는 것이 일반적이다. 이러한 포토 공정은 피식각층 상에 감광막을 도포하는 공정과 상기 감광막을 포토 마스크를 이용해서 노광하는 공정 및 상기 노광된 감광막을 현상하는 공정을 포함하며, 이렇게 형성된 감광막 패턴을 이용해서 피식각층을 식각함에 따라 콘택홀을 포함한 각종 도전 패턴들을 형성하게 된다.
여기서, 상기 노광 공정을 수행하기 위해서는 웨이퍼와 포토 마스크간의 정확한 정렬이 필요하다. 이것은 다층 구조의 반도체 소자를 제조함에 있어 상하부층들간의 오버레이 정확도가 크게 요구되기 때문이다.
따라서, 통상의 반도체 제조 공정에서는 상하부층들간의 오버레이 정확도를 확보하기 위해 웨이퍼 정렬키(wafer alignmnet key)를 삽입시키고 있다.
상기 웨이퍼 정렬키는 소위 레티클(Reticle)이라 불리우는 포토 마스크를 정확한 위치에 정렬시키기 위해 웨이퍼에 형성시키는 일종의 패턴으로서, 웨이퍼의 스크라이브 라인에 형성되며, 그리고, 이전 공정 단계에서 셀 영역에서의 실제 패턴과 동시에 형성된다. 이에 따라, 각 공정 단계에서의 웨이퍼와 포토 마스크간의 정렬은 이전 공정 단계에서 형성된 정렬 마크를 근거로하여 진행된다.
도 1a 및 도 1b는 종래 소자분리 공정에서의 웨이퍼 정렬키 형성방법을 설명하기 위한 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 공지의 STI(Shallow Trench Isolation) 공정에 따라 트렌치 매립 산화막(4)의 CMP(Chemical Mechanical Polishing)를 행한 후, 질화막 패턴을 제거하고, 이를 통해, 웨이퍼 정렬키(10)를 형성한다.
이때, 실리콘 기판(1)과 웨이퍼 정렬키(10)간에 단차가 없으므로, 웨이퍼 정렬시, 정렬 신호(alignment signal)를 얻을 수 없으며, 이에 따라, 웨이퍼 정렬이 불가능하다.
따라서, 질화막 패턴을 제거한 후에는, 도 1b에 도시된 바와 같이, 셀 영역은 그대로 두고 스크라이브 라인에 형성된 웨이퍼 정렬키, 보다 정확하게는, 트렌치에 매립된 산화막(4)의 표면을 소정 두께만큼 제거하여 인위적으로 웨이퍼 정렬키(10a)와 실리콘 기판(1)간에 단차를 준다. 이 경우, 실리콘 기판(1)과 웨이퍼 정렬키(10a)간에 단차가 존재하므로, 웨이퍼 정렬시, 정렬 신호를 얻을 수 있다.
여기서, 상기 트렌치 매립산화막(4)의 식각은, 도시하지는 않았으나, 웨이퍼 정렬키 영역을 노출시키는 키 오픈 마스크(key open mask)를 형성한 후, 이를 이용한 식각 공정을 행하는 방식으로 수행된다.
그러나, 종래의 웨이퍼 정렬키 형성방법은 키 오픈 마스크 형성 공정 및 이를 이용한 식각 공정을 추가로 수행해야 하며, 아울러, 세정 공정을 추가해야 하므로, 공정 단계의 추가로 인해 생산성 저하 및 제조비용 증가의 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 공정 단계의 증가를 방지할 수 있는 웨이퍼 정렬키 형성방법을 제공함에 그 목적이 있다.
또한, 본 발명은 공정 단계의 증가를 방지하여 생산성 저하 및 제조비용 증가를 방지할 수 있는 웨이퍼 정렬키 형성방법을 제공함에 그 다른 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 소자분리 공정에서의 웨이퍼 정렬키 형성방법에 있어서, 실리콘 기판의 적소에 질화막 패턴을 식각장벽으로 이용한 식각으로 다수개의 트렌치를 형성하되, 상기 질화막 패턴의 폭이 트렌치의 폭 보다 현저히 작도록 하여, 후속하는 트렌치 매립산화막의 CMP 공정시 질화막과 산화막간의 연마선택비 차이로 인해 상기 매립산화막의 표면이 리세스되도록 하고, 상기 리세스 정도가 질화막 패턴의 제거시 더욱 커지게 하여 상기 실리콘 기판 표면과 매립산화막간에 자연 발생적으로 단차가 형성되도록 하는 것을 특징으로 하는 웨이퍼 정렬키 형성방법을 제공한다.
여기서, 상기 질화막 패턴은 사진틀 형상의 패턴이 일정 간격 이격해서 다수개가 배치되는 구조로 형성한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리는 다음과 같다.
본 발명은 웨이퍼 정렬키의 주변을 대부분 산화막으로 만들어준다. 이렇게 하면, STI 공정에 따른 트렌치 매립산화막의 CMP 공정시, 상기 매립산화막의 리세스(recess)가 용이하게 이루어지도록 할 수 있으며, 이에 따라, 웨이퍼 정렬키와 그 주변, 즉, 산화막간의 단차가 발생되는 바, 별도의 키 오픈 마스크 형성 공정 및 식각 공정을 수행하지 않고도, 웨이퍼 정렬시, 정렬 신호를 얻을 수 있다.
자세하게, 도 2a 및 도 2b는 본 발명에 따른 소자분리 공정에서의 웨이퍼 정렬키 형성방법을 설명하기 위한 단면도이다.
본 발명은 셀 영역과 동일하게 실리콘 기판에 미세 폭의 트렌치를 형성한 후, 상기 트렌치 내에 산화막을 매립시켜 형성하는 종래의 웨이퍼 정렬키 형성방법과는 달리, 먼저, 도 2a에 도시된 바와 같이, 식각장벽인 질화막 패턴(22)의 폭을 극히 작게 하면서 트렌치(23)의 폭을 넓혀주는 구조로 형성한다.
이렇게 하면, 상기 트렌치 매립산화막(24) 증착 후의 CMP 공정시, 상기 매립산화막(24)의 표면은, 질화막과 산화막간의 연마선택비 차이로 인해 리세스가 이루어지게 되며, 식각장벽인 질화막 패턴의 식각 후, 상기 리세스 정도는 더욱 커지게 되어, 도 2b에 도시된 바와 같은 최종적인 웨이퍼 정렬키(30)를 얻게 된다.
이 때, 상기 웨이퍼 정렬키(30)와 매립산화막(24)간에는 단차가 존재하기 때문에, 별도의 키 오픈 마스크 형성 공정 및 이를 이용한 식각 공정을 진행하지 않고도, 상기 단차로 인해 웨이퍼 정렬시 정렬 신호를 얻을 수 있게 된다.
그러므로, 본 발명은 키 오픈 마스크 공정 및 식각 공정을 수행하지 않아도 되며, 아울러, 후속 세정 공정 또한 생략할 수 있다.
도 3은 본 발명에 따른 웨이퍼 정렬키의 평면도로서, 도시된 바와 같이, 본 발명의 웨이퍼 정렬키(30)는 사진틀 형상의 패턴이 일정 간격 이격해서 다수개가 배치되는 구조로 형성하며, 특히, 웨이퍼 정렬키(30)의 주변 대부분, 즉, 내부는 물론 외부에 매립산화막이 존재하도록 만들며, 이를 통해, 웨이퍼 정렬키(30)와 매립산화막(24)간에 리세스에 의한 단차가 존재하도록 만든다.
이를 위해, 본 발명은 트렌치 형성시의 식각장벽인 질화막 패턴을 상기 웨이퍼 정렬키(30)와 동일 형상, 즉, 사진틀 형상의 패턴이 일정 간격 이격해서 다수개가 배치되는 구조로 형성한다.
이상에서와 같이, 본 발명은 웨이퍼 정렬키의 주변을 대부분 산화막으로 만들어, 매립산화막의 CMP 공정시, 산화막 표면 리세스가 일어나 상기 웨이퍼 정렬키와 매립산화막간에 단차가 존재하도록 하므로써, 웨이퍼 정렬키 오픈 공정을 별도로 진행할 필요가 없으며, 아울러, 후속 세정 공정을 생략할 수 있다.
따라서, 본 발명은 공정 단순화를 이룰 수 있으며, 그래서, 생산성 향상 및 제조비용 절감을 얻을 수 있다.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
도 1a 및 도 1b는 종래 소자분리 공정에서의 웨이퍼 정렬키 형성방법을 설명하기 위한 단면도.
도 2a 및 도 2b는 본 발명에 따른 소자분리 공정에서의 웨이퍼 정렬키 형성방법을 설명하기 위한 단면도.
도 3은 본 발명에 따른 웨이퍼 정렬키를 도시한 평면도.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 실리콘 기판 22 : 질화막 패턴
23 : 트렌치 24 : 매립산화막
30 : 웨이퍼 정렬키

Claims (2)

  1. 소자분리 공정에서의 웨이퍼 정렬키 형성방법에 있어서,
    실리콘 기판의 적소에 질화막 패턴을 식각장벽으로 이용한 식각으로 다수개의 트렌치를 형성하되, 상기 질화막 패턴의 폭이 트렌치의 폭 보다 현저히 작도록 하여, 후속하는 트렌치 매립산화막의 CMP 공정시 질화막과 산화막간의 연마선택비 차이로 인해 상기 매립산화막의 표면이 리세스되도록 하고, 상기 리세스 정도가 질화막 패턴의 제거시 더욱 커지게 하여 상기 실리콘 기판 표면과 매립산화막간에 자연 발생적으로 단차가 형성되도록 하는 것을 특징으로 하는 웨이퍼 정렬키 형성방법.
  2. 제 1 항에 있어서, 상기 질화막 패턴은 사진틀 형상의 패턴이 일정 간격 이격해서 다수개가 배치되는 구조로 형성하는 것을 특징으로 하는 포토 마스크 정렬키 형성방법.
KR1020030069522A 2003-10-07 2003-10-07 웨이퍼 정렬키 형성방법 KR20050033682A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030069522A KR20050033682A (ko) 2003-10-07 2003-10-07 웨이퍼 정렬키 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030069522A KR20050033682A (ko) 2003-10-07 2003-10-07 웨이퍼 정렬키 형성방법

Publications (1)

Publication Number Publication Date
KR20050033682A true KR20050033682A (ko) 2005-04-13

Family

ID=37237724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030069522A KR20050033682A (ko) 2003-10-07 2003-10-07 웨이퍼 정렬키 형성방법

Country Status (1)

Country Link
KR (1) KR20050033682A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9594200B2 (en) 2014-08-13 2017-03-14 Samsung Display Co., Ltd. Polarizer and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9594200B2 (en) 2014-08-13 2017-03-14 Samsung Display Co., Ltd. Polarizer and method of fabricating the same

Similar Documents

Publication Publication Date Title
JPH1074694A (ja) 半導体素子製造用コンタクトマスク
KR100620663B1 (ko) 반도체 소자의 제조 방법
KR100579687B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US6958281B2 (en) Method for forming alignment pattern of semiconductor device
KR100849358B1 (ko) 반도체 소자의 정렬키 제조방법
KR100871801B1 (ko) 반도체 소자의 얼라인먼트 키 및 그 형성 방법
KR20010003670A (ko) 반도체 소자의 정렬 키 형성방법
KR20050033682A (ko) 웨이퍼 정렬키 형성방법
KR20040059404A (ko) 반도체 소자의 키 정렬 방법
KR100995142B1 (ko) 반도체소자의 컨택홀 형성방법
KR100505414B1 (ko) 정렬 키 형성 방법
KR100880315B1 (ko) 반도체 소자의 제조 방법
KR20070000204A (ko) 미세 패턴 형성 방법
KR100447257B1 (ko) 중첩도측정마크제조방법
KR20050035361A (ko) 정렬키 형성방법
KR20060076498A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100743760B1 (ko) 반도체 소자의 정렬키 형성방법
KR100398576B1 (ko) 정렬 정확도 향상방법
KR100632627B1 (ko) 반도체 소자의 제조방법
KR20030002702A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20040086857A (ko) 반도체소자의 중첩마크 형성방법
KR20070002450A (ko) 반도체 소자의 정렬키 형성방법
JP2000216236A (ja) 半導体装置の製造方法
KR20020045743A (ko) 반도체 소자의 웨이퍼 정렬용 마크 및 이를 이용한 웨이퍼정렬 방법
KR19990069742A (ko) 트렌치 공정을 이용하는 반도체소자의 정렬키 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination