KR20090044588A - 오버레이 버니어 형성 방법 - Google Patents

오버레이 버니어 형성 방법 Download PDF

Info

Publication number
KR20090044588A
KR20090044588A KR1020070110728A KR20070110728A KR20090044588A KR 20090044588 A KR20090044588 A KR 20090044588A KR 1020070110728 A KR1020070110728 A KR 1020070110728A KR 20070110728 A KR20070110728 A KR 20070110728A KR 20090044588 A KR20090044588 A KR 20090044588A
Authority
KR
South Korea
Prior art keywords
vernier
forming
overlay
mask
oxide film
Prior art date
Application number
KR1020070110728A
Other languages
English (en)
Inventor
마원광
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070110728A priority Critical patent/KR20090044588A/ko
Publication of KR20090044588A publication Critical patent/KR20090044588A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 오버레이 버니어 형성 방법에 관한 것으로, 키 오픈 공정 시 모 버니어를 정의하는 영역만 오픈되는 감광막 패턴을 형성하고, 상기 감광막 패턴을 배리어로 모 버니어를 정의하는 산화막을 식각하여 모 버니어에 단차를 형성함으로써, 모 버니어를 정의하는 영역 양측의 기판이 손상되는 버니어 어택(Venier Attack)을 방지하고, 위치별로 모 버니어의 단차가 불균일한 것을 방지하여 오버레이 정확도를 향상시키는 기술을 개시한다.

Description

오버레이 버니어 형성 방법{METHOD FOR FORMING OVERLAY VERNIER}
본 발명은 오버레이 버니어 형성 방법에 관한 것이다. 특히, 스크라이브 레인(Scribe Lane)에 형성되는 오버레이 버니어 형성 방법에 관한 것이다.
일반적으로 반도체 제조 공정 중 포토 공정은 웨이퍼 상에 실제로 필요한 회로를 포토 레지스트(photo resist)를 이용하여 그리는 공정으로서, 설계하고자 하는 회로 패턴이 그려진 포토 마스크 또는 레티클(photo mask 또는 reticle)에 빛을 조사하여 웨이퍼 상에 도포된 포토레지스트를 노광 및 현상함으로써 원하는 패턴을 웨이퍼 상에 형성할 수 있게 된다.
그리고, 이러한 포토 공정의 진행중에 수행되는 오버레이 측정 공정은 반도체 장치 내의 각 층을 형성하는 과정에서, 각 층에서 형성되는 패턴을 정확히 맞추어 쌓기 위한 것으로서, 포토 공정의 중요한 공정 중 하나이다.
즉, 상위층으로 진행해 가면서 각 층 간의 오버레이 공정 마진(margin)이 실제 반도체 소자의 특성에 상당한 영향을 미치게 된다.
특히, 최근 들어 포토 리소그래피(photo lithography) 기술의 향상으로 패턴의 크기가 점차 축소되면서 오버레이 마진(Overlay Margin) 또한 상당한 정밀도를 요구하게 된다.
오버레이 정확도를 향상시키기 위해서는 키 오픈 마스크를 이용하여 오버레이 버니어에 단차를 형성하여 줌으로써 후속에 형성되는 층에서 최적의 정렬 시그널(align signal)을 확보할 수 있도록 하고 있다.
도 1a 내지 도 1e는 종래 기술에 따른 오버레이 버니어용 노광 마스크 및 상기 오버레이 버니어 형성 방법을 도시한 도면들이다.
여기서, (ⅰ)은 모 버니어용 노광 마스크를 도시한 평면도이고, (ⅱ)는 오버레이 버니어를 도시한 단면도이다.
도 1a (ⅱ)를 참조하면, 스크라이브 레인의 반도체 기판(100) 상부에 제 1 감광막(미도시)을 형성한 후 도 1a (ⅰ)에 도시된 노광 마스크를 이용한 노광 및 현상 공정을 수행하여 모 버니어를 정의하는 제 1 감광막 패턴(미도시)을 형성한다.
다음에, 상기 제 1 감광막 패턴(미도시)을 마스크로 반도체 기판(100)을 식각하여 모 버니어를 정의하는 트렌치(110)를 형성한다.
그 다음, 상기 제 1 감광막 패턴(미도시)을 제거한다.
여기서, 상기 '도 1a (ⅰ)'는 모 버니어용 노광 마스크(10)를 도시한 것으로 사각형 형태로 형성된 라인형 투광 패턴(20)이 구비되어 있다.
이때, 셀 영역에서는 소자분리용 트렌치를 형성하는 공정이 진행되는 것이 바람직하다.
도 1b를 참조하면, 상기 모 버니어를 정의하는 트렌치(110)를 포함한 반도체 기판(100) 상부에 산화막을 형성하고, 평탄화 식각하여 모 버니어를 정의하는 산화막(110a)을 형성한다.
이때, 셀 영역에서는 소자분리용 트렌치를 매립하여 소자분리막을 형성하는 공정이 진행되는 것이 바람직하다.
도 1c 및 도 1d를 참조하면, 키 오픈 마스크를 사용하여 스크라이브 레인을 오픈시키는 제 2 감광막 패턴(미도시)을 형성한다.
이때, 셀 영역은 상기 제 2 감광막 패턴(미도시)에 의해 노출되지 않도록 하는 것이 바람직하다.
다음에, 상기 제 2 감광막 패턴(미도시)을 마스크로 키 오픈 공정을 수행하여 상기 모 버니어를 정의하는 산화막(110a)을 일부 식각하여 단차가 형성되도록 한다.
그 다음, 상기 제 2 감광막 패턴(미도시)을 제거한다.
여기서, 상기 키 오픈 마스크를 사용하게 되면, 오버레이 버니어가 형성되는 영역을 전체적으로 오픈시킨 후 키 오픈 공정이 진행되기 때문에, 'A'와 같이 모 버니어가 정의된 영역의 반도체 기판(100)이 손상되는 현상이 발생하게 된다.
도 1e (ⅱ)를 참조하면, 상기 단차가 형성된 산화막(110a)을 포함하는 반도체 기판 전체 상부에 제 3 감광막(미도시)을 형성한다.
다음에, 도 1e (ⅰ)에 도시된 자 버니어용 노광 마스크를 이용한 노광 및 현상 공정을 수행하여 자 버니어를 정의하는 제 3 감광막 패턴(120)을 형성한다.
여기서, 자 버니어용 노광 마스크(30)는 모 버니어 내측에 박스 형태의 차광 패턴(40)이 위치되어 있으며, 이를 이용한 노광 및 현상 공정으로 형성된 상기 제 3 감광막 패턴(120)은 상기 모 버니어를 정의하는 산화막(110a) 내측에 형성되는 것이 바람직하다.
도 2는 종래 기술에 따른 키 오픈 공정 시 발생한 문제점을 도시한 사진이다.
도 2는 키 오픈 공정 시 1600Å 이상의 식각을 수행한 경우를 도시한 것으로, 1000 ~ 1200Å의 단차를 확보하기 위해서는 1600Å이상의 식각 공정을 수행하여야 한다.
이때, 식각 두께가 두껍기 때문에 'A'와 같이 단차의 슬로프(Slope)가 심해지며, 오버레이 측정 시 시그널(Signal)이 약해져 오버레이 정확도가 떨어지는 문제가 있다.
상술한 종래 기술에 따른 오버레이 버니어 형성 방법은 오버레이 버니어가 형성된 영역 전체를 오픈시킨 후 키 오픈(Key Open) 공정을 수행하게 되므로, 상기 키 오픈 공정 시 키(Key)뿐만 아니라 오버레이 버니어를 정의하는 반도체 기판도 어택(Attack)을 받게 되고, 식각 균일도(Etch Uniformity)의 차이로 인해 오버레이 버니어 간의 어택 정도에도 차이가 발생하게 된다.
이로 인해 오버레이 정확도가 감소되고, 후속 공정 시 오버레이 얼라인 페일(Overlay Align Fail)이 발생하여 소자의 특성이 저하되는 문제가 있다.
본 발명은 키 오픈 공정 시 모 버니어를 정의하는 영역만 오픈되는 감광막 패턴을 형성하고, 상기 감광막 패턴을 배리어로 모 버니어를 정의하는 산화막을 식각하여 모 버니어에 단차를 형성함으로써, 모 버니어를 정의하는 영역 양측의 기판이 손상되는 버니어 어택(Venier Attack)을 방지하고, 위치별로 모 버니어의 단차가 불균일한 것을 방지하여 오버레이 정확도를 향상시킨다.
본 발명에 따른 오버레이 버니어 형성 방법은,
스크라이브 레인의 반도체 기판 상부에 모 버니어용 노광 마스크를 사용한 식각 공정으로 트렌치를 형성하는 단계와,
상기 트렌치를 매립하여 모 버니어를 정의하는 산화막을 형성하는 단계와,
모 버니어용 노광 마스크와 동일한 패턴을 갖는 키 오픈 마스크를 이용한 키 오픈 공정으로 상기 산화막을 식각하는 단계와,
상기 모 버니어를 정의하는 산화막 내측에 자 버니어를 형성하는 단계를 포함하는 것을 특징으로 하고,
상기 모 버니어용 노광 마스크 및 상기 키 오픈 마스크는 사각 형태의 라인형 투광 패턴이 구비된 것과,
상기 자 버니어용 노광 마스크는 박스 형태의 차광 패턴이 구비된 것과,
상기 산화막을 식각하는 단계는
상기 키 오픈 마스크를 이용한 노광 및 현상 공정으로 상기 산화막을 노출시키는 감광막 패턴을 형성하는 단계와,
상기 감광막 패턴을 마스크로 상기 산화막을 식각하는 단계와,
상기 감광막 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.
본 발명은 오버레이 버니어 형성을 위한 키 오픈 공정 시 모 버니어를 정의하는 영역만 오픈되도록 한 후 키 오픈 공정을 수행하여 버니어 어택이 방지되고, 위치별로 모 버니어의 단차가 불균일한 것이 방지되어 오버레이 정확도가 향상되는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명하고자 한다.
도 3a 내지 도 3e는 본 발명에 따른 오버레이 버니어용 노광 마스크 및 이를 이용한 오버레이 버니어 형성 방법을 도시한 도면들이다. 여기서, (ⅰ)은 버니어용 노광 마스크를 도시한 평면도이고, (ⅱ)는 오버레이 버니어를 도시한 단면도이다.
도 3a (ⅱ)를 참조하면, 스크라이브 레인의 반도체 기판(300) 상부에 제 1 감광막(미도시)을 형성한다.
다음에 도 3a (ⅰ)에 도시된 모 버니어용 노광 마스크를 사용한 노광 및 현상 공정을 수행하여 제 1 감광막 패턴(미도시)을 형성한다.
여기서, 상기 모 버니어용 노광 마스크(200)는 사각형태의 라인형 제 1 투광 패턴(210)이 구비된 것이 바람직하다.
그 다음, 상기 제 1 감광막 패턴(미도시)을 마스크로 반도체 기판(300)을 식각하여 모 버니어를 정의하는 트렌치(310)를 형성한다.
이때, 셀 영역에서는 소자분리용 트렌치를 형성하는 공정이 진행되는 것이 바람직하다.
도 3b를 참조하면, 트렌치(310)를 포함하는 전체 상부에 산화막을 형성하고, 평탄화 식각하여 모 버니어를 정의하는 산화막(310a)을 형성한다.
이때, 셀 영역에서는 상기 소자분리용 트렌치를 산화막으로 매립한 후 평탄화 식각하여 소자분리막을 형성하는 공정이 진행되는 것이 바람직하다.
도 3c (ⅱ)를 참조하면, 상기 모 버니어를 정의하는 산화막(310a)을 포함하는 전체 상부에 제 2 감광막(미도시)을 형성한다.
다음에, 상기 도 3c (ⅰ)에 도시된 키 오픈 마스크(220)를 이용한 노광 및 현상 공정을 수행하여 산화막(310a)을 노출시키는 제 2 감광막 패턴(315)을 형성한다.
여기서, 키 오픈 마스크(220)는 상기 도 3a (ⅰ)에 도시된 모 버니어용 마스크와 동일한 형태로 형성되며, 상기 도 3a (ⅰ)의 제 1 투광 패턴(210)과 동일한 형태의 제 2 투광 패턴(230)이 구비되어 있다.
따라서, 키 오픈 마스크(220)를 이용한 키 오픈 공정은 모 버니어를 정의하는 산화막(310a)이 형성된 영역만 노출되므로, 셀 영역은 전체적으로 오픈되지 않게 된다.
도 3d를 참조하면, 제 2 감광막 패턴(315)을 마스크로 노출된 산화막(310a)을 식각하여 단차가 형성되도록 한다.
여기서, 제 2 감광막 패턴(315) 상측도 일부 식각되는 것이 바람직하다.
이때, 종래와 같이 오버레이 버니어가 형성되는 상기 스크라이브 레인의 전체 영역이 오픈되는 것이 아니라, 상기 모 버니어를 정의하는 산화막(310a)이 형성된 부분만 오픈된다.
그러므로, 산화막(310a) 양측의 반도체 기판(300)이 어택(Attack)되는 것을 방지할 수 있다.
도 3e (ⅱ)를 참조하면, 제 2 감광막 패턴(315)을 제거한다.
다음에, 상기 단차가 형성된 모 버니어를 포함하는 전체 상부에 제 3 감광막(미도시)을 형성하고, 도 3e (ⅰ)에 도시된 자 버니어용 노광 마스크(240)를 이용한 노광 및 현상 공정을 수행하여 자 버니어를 정의하는 제 3 감광막 패턴(320)을 형성한다.
여기서, 상기 도 3e (ⅰ)의 자 버니어용 노광 마스크(240)는 박스 형태의 차광 패턴(250)이 구비된다.
이때, 차광 패턴(250)은 모 버니어용 노광 마스크(상기 '도 1a (ⅰ)'의 200) 의 제 1 투광 패턴(상기 '도 1a (ⅰ)'의 210)의 내측에 형성되도록 하는 것이 바람직하다.
상기와 같이, 키 오픈 공정 시 모 버니어를 정의하는 영역만 오픈되도록 한 후 상기 키 오픈 공정을 수행하여 버니어 어택을 방지하고, 위치별로 상기 모 버니어의 단차가 불균일한 것을 방지하여 오버레이 버니어의 정확도를 향상시킬 수 있다.
도 1a 내지 도 1e는 종래 기술에 따른 오버레이 버니어용 노광 마스크 및 상기 오버레이 버니어 형성 방법을 도시한 평면도 및 단면도.
도 2는 종래 기술에 따른 키 오픈 공정 시 발생한 문제점을 도시한 사진.
도 3a 내지 도 3e는 본 발명에 따른 오버레이 버니어용 노광 마스크 및 이를 이용한 오버레이 버니어 형성 방법을 도시한 평면도 및 단면도.
< 도면의 주요 부분에 대한 부호 설명 >
200 : 모 버니어용 노광 마스크 210 : 제 1 투광 패턴
220 : 키 오픈 마스크 230 : 제 2 투광 패턴
240 : 자 버니어용 노광 마스크 250 : 차광 패턴
300 : 반도체 기판 310 : 트렌치
310a : 산화막 315 : 제 2 감광막 패턴
320 : 제 3 감광막 패턴

Claims (4)

  1. 스크라이브 레인의 반도체 기판 상부에 모 버니어용 노광 마스크를 사용한 식각 공정으로 트렌치를 형성하는 단계;
    상기 트렌치를 매립하여 모 버니어를 정의하는 산화막을 형성하는 단계;
    모 버니어용 노광 마스크와 동일한 패턴을 갖는 키 오픈 마스크를 이용한 키 오픈 공정으로 상기 산화막을 식각하는 단계; 및
    상기 모 버니어를 정의하는 산화막 내측에 자 버니어를 형성하는 단계
    를 포함하는 것을 특징으로 하는 오버레이 버니어 형성 방법.
  2. 제 1 항에 있어서,
    상기 모 버니어용 노광 마스크 및 상기 키 오픈 마스크는 사각 형태의 라인형 투광 패턴이 구비된 것을 특징으로 하는 오버레이 버니어 형성 방법.
  3. 제 2 항에 있어서,
    상기 자 버니어용 노광 마스크는 박스 형태의 차광 패턴이 구비된 것을 특징으로 하는 오버레이 버니어 형성 방법.
  4. 제 1 항에 있어서,
    상기 산화막을 식각하는 단계는
    상기 키 오픈 마스크를 이용한 노광 및 현상 공정으로 상기 산화막을 노출시키는 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 마스크로 상기 산화막을 식각하는 단계; 및
    상기 감광막 패턴을 제거하는 단계
    를 포함하는 것을 특징으로 하는 오버레이 버니어 형성 방법.
KR1020070110728A 2007-10-31 2007-10-31 오버레이 버니어 형성 방법 KR20090044588A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070110728A KR20090044588A (ko) 2007-10-31 2007-10-31 오버레이 버니어 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070110728A KR20090044588A (ko) 2007-10-31 2007-10-31 오버레이 버니어 형성 방법

Publications (1)

Publication Number Publication Date
KR20090044588A true KR20090044588A (ko) 2009-05-07

Family

ID=40855130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070110728A KR20090044588A (ko) 2007-10-31 2007-10-31 오버레이 버니어 형성 방법

Country Status (1)

Country Link
KR (1) KR20090044588A (ko)

Similar Documents

Publication Publication Date Title
KR100843870B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR20110001804A (ko) 오버레이 버니어 패턴을 이용한 하부 단차 변화 측정 방법
KR100880315B1 (ko) 반도체 소자의 제조 방법
KR20090044588A (ko) 오버레이 버니어 형성 방법
KR100807074B1 (ko) 반도체 소자의 제조 방법
KR20070000204A (ko) 미세 패턴 형성 방법
US8057987B2 (en) Patterning method of semiconductor device
KR100930380B1 (ko) 포토마스크의 결함 수정방법
KR970009821B1 (ko) 반도체소자의 제조방법
KR100866681B1 (ko) 반도체 소자의 패턴 형성방법
KR20090069091A (ko) 오버레이 버니어 형성 방법
US8043770B2 (en) Photomask and method of forming overlay vernier of semiconductor device using the same
KR920001399B1 (ko) 포토레지스트에 의한 얼라이먼트 키(Alignment Key) 제조방법
KR20040086857A (ko) 반도체소자의 중첩마크 형성방법
KR20080000828A (ko) 노광 마스크 및 그를 이용한 리소그래피 방법
KR20040100717A (ko) 반도체 공정의 액티브 형성 이전 단계에서 포토마스크패턴의 형성 방법 및 공정 불량 검사 방법
KR20020052464A (ko) 반도체소자의 중첩정밀도 측정마크
KR20090001077A (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR20070064161A (ko) 반도체 소자의 오버레이 키 패턴 형성 방법
KR20100001661A (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR20080020419A (ko) 반도체 포토리소그래피 공정의 오버레이 마크 및 형성 방법
KR20070077384A (ko) 반도체 소자의 형성 방법
KR20000045334A (ko) 반도체소자의 제조방법
KR19980076177A (ko) 정렬도 측정용 오버레이 패턴 제조방법
KR20020002762A (ko) 반도체소자의 중첩정밀도 측정마크

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination