KR20210120110A - 결합된 광학 및 전자빔 기술을 사용한 편심 측정 - Google Patents
결합된 광학 및 전자빔 기술을 사용한 편심 측정 Download PDFInfo
- Publication number
- KR20210120110A KR20210120110A KR1020217029424A KR20217029424A KR20210120110A KR 20210120110 A KR20210120110 A KR 20210120110A KR 1020217029424 A KR1020217029424 A KR 1020217029424A KR 20217029424 A KR20217029424 A KR 20217029424A KR 20210120110 A KR20210120110 A KR 20210120110A
- Authority
- KR
- South Korea
- Prior art keywords
- eccentricity
- semiconductor device
- metrology tool
- device wafer
- periodic structure
- Prior art date
Links
- 238000010894 electron beam technology Methods 0.000 title claims abstract description 121
- 230000003287 optical effect Effects 0.000 title claims abstract description 93
- 238000005259 measurement Methods 0.000 title claims description 105
- 239000004065 semiconductor Substances 0.000 claims abstract description 244
- 235000012431 wafers Nutrition 0.000 claims abstract description 232
- 238000004519 manufacturing process Methods 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims description 148
- 230000000737 periodic effect Effects 0.000 claims description 127
- 238000001459 lithography Methods 0.000 claims description 72
- 238000003384 imaging method Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 7
- 125000005647 linker group Chemical group 0.000 abstract 1
- 239000011295 pitch Substances 0.000 description 30
- 238000000059 patterning Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 230000000875 corresponding effect Effects 0.000 description 6
- 238000013519 translation Methods 0.000 description 4
- 230000010287 polarization Effects 0.000 description 3
- 238000010801 machine learning Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Length Measuring Devices By Optical Means (AREA)
Abstract
반도체 디바이스 웨이퍼를 제조하는데 유용한 편심 계측 시스템은 동일하도록 의도된 반도체 디바이스 웨이퍼의 배치로부터 선택된 반도체 디바이스 웨이퍼의 2개의 층들 사이의 적어도 하나의 타겟에서 편심을 측정하도록 구성된 광학 편심 계측 도구, 배치로부터 선택된 반도체 디바이스 웨이퍼의 2개의 층들 사이의 적어도 하나의 타겟에서 편심을 측정하도록 구성된 전자빔 편심 계측 도구, 및 결합된 편심 메트릭을 제공하기 위해 광학 편심 계측 도구의 출력 및 전자빔 편심 계측 도구의 출력을 결합하도록 동작하는 결합기를 포함한다.
Description
관련 출원에 대한 참조
2019년 2월 15일자에 출원되고 발명의 명칭이 "광학 및 전자빔 기술 결합을 사용한 정확한 OVL을 위한 새로운 접근 방식(NOVEL APPROACH FOR ACCURATE OVL USING COMBINE OPTICAL AND EBEAM TECHNOLOGY)"인 미국 가특허 출원 제 62/806,226 호를 참조하며, 이의 개시 내용은 본 명세서에서 참조로 포함되고 이의 우선권이 본 명세서에서 주장된다.
또한, 본 출원의 주제와 관련된 다음 특허 및 특허 출원을 참조하며, 이들의 개시 내용은 본 명세서에 참조로 포함된다:
2018년 5월 14일자에 출원되고 발명의 명칭이 "스캐닝 전자빔 신호의 대칭에 기반한 중첩 타겟 구조물의 오버레이 측정(OVERLAY MEASUREMENTS OF OVERLAPPING TARGET STRUCTURES BASED ON SYMMETRY OF SCANNING ELECTRON BEAM SIGNALS)"인 출원인의 미국 특허 출원 제 15/979,336 호;
2015년 7월 28일자에 등록된 발명의 명칭이 "내장된 SEM 구조물 오버레이 타겟이 있는 OVL을 위한 디바이스 상관 계측(DCM)(DEVICE CORRELATED METROLOGY (DCM) FOR OVL WITH EMBEDDED SEM STRUCTURE OVERLAY TARGETS)"인 출원인의 미국 특허 제 US9,093,458 호;
2012년 12월 11일자에 등록된 발명의 명칭이 "오버레이 마크, 오버레이 마크 설계 방법 및 오버레이 측정 방법(OVERLAY MARKS, METHODS OF OVERLAY MARK DESIGN AND METHODS OF OVERLAY MEASUREMENTS)"인 출원인의 미국 특허 제 US8,330,281 호; 및
2008년 1월 8일자에 등록된 발명의 명칭이 "스캐터로메트리를 사용하여 오버레이 오차를 검출하는 장치 및 방법(APPARATUS AND METHODS FOR DETECTING OVERLAY ERRORS USING SCATTEROMETRY)"인 출원인의 미국 특허 제 US7,317,531 호.
기술분야
본 발명은 계측 분야에 관한 것으로, 보다 구체적으로는 편심(misregistration) 계측 절차에 관한 것이다.
계측 및 편심 계측 절차를 위한 다양한 유형의 디바이스가 공지되어 있다.
본 발명은 개선된 편심 측정 시스템 및 방법을 제공하기 위한 것이다.
따라서, 본 발명의 바람직한 실시예에 따르면, 반도체 디바이스 웨이퍼를 제조하는데 유용한 편심 계측 시스템이 제공되며, 상기 시스템은 동일하도록 의도된 반도체 디바이스 웨이퍼의 배치(batch)로부터 선택된 반도체 디바이스 웨이퍼의 2개의 층들 사이의 적어도 하나의 타겟에서 편심을 측정하도록 구성된 광학 편심 계측 도구, 배치로부터 선택된 반도체 디바이스 웨이퍼의 2개의 층들 사이의 적어도 하나의 타겟에서 편심을 측정하도록 구성된 전자빔 편심 계측 도구, 및 결합된 편심 메트릭을 제공하기 위해 광학 편심 계측 도구의 출력 및 전자빔 편심 계측 도구의 출력을 결합하도록 동작하는 결합기를 포함한다.
바람직하게, 광학 편심 계측 도구는 스캐터로메트리 계측 도구를 포함한다. 대안적으로, 광학 편심 계측 도구는 이미징 계측 도구를 포함한다.
본 발명의 바람직한 실시예에 따르면, 광학 편심 계측 도구 및 전자빔 편심 계측 도구는 각각 단일 반도체 디바이스 웨이퍼의 2개의 층들 사이의 편심을 측정한다. 대안적으로, 광학 편심 계측 도구 및 전자빔 편심 계측 도구는 각각 둘 다 배치로부터 선택된 상이한 반도체 디바이스 웨이퍼의 2개의 층들 사이의 편심을 측정한다.
또한, 본 발명의 다른 바람직한 실시예에 따르면, 반도체 디바이스 웨이퍼를 제조하기 위한 방법이 제공되며, 상기 방법은 동일하도록 의도된, 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼에 리소그래피 공정에서의 적어도 초기 스테이지를 수행하는 단계, 그 후, 동일하도록 의도된, 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼의 적어도 2개의 층의 편심을, 동일하도록 의도된 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼 중 적어도 하나의 2개의 층들 사이의 적어도 하나의 타겟에서 편심을 측정하기 위해 광학 편심 계측 도구를 이용하는 것, 동일하도록 의도된 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼 중 적어도 하나의 2개의 층들 사이의 적어도 하나의 타겟에서 편심을 측정하기 위해 전자빔 편심 계측 도구를 이용하는 것, 및 결합된 편심 메트릭을 제공하기 위해 광학 편심 계측 도구의 출력 및 전자빔 편심 계측 도구의 출력을 결합하는 것에 의해 측정하는 단계, 및 리소그래피 공정을 조정하여 조정된 리소그래피 공정을 제공하기 위해, 결합된 편심 메트릭을 활용하는 단계를 포함한다.
본 발명의 바람직한 실시예에 따르면, 편심을 측정하는 단계는 단일 반도체 디바이스 웨이퍼의 2개의 층들 사이의 편심을 측정하기 위해 광학 편심 계측 도구 및 전자빔 편심 계측 도구를 이용하는 단계를 포함한다. 대안적으로, 편심을 측정하는 단계는 둘 다 배치로부터 선택된 상이한 반도체 디바이스 웨이퍼의 2개의 층들 사이의 편심을 측정하기 위해 광학 편심 계측 도구 및 전자빔 편심 계측 도구를 이용하는 단계를 포함한다.
본 발명의 바람직한 실시예에 따르면, 조정된 리소그래피 공정은 리소그래피 공정에서의 초기 스테이지를 포함한다. 추가적으로, 방법은 또한 조정된 리소그래피 공정을 사용하여 리소그래피 재작업(lithography rework)을 수행하는 단계를 포함한다.
바람직하게, 조정된 리소그래피 공정은 리소그래피 공정에서의 초기 스테이지와는 상이한 리소그래피 공정에서의 스테이지를 포함한다.
본 발명의 바람직한 실시예에 따르면, 방법은 또한 반도체 디바이스 웨이퍼의 구성과 동일하도록 의도된 구성을 갖는 추가 반도체 디바이스 웨이퍼에 조정된 리소그래피 공정을 사용하여 리소그래피를 수행하는 단계를 포함한다.
본 발명의 바람직한 실시예에 따르면, 방법은 또한 광학 편심 계측 도구의 측정 파라미터 및 결과 중 적어도 하나를 조정하기 위해 결합된 편심 메트릭을 활용하는 단계를 포함한다. 추가적으로 또는 대안적으로, 방법은 또한 전자빔 편심 계측 도구의 측정 파라미터 및 결과 중 적어도 하나를 조정하기 위해 결합된 편심 메트릭을 활용하는 단계를 포함한다.
본 발명의 바람직한 실시예에 따르면, 광학 편심 계측 도구는 스캐터로메트리 계측 도구를 포함한다. 대안적으로 또는 추가적으로, 광학 편심 계측 도구는 이미징 계측 도구를 포함한다.
바람직하게, 적어도 하나의 반도체 디바이스 웨이퍼에 리소그래피 공정에서의 적어도 초기 스테이지를 수행하는 단계는 동일하도록 의도된, 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼에 리소그래피 공정을 수행하는 단계, 그 후, 동일하도록 의도된 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼의 적어도 2개의 층의 리소그래피 후 편심을 측정하는 단계, 및 그 후, 동일하도록 의도된 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼에 에칭 공정을 수행하는 단계를 포함한다.
바람직하게, 편심을 측정하는 단계는 단일 반도체 디바이스 웨이퍼의 2개의 층들 사이의 편심을 측정하기 위해 광학 편심 계측 도구 및 전자빔 편심 계측 도구를 이용하는 단계를 포함한다. 대안적으로, 편심을 측정하는 단계는 둘 다 배치로부터 선택된 상이한 반도체 디바이스 웨이퍼의 2개의 층들 사이의 편심을 측정하기 위해 광학 편심 계측 도구 및 전자빔 편심 계측 도구를 이용하는 단계를 포함한다.
본 발명의 바람직한 실시예에 따르면, 방법은 또한 반도체 디바이스 웨이퍼의 구성과 동일하도록 의도된 구성을 갖는 추가 반도체 디바이스 웨이퍼에 조정된 리소그래피 공정을 사용하여 리소그래피를 수행하는 단계를 포함한다.
본 발명의 바람직한 실시예에 따르면, 광학 편심 계측 도구는 스캐터로메트리 계측 도구를 포함한다. 대안적으로, 광학 편심 계측 도구는 이미징 계측 도구를 포함한다.
바람직하게, 방법은 또한 리소그래피 후 편심을 측정한 측정 파라미터 및 결과 중 적어도 하나를 조정하기 위해 결합된 편심 메트릭을 활용하는 단계를 포함한다. 추가적으로 또는 대안적으로, 방법은 또한 광학 편심 계측 도구의 측정 파라미터 및 결과 중 적어도 하나를 조정하기 위해 결합된 편심 메트릭을 활용하는 단계를 포함한다. 대안적으로 또는 추가적으로, 방법은 또한 전자빔 편심 계측 도구의 측정 파라미터 및 결과 중 적어도 하나를 조정하기 위해 결합된 편심 메트릭을 활용하는 단계를 포함한다.
본 발명의 바람직한 실시예에 따르면, 리소그래피 후 편심을 측정하는 단계는 동일하도록 의도된 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼 중 적어도 하나의 2개의 층들 사이의 적어도 하나의 타겟에서 편심을 측정하기 위해 광학 편심 계측 도구를 이용하는 단계를 포함한다. 추가적으로 또는 대안적으로, 리소그래피 후 편심을 측정하는 단계는 동일하도록 의도된 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼 중 적어도 하나의 2개의 층들 사이의 적어도 하나의 타겟에서 편심을 측정하기 위해 전자빔 편심 계측 도구를 이용하는 단계를 포함한다. 대안적으로 또는 추가적으로, 리소그래피 후 편심을 측정하는 단계는 동일하도록 의도된 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼 중 적어도 하나의 2개 층들 사이의 적어도 하나의 타겟에서 편심을 측정하기 위해 리소그래피 후 광학 편심 계측 도구를 이용하는 단계, 동일하도록 의도된 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼 중 적어도 하나의 2개의 층들 사이의 적어도 하나의 타겟에서 편심을 측정하기 위해 리소그래피 후 전자빔 편심 계측 도구를 이용하는 단계, 및 결합된 편심 메트릭을 제공하기 위해 리소그래피 후 광학 편심 계측 도구의 출력 및 리소그래피 후 전자빔 편심 계측 도구의 출력을 결합하는 단계를 포함한다.
본 발명의 또 다른 바람직한 실시예에 따르면, 반도체 디바이스의 제조에서 편심의 측정에서의 사용을 위한 타겟이 또한 제공되며, 상기 타겟은 반도체 디바이스의 제 1 층 상에 형성되고 축을 따른 제 1 피치를 갖는 제 1 주기적 구조물 및 반도체 디바이스의 제 2 층 상에 형성되고 축에 평행한 축을 따른 제 2 피치를 갖는 제 2 주기적 구조물을 포함하고, 상기 타겟은 광학 계측에 특히 적합한 적어도 하나의 제 1 영역 및 전자빔 계측에 특히 적합한, 적어도 하나의 제 1 영역과 분리된 적어도 하나의 제 2 영역을 포함하는 것을 특징으로 한다.
바람직하게, 적어도 하나의 제 1 영역의 적어도 하나의 부분에, 제 1 주기적 구조물이 존재하고 제 2 주기적 구조물이 존재하지 않는다. 추가적으로 또는 대안적으로, 적어도 하나의 제 1 영역의 적어도 하나의 제 2 부분에, 제 1 주기적 구조물이 존재하지 않고 제 2 주기적 구조물이 존재한다.
본 발명의 바람직한 실시예에 따르면, 적어도 하나의 제 2 영역에, 제 1 주기적 구조물 및 제 2 주기적 구조물 둘 다가 존재한다.
본 발명의 바람직한 실시예에 따르면, 적어도 하나의 제 2 영역에, 제 3 주기적 구조물 및 제 4 주기적 구조물이 존재한다. 대안적으로, 적어도 하나의 제 2 영역에, 제 1 및 제 2 주기적 구조물 중 하나가 존재하고 제 3 주기적 구조물이 존재한다.
본 발명의 바람직한 실시예에 따르면, 적어도 하나의 제 2 영역에서, 제 1 주기적 구조물 및 제 2 주기적 구조물이 부분적으로 중첩된다. 추가적으로 또는 대안적으로, 적어도 하나의 제 2 영역에서, 제 3 주기적 구조물 및 제 4 주기적 구조물이 부분적으로 중첩된다.
바람직하게, 적어도 하나의 제 2 영역에서, 제 1 및 제 2 주기적 구조물 중 하나와 제 3 주기적 구조물이 부분적으로 중첩된다.
본 발명의 바람직한 실시예에 따르면, 제 1 주기적 구조물 및 제 2 주기적 구조물의 상이한 부분이 상이한 범위만큼 부분적으로 중첩된다.
본 발명의 바람직한 실시예에 따르면, 제 3 주기적 구조물 및 제 4 주기적 구조물의 상이한 부분이 상이한 범위만큼 부분적으로 중첩된다.
본 발명의 바람직한 실시예에 따르면, 제 1 및 제 2 주기적 구조물 중 하나와 제 3 주기적 구조물의 상이한 부분이 상이한 범위만큼 부분적으로 중첩된다.
바람직하게, 제 1 및 제 2 주기적 구조물 중 적어도 하나는 복수의 주기적 하부 구조물을 포함한다. 추가적으로 또는 대안적으로, 제 3 및 제 4 주기적 구조물 중 적어도 하나는 복수의 주기적 하부 구조물을 포함한다.
본 발명의 바람직한 실시예에 따르면, 적어도 하나의 제 2 영역에서, 제 1 주기적 구조물 및 제 2 주기적 구조물이 중첩되지 않는다.
본 발명의 바람직한 실시예에 따르면, 적어도 하나의 제 2 영역에서, 제 3 주기적 구조물 및 제 4 주기적 구조물이 중첩되지 않는다.
본 발명은 도면과 함께 취해진 다음의 상세한 설명으로부터 더 완전하게 이해되고 인식될 것이다.
도 1a는 반도체 디바이스 웨이퍼를 제조하기 위한 제 1 방법의 단순화된 개략도이다.
도 1b는 도 1a의 반도체 디바이스 웨이퍼를 제조하기 위한 방법에 유용한 편심 계측 시스템의 단순화된 개략도를 보여주는 도 1a의 확대 원 B에 대응하는 확대도이다.
도 2a 및 도 2b는 함께 도 1a 및 도 1b의 반도체 디바이스 웨이퍼를 제조하기 위한 제 1 방법을 도시하는 단순화된 흐름도이다.
도 3a는 반도체 디바이스 웨이퍼를 제조하기 위한 제 2 방법의 단순화된 개략도이다.
도 3b는 도 3a의 반도체 디바이스 웨이퍼를 제조하기 위한 방법에 유용한 편심 계측 시스템의 단순화된 개략도를 보여주는 도 3a의 확대 원 B에 대응하는 확대도이다.
도 4a 및 도 4b는 함께 도 3a 및 도 3b의 반도체 디바이스 웨이퍼를 제조하기 위한 제 2 방법을 도시하는 단순화된 흐름도이다.
도 5a 내지 도 5d는 도 1a 내지 도 4b의 반도체 디바이스 웨이퍼를 제조하기 위한 방법과 관련하여 유용한 제 1 하이브리드 타겟의 4개의 대안적인 실시예들을 보여주는 단순화된 예시이다.
도 6a 내지 도 6d는 도 1a 내지 도 4b의 반도체 디바이스 웨이퍼를 제조하기 위한 방법과 관련하여 유용한 제 2 하이브리드 타겟의 4개의 대안적인 실시예들을 보여주는 단순화된 예시이다.
도 7a 내지 도 7d는 도 1a 내지 도 4b의 반도체 디바이스 웨이퍼를 제조하기 위한 방법과 관련하여 유용한 제 3 하이브리드 타겟의 4개의 대안적인 실시예들을 보여주는 단순화된 예시이다.
도 8a 내지 도 8d는 도 1a 내지 도 4b의 반도체 디바이스 웨이퍼를 제조하기 위한 방법과 관련하여 유용한 제 4 하이브리드 타겟의 4개의 대안적인 실시예들을 보여주는 단순화된 예시이다.
도 1a는 반도체 디바이스 웨이퍼를 제조하기 위한 제 1 방법의 단순화된 개략도이다.
도 1b는 도 1a의 반도체 디바이스 웨이퍼를 제조하기 위한 방법에 유용한 편심 계측 시스템의 단순화된 개략도를 보여주는 도 1a의 확대 원 B에 대응하는 확대도이다.
도 2a 및 도 2b는 함께 도 1a 및 도 1b의 반도체 디바이스 웨이퍼를 제조하기 위한 제 1 방법을 도시하는 단순화된 흐름도이다.
도 3a는 반도체 디바이스 웨이퍼를 제조하기 위한 제 2 방법의 단순화된 개략도이다.
도 3b는 도 3a의 반도체 디바이스 웨이퍼를 제조하기 위한 방법에 유용한 편심 계측 시스템의 단순화된 개략도를 보여주는 도 3a의 확대 원 B에 대응하는 확대도이다.
도 4a 및 도 4b는 함께 도 3a 및 도 3b의 반도체 디바이스 웨이퍼를 제조하기 위한 제 2 방법을 도시하는 단순화된 흐름도이다.
도 5a 내지 도 5d는 도 1a 내지 도 4b의 반도체 디바이스 웨이퍼를 제조하기 위한 방법과 관련하여 유용한 제 1 하이브리드 타겟의 4개의 대안적인 실시예들을 보여주는 단순화된 예시이다.
도 6a 내지 도 6d는 도 1a 내지 도 4b의 반도체 디바이스 웨이퍼를 제조하기 위한 방법과 관련하여 유용한 제 2 하이브리드 타겟의 4개의 대안적인 실시예들을 보여주는 단순화된 예시이다.
도 7a 내지 도 7d는 도 1a 내지 도 4b의 반도체 디바이스 웨이퍼를 제조하기 위한 방법과 관련하여 유용한 제 3 하이브리드 타겟의 4개의 대안적인 실시예들을 보여주는 단순화된 예시이다.
도 8a 내지 도 8d는 도 1a 내지 도 4b의 반도체 디바이스 웨이퍼를 제조하기 위한 방법과 관련하여 유용한 제 4 하이브리드 타겟의 4개의 대안적인 실시예들을 보여주는 단순화된 예시이다.
이제 반도체 디바이스 웨이퍼를 제조하기 위한 제 1 방법(100)의 단순화된 개략도인 도 1a를 참조한다. 도 1a에 도시된 바와 같이, 동일하도록 의도된 반도체 디바이스 웨이퍼의 배치(batch of semiconductor device wafers which are intended to be identical; BSDWII)(104)로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼(102)가 제 1 리소그래피 스테이지(110)에서 패턴화된다. BSDWII(104)가 12개의 반도체 디바이스 웨이퍼(102)로 그려지지만, BSDWII(104)는 1개 보다 크거나 같은 임의의 수의 반도체 디바이스 웨이퍼(102)를 포함할 수 있다는 것이 이해된다.
제 1 리소그래피 스테이지(110)에서 패턴화한 후, 반도체 디바이스 웨이퍼(102)의 적어도 2개 층의 편심이 편심 계측 시스템(120)에 의해 선택적으로 측정되고, 화살표(122)로 표시된 바와 같이 편심 계측 시스템(120)에 의한 측정 결과는 BSDWII(104)로부터 선택된 추가 반도체 디바이스 웨이퍼(102)의 패턴화를 위해 또는 이전에 패턴화된 반도체 디바이스 웨이퍼(102)의 재패턴화를 위해 제 1 리소그래피 스테이지(110)에 보내질 수 있다. 제 1 리소그래피 스테이지(110)에서 패턴화된 모든 반도체 디바이스 웨이퍼(102)가 편심 측정을 위해 편심 계측 시스템(120)에 보내질 필요는 없다는 것이 이해된다.
본 발명의 바람직한 실시예에서, 제 1 리소그래피 스테이지(110)에서의 허용 가능한 패턴화 후에, BSDWII(104)로부터 선택된 반도체 디바이스 웨이퍼(102)는 추가 패턴화를 위해 추가 리소그래피 스테이지(140)에 보내진다. 편심 계측 시스템(120)의 결과는 화살표(142)로 표시된 바와 같이 추가 리소그래피 스테이지(140)에 보내질 수도 있다는 점에 유념한다. 측정 및 제조 공정을 포함하는 다른 단계가 도 1a를 참조하여 위에서 설명된 제 1 방법(100)의 단계 이전, 사이 및 이후에 BSDWII(104)로부터 선택된 반도체 디바이스 웨이퍼(102)에 수행될 수 있다는 것이 이해된다.
이제 제 1 방법(100)에 유용한 편심 계측 시스템(120)의 단순화된 개략도를 보여주는 도 1a의 확대 원 B에 대응하는 확대도인 도 1b를 참조하면, 편심 계측 시스템(120)은 광학 편심 계측 도구(144) 및 전자빔 편심 계측 도구(146) 둘 다를 포함한다는 것을 알 수 있다. 광학 편심 계측 도구(144)는 스캐터로메트리 계측 도구 또는 이미징 계측 도구와 같은 임의의 적절한 광학 편심 계측 도구일 수 있다는 것이 이해된다.
광학 편심 계측 도구(144)로서 유용한 전형적인 스캐터로메트리 계측 도구는 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 ATL™ 100이다. 광학 편심 계측 도구(144)로서 유용한 전형적인 이미징 계측 도구는 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 Archer™ 600이다. 전형적인 전자빔 편심 계측 도구(146)는 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 eDR7xxx™이다.
광학 편심 계측 도구(144) 및 전자빔 편심 계측 도구(146)는 동일한 반도체 디바이스 웨이퍼(102) 또는 BSDWII(104)로부터 선택된 상이한 반도체 디바이스 웨이퍼(102) 중 어느 하나의 편심을 측정하도록 동작한다는 것이 이해된다. 동일하거나 상이한 반도체 디바이스 웨이퍼(102)의 편심이 측정되는지 여부에 관계없이, 광학 편심 계측 도구(144) 및 전자빔 편심 계측 도구(146)는 BSDWII(104)로부터 선택된 반도체 디바이스 웨이퍼(102)의 동일한 2개의 층들 사이의 편심을 측정하도록 동작한다.
본 발명의 바람직한 실시예에서, 광학 편심 계측 도구(144) 및 전자빔 편심 계측 도구(146)에 의해 취해진 편심 측정은 일반적으로 반도체 디바이스 웨이퍼(102) 상의 다수의 사이트(148)에서 취해진 다수의 측정을 포함한다는 것이 또한 이해된다. 그러나, 본 발명의 대안적인 실시예들에서, 광학 편심 계측 도구(144) 및 전자빔 편심 계측 도구(146)에 의해 취해진 편심 측정은 반도체 디바이스 웨이퍼(102) 상의 단일 사이트(148)에서 취해진 단일 측정 또는 다수의 측정만을 포함할 수 있다.
편심 계측 시스템(120)은 결합기(149)를 더 포함하며, 이는 화살표(152 및 154)로 표시된 바와 같이 광학 편심 계측 도구(144)의 출력 및 전자빔 편심 계측 도구(146)의 출력을 결합하여 타겟-특유의 결합된 광학 및 전자빔 편심 메트릭(target-specific combined optical and electron beam misregistration metric; TSCOEBMM)(150)과 같은 결합된 편심 메트릭을 제공한다.
편심 계측 시스템(120)은 화살표(122 및 142)로 각각 표시된 바와 같이 TSCOEBMM(150)을 리소그래피 스테이지(110 및 140)에 전달할 수 있고, TSCOEBMM(150)은 리소그래피 스테이지(110 및 140)의 파라미터를 조정하는 데 활용될 수 있다. 추가적으로, TSCOEBMM(150)은 화살표(156)로 표시된 바와 같이 광학 편심 계측 도구(144)의 측정 파라미터 및 결과 중 적어도 하나의 조정에 활용될 수 있다. TSCOEBMM(150)은 또한 화살표(158)로 표시된 바와 같이 전자빔 편심 계측 도구(146)의 측정 파라미터 및 결과 중 적어도 하나의 조정에 활용될 수 있다.
이제 제 1 방법(100)(도 1a 및 도 1b)을 함께 도시하는 단순화된 흐름도인 도 2a 및 도 2b를 참조한다. 제 1 단계(202)에서 볼 수 있는 바와 같이, BSDWII(104)로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼(102)가 제 1 리소그래피 스테이지(110)에서 패턴화된다. 다음 단계(204)에서 볼 수 있는 바와 같이, 제 1 리소그래피 스테이지(110)에서의 패턴화 후에, 편심 계측 시스템(120)의 광학 편심 계측 도구(144)가 반도체 디바이스 웨이퍼(102)의 2개의 층들 사이의 적어도 하나의 타겟에서 리소그래피 후 광학 편심을 측정하는 데 활용된다. 단계(204)에서 측정된 반도체 디바이스 웨이퍼(102)의 적어도 2개의 층 중 하나는 단계(202)에서 패턴화된 층이라는 것이 이해된다. 단계(204)에서 측정된 반도체 디바이스 웨이퍼(102)의 적어도 2개의 층 중 나머지는 제 1 방법(100) 이전에 형성된 임의의 층일 수 있다.
본 발명의 바람직한 실시예에서, 단계(204)에서 취해진 편심 측정은 일반적으로 반도체 디바이스 웨이퍼(102) 상의 다수의 사이트(148)에서 취해진 다수의 측정을 포함한다는 것이 이해된다. 그러나, 본 발명의 대안적인 실시예들에서, 단계(204)에서 취해진 편심 측정은 반도체 디바이스 웨이퍼(102) 상의 단일 사이트(148)에서 취해진 단일 측정 또는 다수의 측정만을 포함할 수 있다.
다음 단계(206)에서 볼 수 있는 바와 같이, 제 1 리소그래피 스테이지(110)에서의 패턴화 후에, 편심 계측 시스템(120)의 전자빔 편심 계측 도구(146)가 또한 반도체 디바이스 웨이퍼(102)의 2개의 층들 사이의 적어도 하나의 타겟에서 리소그래피 후 전자빔 편심을 측정하는 데 활용된다.
단계(206)에서 측정된 반도체 디바이스 웨이퍼(102)는 단계(204)에서 측정된 동일한 반도체 디바이스 웨이퍼(102)일 수 있지만, BSDWII(104)로부터 선택된 상이한 반도체 디바이스 웨이퍼(102)일 수도 있다는 것이 이해된다.
본 발명의 바람직한 실시예에서, 단계(206)에서 취해진 편심 측정은 반도체 디바이스 웨이퍼(102) 상의 다수의 사이트(148)에서 취해진 다수의 측정을 포함한다는 것이 또한 이해된다. 그러나, 본 발명의 대안적인 실시예에서, 단계(206)에서 취해진 편심 측정은 반도체 디바이스 웨이퍼(102) 상의 단일 사이트(148)에서 취해진 단일 측정 또는 다수의 측정만을 포함할 수 있다. 취해진 측정의 수 또는 측정된 사이트의 수에 관계없이, 단계(204 및 206)에서, BSDWII(104)로부터 선택되고 단계(202)에서 제 1 리소그래피 스테이지(110)에 의해 패턴화된 반도체 디바이스 웨이퍼(102)의 대응하는 층들 사이에서 편심이 측정된다는 점에 유념한다.
단계(204 및 206) 후에, 다음 단계(208)에서 볼 수 있는 바와 같이, 편심 계측 시스템(120)은 단계(204)에서의 광학 편심 계측 도구(144)의 출력 및 단계(206)에서의 전자빔 편심 계측 도구(146)의 출력을 결합하여 TSCOEBMM(150)을 생성한다. TSCOEBMM(150)은 가중 평균, 회귀, 기계 학습 방법 또는 임의의 추가적인 방법을 사용하여 생성될 수 있다.
예를 들어, 단계(208)에서, 반도체 디바이스 웨이퍼(102) 상에서 측정된 각각의 사이트(148)에 대해, 단계(204)에서 측정된 광학 편심과 단계(206)에서 측정된 전자빔 편심은 비교될 수 있고, 단계(204) 또는 단계(206)에서 취해진 측정 중 어느 것이든 더 적은 잔차를 초래하는 것이 해당 사이트(148)에 대한 TSCOEBMM(150)으로 사용될 수 있다.
다음 단계(210)에서, 제 1 방법(100)은 단계(204 및 206)에서 측정된 편심이 제 1 문턱값 위인지 확인한다. 단계(204 및 206)에서 측정된 편심이 제 1 문턱값 위이면, 제 1 방법(100)은 다음 단계(212)로 진행하며, 이 단계에서는 TSCOEBMM(150)에 기초한 조정이 수행된다. 단계(212)는 선택적 하위 단계(214, 216, 218) 중 적어도 하나를 포함한다.
선택적 하위 단계(214)에서, TSCOEBMM(150)은 광학 편심 계측 도구(144)의 측정 파라미터 및 결과 중 적어도 하나의 조정에 활용된다. 예를 들어, 광학 편심 계측 도구(144)의 측정 파라미터, 예컨대, 편심이 측정되는 관심 영역, 편심 측정에 활용되는 광의 파장, 편심 측정에 활용되는 광의 편광, 개구수, 회절 마스크 및 회절 개구는 조정될 수 있어 광학 편심 계측 도구(144)로부터의 측정 결과는 전자빔 편심 계측 도구(146)의 측정 결과와 더 밀접하게 일치한다.
선택적 하위 단계(216)에서, TSCOEBMM(150)은 전자빔 편심 계측 도구(146)의 측정 파라미터 및 결과 중 적어도 하나의 조정에 활용된다. 예를 들어, TSCOEBMM(150)은 단계(206)에서 전자빔 편심 계측 도구(146)에 의해 취해진 편심 측정으로부터 범위 밖의 측정 결과를 식별하고 제거하기 위해 활용될 수 있다.
선택적 하위 단계(218)에서, TSCOEBMM(150)은 제 1 리소그래피 스테이지(110)의 조정에 활용된다. 예를 들어, 특히 회전, 스케일링 및 병진을 포함하는 제 1 리소그래피 스테이지(110)의 파라미터가 조정될 수 있다.
단계(212) 후에, 제 1 방법(100)은 다음 단계(220)로 진행하여 단계(204 및 206)에서 측정된 편심이 제 2 문턱값 위인지 확인한다. 단계(204 및 206)에서 측정된 편심이 제 2 문턱값 위이면, 제 1 방법(100)은 다음 단계(222)로 진행하여 하나 이상의 반도체 디바이스 웨이퍼(102)를 재작업을 위해 반송할지 여부를 결정한다.
하나 이상의 반도체 디바이스 웨이퍼(102)가 재작업되어야 하는 경우, 하나 이상의 반도체 디바이스 웨이퍼(102)는 스트립되고 제 1 방법(100)은 조정된 제 1 리소그래피 스테이지(110)에서 하나 이상의 반도체 디바이스 웨이퍼(102)를 패턴화하기 위해 단계(202)로 돌아간다. 하나 이상의 반도체 디바이스 웨이퍼(102)가 재작업되지 않아야 하는 경우, 특히 선택적 하위 단계(218)가 수행되지 않은 경우, 반도체 디바이스 웨이퍼(102) 또는 전체 BSDWII(104)는 다음 단계(224)에서 볼 수 있는 바와 같이 거부된다.
편심이 제 2 문턱값 위가 아니면, 제 1 방법(100)은 단계(220)로부터 다음 단계(226)로 진행한다. 단계(204 및 206)에서 측정된 편심이 제 1 문턱값 위가 아닐 경우, 제 1 방법(100)은 도 2a 및 도 2b에 도시된 바와 같이 단계(210)로부터 단계(226)로 진행한다는 점에 유념한다.
단계(226)에서, 제 1 방법(100)은 단계(204 및 206)에서 측정된 편심이 제 3 문턱값 위인지 확인한다. 편심이 제 3 문턱값 위이면, 제 1 방법(100)은 다음 단계(228)로 진행하며, 이 단계에서 TSCOEBMM(150)은 제 2 리소그래피 스테이지(140)의 조정에 활용된다. 예를 들어, 특히 회전, 스케일링 및 병진을 포함하는 제 2 리소그래피 스테이지(140)의 파라미터가 조정될 수 있다.
단계(228) 후에 또는 편심이 제 3 문턱값 위가 아닐 경우 단계(226) 후에, 제 1 방법(100)은 선택적 다음 단계(230)로 진행하며, 이 단계에서 반도체 디바이스 웨이퍼 또는 웨이퍼들(102)은 제 2 리소그래피 스테이지(140)에서 패턴화된다. 다음 단계(232)에서, 추가 반도체 디바이스 웨이퍼(102)를 처리할지 여부가 결정되고, 그 후, 다음 단계(234)에서, 추가 반도체 디바이스 웨이퍼(102)는 조정된 리소그래피 스테이지(110 및 140) 중 적어도 하나를 사용하여 제조되거나, 다음 단계(236)에서 볼 수 있는 바와 같이 제 1 방법(100)이 종료된다.
단계(234)에서 제조된 추가 반도체 디바이스 웨이퍼(102)는 제 1 방법(100) 또는 제 1 방법(100)의 일부로서 조정된 광학 편심 계측 도구(144), 전자빔 편심 계측 도구(146) 및 제 2 리소그래피 스테이지(140) 중 선택적인 임의의 것 및 제 1 리소그래피 스테이지(110)를 포함하는 임의의 다른 적절한 대안적인 방법을 사용하여 제조될 수 있다는 것이 이해된다.
측정 및 제조 공정을 포함하는 다른 단계가 도 2a 및 도 2b를 참조하여 위에서 설명된 제 1 방법(100)의 단계 이전, 사이 및 이후에 BSDWII(104)로부터 선택된 반도체 디바이스 웨이퍼(102)에 수행될 수 있다는 것이 또한 이해된다.
이제 반도체 디바이스 웨이퍼를 제조하기 위한 제 2 방법(300)의 단순화된 개략도인 도 3a를 참조한다. 도 3a에 도시된 바와 같이, 동일하도록 의도된, 반도체 디바이스 웨이퍼의 배치(BSDWII)(304)로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼(302)가 리소그래피 스테이지(310)에서 패턴화된다. BSDWII(304)가 12개의 반도체 디바이스 웨이퍼(302)로 그려지지만, BSDWII(304)는 1개 보다 크거나 같은 임의의 수의 반도체 디바이스 웨이퍼(302)를 포함할 수 있다는 것이 이해된다.
리소그래피 스테이지(310)에서 패턴화한 후, 반도체 디바이스 웨이퍼(302)는 편심 계측 도구(312)에 의해 선택적으로 측정된다. 편심 계측 도구(312)는 도 1a 및 도 1b를 참조하여 위에서 설명된 바와 같은 편심 계측 시스템(120), 스캐터로메트리 계측 도구 또는 이미징 계측 도구와 같은 광학 편심 계측 도구, 및 전자빔 편심 계측 도구를 포함하는 임의의 적절한 편심 계측 도구일 수 있다.
편심 계측 도구(312)로서 유용한 전형적인 스캐터로메트리 계측 도구는 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 ATL™ 100이다. 편심 계측 도구(312)로서 유용한 전형적인 이미징 계측 도구는 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 Archer™ 600이다. 편심 계측 도구(312)로서 유용한 전형적인 전자빔 편심 계측 도구는 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 eDR7xxx™이다.
화살표(314)로 표시된 바와 같이, 편심 계측 도구(312)에 의한 측정 결과는 BSDWII(304)로부터 선택된 추가 반도체 디바이스 웨이퍼(302)의 패턴화를 위해 또는 이전에 패턴화된 반도체 디바이스 웨이퍼(302)의 재패턴화를 위해 리소그래피 스테이지(310)에 보내질 수 있다. 리소그래피 스테이지(310)에서 패턴화된 모든 반도체 디바이스 웨이퍼(302)가 편심 측정을 위해 편심 계측 도구(312)에 보내질 필요는 없다는 것이 이해된다.
리소그래피 스테이지(310)에서의 허용 가능한 패턴화 후에, BSDWII(304)로부터 선택된 반도체 디바이스 웨이퍼(302)는 에칭을 위해 에칭 스테이지(316)에 보내진다. 에칭 스테이지(316) 후에, 반도체 디바이스 웨이퍼(302)는 선택적으로 편심 계측 시스템(320)에 의해 측정되고, 화살표(322)로 표시된 바와 같이, 편심 계측 시스템(320)에 의한 측정 결과는 BSDWII(304)로부터 선택된 추가 반도체 디바이스 웨이퍼(302)를 패턴화하기 위해 리소그래피 스테이지(310)에 보내질 수 있다. 편심 계측 시스템(320)으로부터의 결과는 화살표(342)로 표시된 바와 같이 편심 계측 도구(312)에 전송될 수도 있다. 리소그래피 스테이지(310)에서 패턴화된 모든 반도체 디바이스 웨이퍼(302)가 편심 측정을 위해 편심 계측 시스템(320)에 보내질 필요는 없다는 것이 이해된다.
측정 및 제조 공정을 포함하는 다른 단계가 도 3a를 참조하여 위에서 설명된 제 2 방법(300)의 단계 이전, 사이 및 이후에 BSDWII(304)로부터 선택된 반도체 디바이스 웨이퍼(302)에 수행될 수 있다는 것이 이해된다.
이제 제 2 방법(300)에 유용한 편심 계측 시스템(320)의 단순화된 개략도를 도시하는 도 3a의 확대 원 B에 대응하는 확대인 도 3b를 참조한다. 도 3b에 도시된 바와 같이, 편심 계측 시스템(320)은 광학 편심 계측 도구(344) 및 전자빔 편심 계측 도구(346) 둘 다를 포함한다. 광학 편심 계측 도구(344)는 스캐터로메트리 계측 도구 또는 이미징 계측 도구와 같은 임의의 적절한 광학 편심 계측 도구일 수 있다는 것이 이해된다.
광학 편심 계측 도구(344)로서 유용한 전형적인 스캐터로메트리 계측 도구는 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 ATL™ 100이다. 광학 편심 계측 도구(344)로서 유용한 전형적인 이미징 계측 도구는 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 Archer™ 600이다. 전형적인 전자빔 편심 계측 도구(346)는 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 eDR7xxx™이다.
광학 편심 계측 도구(344) 및 전자빔 편심 계측 도구(346)는 동일한 반도체 디바이스 웨이퍼(302) 또는 BSDWII(304)로부터 선택된 상이한 반도체 디바이스 웨이퍼(302) 중 어느 하나의 편심을 측정하도록 동작한다는 것이 이해된다. 동일하거나 상이한 반도체 디바이스 웨이퍼(302)의 편심이 측정되는지 여부에 관계없이, 광학 편심 계측 도구(344) 및 전자빔 편심 계측 도구(346)는 BSDWII(304)로부터 선택된 반도체 디바이스 웨이퍼(302)의 동일한 2개의 층들 사이의 편심을 측정하도록 동작한다.
본 발명의 바람직한 실시예에서, 광학 편심 계측 도구(344) 및 전자빔 편심 계측 도구(346)에 의해 취해진 편심 측정은 일반적으로 반도체 디바이스 웨이퍼(302) 상의 다수의 사이트(348)에서 취해진 다수의 측정을 포함한다는 것이 또한 이해된다. 그러나, 본 발명의 대안적인 실시예들에서, 광학 편심 계측 도구(344) 및 전자빔 편심 계측 도구(346)에 의해 취해진 편심 측정은 반도체 디바이스 웨이퍼(302) 상의 단일 사이트(348)에서 취해진 단일 측정 또는 다수의 측정만을 포함할 수 있다.
편심 계측 시스템(320)은 결합기(349)를 더 포함하며, 이는 화살표(352 및 354)로 표시된 바와 같이 광학 편심 계측 도구(344)의 출력 및 전자빔 편심 계측 도구(346)의 출력을 결합하여 타겟-특유의 결합된 광학 및 전자빔 편심 메트릭(TSCOEBMM)(350)과 같은 결합된 편심 메트릭을 제공한다.
편심 계측 시스템(320)은 화살표(322 및 342)로 각각 표시된 바와 같이 TSCOEBMM(350)을 리소그래피 스테이지(310) 및 편심 계측 도구(312)에 전달할 수 있고, TSCOEBMM(350)은 리소그래피 스테이지(310)의 파라미터 및 편심 계측 도구(312)의 측정 파라미터 및 결과 중 적어도 하나를 조정하는 데 활용될 수 있다.
추가적으로, TSCOEBMM(350)은 화살표(356)로 표시된 바와 같이 광학 편심 계측 도구(344)의 측정 파라미터 및 결과 중 적어도 하나의 조정에 활용될 수 있다. TSCOEBMM(350)은 또한 화살표(358)로 표시된 바와 같이 전자빔 편심 계측 도구(346)의 측정 파라미터 및 결과 중 적어도 하나의 조정에 활용될 수 있다.
이제 도 3a 및 도 3b의 제 2 방법(300)을 함께 도시하는 단순화된 흐름도인 도 4a 및 도 4b를 참조한다. 제 1 단계(402)에서 볼 수 있는 바와 같이, BSDWII(304)로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼(302)가 리소그래피 스테이지(310)에서 패턴화된다. 다음 단계(404)에서 볼 수 있는 바와 같이, 리소그래피 스테이지(310)에서의 패턴화 후에, 편심 계측 도구(312)가 반도체 디바이스 웨이퍼(302)의 2개의 층들 사이의 리소그래피 후 편심을 측정하는 데 활용된다. 단계(404)에서 측정된 반도체 디바이스 웨이퍼(302)의 적어도 2개의 층 중 하나는 단계(402)에서 패턴화된 층이라는 것이 이해된다. 단계(404)에서 측정된 반도체 디바이스 웨이퍼(302)의 적어도 2개의 층 중 나머지는 제 2 방법(300) 이전에 형성된 임의의 층일 수 있다.
본 발명의 바람직한 실시예에서, 단계(404)에서 취해진 편심 측정은 일반적으로 반도체 디바이스 웨이퍼(302) 상의 다수의 사이트(348)에서 취해진 다수의 측정을 포함한다는 것이 이해된다. 그러나, 본 발명의 대안적인 실시예들에서, 단계(404)에서 취해진 편심 측정은 반도체 디바이스 웨이퍼(302) 상의 단일 사이트(348)에서 취해진 단일 측정 또는 다수의 측정만을 포함할 수 있다.
다음 단계(406)에서 볼 수 있는 바와 같이, 제 2 방법(300)은 단계(404)에서 측정된 리소그래피 후 편심이 제 1 문턱값 위인지 확인한다. 단계(404)에서 측정된 리소그래피 후 편심이 제 1 문턱값 위이면, 제 2 방법(300)은 다음 단계(408)로 진행하고, 이 단계에서 리소그래피 스테이지(310)는 단계(404)에서 측정된 리소그래피 후 편심에 기초하여 조정된다. 예를 들어, 특히 회전, 스케일링 및 병진을 포함하는 리소그래피 스테이지(310)의 파라미터가 조정될 수 있다.
편심이 제 1 문턱값 위일 경우 단계(408) 후에, 또는 편심 제 1 문턱값 위가 아닐 경우 단계(406) 후에, 제 2 방법(300)은 다음 단계(410)로 진행하며, 이 단계에서 반도체 디바이스 웨이퍼(302)는 에칭 스테이지(316)에서 에칭된다. 단계(410)에서 에칭된 반도체 디바이스 웨이퍼(302)는 단계(404)에서 측정된 동일한 반도체 디바이스 웨이퍼(302)일 수 있지만, BSDWII(304)로부터 선택되고 단계(402)에서 리소그래피 스테이지(310)에 의해 패턴화된 상이한 반도체 디바이스 웨이퍼(302)일 수도 있다는 것이 이해된다.
다음 단계(412)에서 볼 수 있는 바와 같이, 단계(410)에서의 에칭 후에, 편심 계측 시스템(320)의 광학 편심 계측 도구(344)가 반도체 디바이스 웨이퍼(302)의 2개의 층들 사이의 에칭 후 광학 편심을 측정하는 데 활용된다. 본 발명의 바람직한 실시예에서, 단계(412)에서 취해진 편심 측정은 일반적으로 반도체 디바이스 웨이퍼(302) 상의 다수의 사이트(348)에서 취해진 다수의 측정을 포함한다는 것이 이해된다. 그러나, 본 발명의 대안적인 실시예들에서, 단계(412)에서 취해진 편심 측정은 반도체 디바이스 웨이퍼(302) 상의 단일 사이트(348)에서 취해진 단일 측정 또는 다수의 측정만을 포함할 수 있다.
다음 단계(414)에서 볼 수 있는 바와 같이, 에칭 스테이지(316)에서의 에칭 후에, 반도체 디바이스 웨이퍼(302)의 2개의 층들 사이의 에칭 후 편심이 편심 계측 시스템(320)의 전자빔 편심 계측 도구(346)에 의해 또한 측정된다. 단계(414)에서 측정된 반도체 디바이스 웨이퍼(302)는 단계(412)에서 측정된 동일한 반도체 디바이스 웨이퍼(302)일 수 있지만, BSDWII(304)로부터 선택되고 단계(402)에서 리소그래피 스테이지(310)에 의해 패턴화된 상이한 반도체 디바이스 웨이퍼(302)일 수도 있다는 것이 이해된다.
본 발명의 바람직한 실시예에서, 단계(414)에서 취해진 편심 측정은 반도체 디바이스 웨이퍼(302) 상의 다수의 사이트(348)에서 취해진 다수의 측정을 포함한다는 것이 또한 이해된다. 그러나, 본 발명의 대안적인 실시예에서, 단계(414)에서 취해진 편심 측정은 반도체 디바이스 웨이퍼(302) 상의 단일 사이트(348)에서 취해진 단일 측정 또는 다수의 측정만을 포함할 수 있다. 취해진 측정의 수 또는 측정된 사이트의 수에 관계없이, 단계(412 및 414)에서, BSDWII(304)로부터 선택된 반도체 디바이스 웨이퍼(302)의 대응하는 층들 사이에서 편심이 측정된다는 점에 유념한다.
단계(412 및 414) 후에, 다음 단계(416)에서 볼 수 있는 바와 같이, 편심 계측 시스템(320)은 TSCOEBMM(350)을 출력한다. TSCOEBMM(350)은 단계(412)에서의 광학 편심 계측 도구(344) 및 단계(414)에서의 전자빔 편심 계측 도구(346) 둘 다로부터의 측정으로부터 생성된다는 것이 이해된다. TSCOEBMM(350)은 가중 평균, 회귀, 기계 학습 방법 또는 임의의 추가적인 방법을 사용하여 생성될 수 있다.
예를 들어, 단계(416)에서, 반도체 디바이스 웨이퍼(302) 상에서 측정된 각각의 사이트(348)에 대해, 단계(412)에서 측정된 광학 편심과 단계(414)에서 측정된 전자빔 편심은 비교될 수 있고, 단계(412) 또는 단계(414)에서 취해진 측정 중 어느 것이든 더 적은 잔차를 초래하는 것이 해당 사이트(348)에 대한 TSCOEBMM(350)으로 사용될 수 있다.
다음 단계(418)에서, 제 2 방법(300)은 단계(412 및 414)에서 측정된 편심이 제 2 문턱값 위인지 확인한다. 편심이 제 2 문턱값 위이면, 제 2 방법(300)은 다음 단계(420)로 진행하며, 이 단계에서는 TSCOEBMM(350)에 기초한 조정이 수행된다. 단계(420)는 선택적 하위 단계(422, 424, 426 및 428) 중 적어도 하나를 포함한다.
선택적 하위 단계(422)에서, TSCOEBMM(350)은 광학 편심 계측 도구(344)의 측정 파라미터 및 결과 중 적어도 하나의 조정에 활용된다. 예를 들어, 광학 편심 계측 도구(344)의 측정 파라미터, 예컨대, 편심이 측정되는 관심 영역, 편심 측정에 활용되는 광의 파장, 편심 측정에 활용되는 광의 편광, 개구수, 회절 마스크 및 회절 개구는 조정될 수 있어 광학 편심 계측 도구(344)로부터의 측정 결과는 전자빔 편심 계측 도구(346)의 측정 결과와 더 밀접하게 일치한다.
선택적 하위 단계(424)에서, TSCOEBMM(350)은 전자빔 편심 계측 도구(346)의 측정 파라미터 및 결과 중 적어도 하나의 조정에 활용된다. 예를 들어, TSCOEBMM(350)은 단계(414)에서 전자빔 편심 계측 도구(346)에 의해 취해진 편심 측정으로부터 범위 밖의 측정 결과를 식별하고 제거하기 위해 활용될 수 있다.
선택적 하위 단계(426)에서, TSCOEBMM(350)은 리소그래피 스테이지(310)의 조정에 활용된다. 예를 들어, 특히 회전, 스케일링 및 병진을 포함하는 리소그래피 스테이지(310)의 파라미터가 조정될 수 있다.
선택적 하위 단계(428)에서, TSCOEBMM(350)은 단계(404)에서 편심 계측 도구(312)에 의해 취해진 리소그래피 후 편심 측정의 결과 및 측정 파라미터 중 적어도 하나의 조정에 활용된다. 예를 들어, 편심 계측 도구(312)의 측정 파라미터, 예컨대, 편심이 측정되는 관심 영역, 편심 측정에 활용되는 광의 파장, 편심 측정에 활용되는 광의 편광, 개구수, 회절 마스크 및 회절 개구는 조정될 수 있다. 추가적인 예로서, TSCOEBMM(350)은 단계(404)에서 편심 계측 도구(312)에 의해 취해진 편심 측정으로부터 범위 밖의 측정 결과를 식별하고 제거하기 위해 활용될 수 있다.
단계(420) 후에, 다음 단계(430)에서 볼 수 있는 바와 같이, 추가 반도체 디바이스 웨이퍼(302)를 처리할지 여부가 결정되고, 그 후, 다음 단계(432)에서 추가 반도체 디바이스 웨이퍼(302)가 제조되거나 단계(434)에서 볼 수 있는 바와 같이 제 2 방법(300)이 종료된다.
단계(412 및 414)에서 측정된 편심이 제 2 문턱값 위가 아닐 경우, 제 2 방법(300)은 도 4a 및 도 4b에 도시된 바와 같이 단계(418)로부터 단계(430)로 직접 진행한다는 점에 유념한다.
단계(432)에서 제조된 추가 반도체 디바이스 웨이퍼(302)는 제 2 방법(300) 또는 제 2 방법(300)의 일부로서 조정된 편심 계측 도구(312), 광학 편심 계측 도구(344) 및 전자빔 편심 계측 도구(346) 중 선택적인 임의의 것 및 리소그래피 스테이지(310)를 포함하는 임의의 다른 적절한 대안적인 방법을 사용하여 제조될 수 있다는 것이 이해된다.
측정 및 제조 공정을 포함하는 다른 단계가 도 4a 및 도 4b를 참조하여 위에서 설명된 제 2 방법(300)의 단계 이전, 사이 및 이후에 BSDWII(304)로부터 선택된 반도체 디바이스 웨이퍼(302)에 수행될 수 있다는 것이 또한 이해된다.
이제 반도체 디바이스 웨이퍼(102)(도 1a 내지 도 2b) 또는 반도체 디바이스 웨이퍼(302)(도 3a 내지 도 4b)와 같은 반도체 디바이스 웨이퍼(502)의 2개의 개별 층 상에 형성된 제 1 하이브리드 타겟(500)의 4개의 대안적인 실시예들을 도시하는 단순화된 예시인 도 5a 내지 도 5d를 참조한다. 제 1 하이브리드 타겟(500)은 반도체 디바이스 웨이퍼를 제조하기 위한 제 1 방법(100) 및 제 2 방법(300)에 유용하다.
도 5a 내지 도 5d에서 볼 수 있는 바와 같이, 제 1 하이브리드 타겟(500)은 반도체 디바이스 웨이퍼(502)의 제 1 층(506) 상에 형성된 제 1 주기적 구조물(504) 및 반도체 디바이스 웨이퍼(502)의 제 2 층(509) 상에 형성된 제 2 주기적 구조물(508)을 포함한다.
도 5a 내지 도 5d에서 또한 볼 수 있는 바와 같이, 제 1 하이브리드 타겟(500)은 제 1 및 제 2 광학 감지 가능 영역(510 및 512) 및 바람직하게는 그 사이에 위치하는 개별 전자빔 감지 가능 영역(518)을 포함한다. 광학 감지 가능 영역(510 및 512)은 광학 계측에 특히 적합하고 전자빔 감지 가능 영역(518)은 전자빔 계측에 특히 적합하다는 것이 이해된다.
반도체 디바이스 웨이퍼(502)의 제 1 및 제 2 층(506 및 509)은 서로 인접할 수 있지만 반드시 그럴 필요는 없다는 것이 이해된다. 제 1 및 제 2 광학 감지 가능 영역(510 및 512)은 미국 특허 제 8,330,281 호(이의 개시 내용은 본 명세서에 참조로 포함됨)에 기술된 것과 같은 이미징 알고리즘을 사용하여, 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 Archer™ 600과 같은 적절한 이미징 편심 계측 도구에 의해 측정될 때, 반도체 디바이스 웨이퍼(502)의 제 1 및 제 2 층(506 및 509) 사이의 편심을 나타내도록 동작한다는 것이 또한 이해된다.
전자빔 감지 가능 영역(518)은 2018년 5월 14일자에 출원된 발명의 명칭이 "스캐닝 전자빔 신호의 대칭에 기반한 중첩 타겟 구조물의 오버레이 측정(OVERLAY MEASUREMENTS OF OVERLAPPING TARGET STRUCTURES BASED ON SYMMETRY OF SCANNING ELECTRON BEAM SIGNALS)"인 미국 특허 출원 제 15/979,336 호(이의 개시 내용은 본 명세서에 참조로 포함됨)에 기술된 것과 같은 스캐터로메트리 알고리즘을 사용하여, 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 eDR7xxx™와 같은 적절한 전자빔 편심 계측 도구에 의해 측정될 때, 반도체 디바이스 웨이퍼(502)의 제 1 및 제 2 층(506 및 509) 사이의 편심을 나타내도록 동작한다.
반도체 디바이스 웨이퍼(502)의 제 1 층(506) 상에, 제 1 광학 감지 가능 영역(510)이 제 1 주기적 구조물(504)로 형성되며, 여기에서는 축(530)을 따라 600 내지 2400 nm의 피치(A)를 갖는 라인(522) 및 공간(524)을 포함하는 격자로 도시된다. 반도체 디바이스 웨이퍼(502)의 제 2 층(509) 상에, 제 2 광학 감지 가능 영역(512)이 제 2 주기적 구조물(508)로 형성되며, 여기에서는 축(530)에 평행한 축을 따라 600 내지 2400 nm의 피치(B)를 갖는 라인(532) 및 공간(534)을 포함하는 격자로 도시된다. 라인(522 및 532)의 폭은 바람직하게는 각각 피치(A 및 B)의 20 내지 80% 이다.
도 5a에 도시된 실시예에서 볼 수 있는 바와 같이, 제 1 및 제 2 광학 감지 가능 영역(510 및 512)의 제 1 및 제 2 주기적 구조물(504 및 508)은 전자빔 감지 가능 영역(518)에서 부분적으로 중첩된다. 광학 감지 가능 영역(510 및 512)의 제 1 및 제 2 주기적 구조물(504 및 508)은 전자빔 감지 가능 영역(518)에서 다양한 쌍의 라인(522 및 532)이 상이한 범위만큼 부분적으로 중첩되는 방식으로 서로에 대해 배열된다는 점에 유념한다. 예를 들어, 전자빔 감지 가능 영역(518)에서, 다양한 쌍의 라인(522 및 532)은 
, 
, 
및 
의 범위만큼 중첩될 수 있다.
도 5b 내지 도 5d에 도시된 실시예들에서 볼 수 있는 바와 같이, 제 1 및 제 2 광학 감지 가능 영역(510 및 512)의 제 1 및 제 2 주기적 구조물(504 및 508)은 전자빔 감지 가능 영역(518)에 존재하지 않는다. 대신에, 반도체 디바이스 웨이퍼(502)의 제 1 층(506) 상에, 전자빔 감지 가능 영역(518)이 제 3 주기적 구조물(540)로 형성되며, 여기에서는 축(530)에 평행한 축을 따라 30 내지 600 nm, 바람직하게는 30 내지 200 nm의 피치(C)를 갖는 라인(542) 및 공간(544)을 포함하는 격자로 도시된다. 반도체 디바이스 웨이퍼(502)의 제 2 층(509) 상에, 전자빔 감지 가능 영역(518)이 제 4 주기적 구조물(550)로 형성되며, 여기에서는 축(530)에 평행한 축을 따라 30 내지 600 nm, 바람직하게는 30 내지 200 nm의 피치(D)를 갖는 라인(552) 및 공간(554)을 포함하는 격자로 도시된다. 라인(542 및 552)의 폭은 바람직하게는 각각 피치(C 및 D)의 20 내지 80% 이다. 제 3 및 제 4 주기적 구조물(540 및 550)은 전자빔 감지 가능 영역(518)에서 부분적으로 중첩된다는 점에 유념한다.
도 5a를 참조하여 설명된 실시예에서, 제 1 및 제 2 주기적 구조물(504 및 508)은 다양한 쌍의 라인(522 및 532)이 상이한 범위만큼 부분적으로 중첩되는 방식으로 서로에 대해 배열된다는 점에 유념한다. 유사하게, 도 5b 내지 도 5d를 참조하여 설명된 실시예에서, 제 3 및 제 4 주기적 구조물(540 및 550)은 다양한 쌍의 라인(542 및 552)이 상이한 범위만큼 부분적으로 중첩되는 방식으로 서로에 대해 배열된다. 그러나, 피치(A, B, C 및 D) 또는 라인(522, 532, 542 및 552)의 폭 사이에 요구되는 설정 관계가 없다는 것이 이해된다.
주기적 구조물(504, 508, 540 및 550)은 복수의 주기적 하부 구조물(도시되지 않음)을 포함하는 것이 바람직하다는 점에 또한 유념한다. 보다 구체적으로, 라인(522, 532, 542 및 552)은 분할될 수 있지만, 반드시 그럴 필요는 없다. 라인(522, 532, 542 및 552)이 분할되는 실시예에서, 라인(522, 532, 542 및 552) 각각은 복수의 서브 라인 및 서브 라인 사이의 서브 공간에 의해 정의된다.
이제 반도체 디바이스 웨이퍼(102)(도 1a 내지 도 2b) 또는 반도체 디바이스 웨이퍼(302)(도 3a 내지 도 4b)와 같은 반도체 디바이스 웨이퍼(602)의 2개의 개별 층 상에 형성된 제 2 하이브리드 타겟(600)의 4개의 대안적인 실시예들을 도시하는 단순화된 예시인 도 6a 내지 도 6d를 참조한다. 제 2 하이브리드 타겟(600)은 반도체 디바이스 웨이퍼를 제조하기 위한 제 1 방법(100) 및 제 2 방법(300)에 유용하다.
도 6a 내지 도 6d에서 볼 수 있는 바와 같이, 제 2 하이브리드 타겟(600)은 반도체 디바이스 웨이퍼(602)의 제 1 층(606) 상에 형성된 제 1 주기적 구조물(604) 및 반도체 디바이스 웨이퍼(602)의 제 2 층(609) 상에 형성된 제 2 주기적 구조물(608)을 포함한다.
도 6a 내지 도 6d에서 또한 볼 수 있는 바와 같이, 제 2 하이브리드 타겟(600)은 제 1 및 제 2 광학 감지 가능 영역(610 및 612) 및 바람직하게는 그 사이에 위치하는 개별 전자빔 감지 가능 영역(618)을 포함한다. 광학 감지 가능 영역(610 및 612)은 광학 계측에 특히 적합하고 전자빔 감지 가능 영역(618)은 전자빔 계측에 특히 적합하다는 것이 이해된다.
반도체 디바이스 웨이퍼(602)의 제 1 및 제 2 층(606 및 609)은 서로 인접할 수 있지만 반드시 그럴 필요는 없다는 것이 이해된다. 제 1 및 제 2 광학 감지 가능 영역(610 및 612)은 미국 특허 제 8,330,281 호(이의 개시 내용은 본 명세서에 참조로 포함됨)에 기술된 것과 같은 이미징 알고리즘을 사용하여, 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 Archer™ 600과 같은 적절한 이미징 편심 계측 도구에 의해 측정될 때, 반도체 디바이스 웨이퍼(602)의 제 1 및 제 2 층(606 및 609) 사이의 편심을 나타내도록 동작한다는 것이 또한 이해된다.
전자빔 감지 가능 영역(618)은 미국 특허 제 9,093,458 호(이의 개시 내용은 본 명세서에 참조로 포함됨)에 기술된 것과 같은 이미징 알고리즘을 사용하여, 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 eDR7xxx™과 같은 적절한 전자빔 편심 계측 도구에 의해 측정될 때, 반도체 디바이스 웨이퍼(602)의 제 1 및 제 2 층(606 및 609) 사이의 편심을 나타내도록 동작한다.
반도체 디바이스 웨이퍼(602)의 제 1 층(606) 상에, 제 1 광학 감지 가능 영역(610)이 제 1 주기적 구조물(604)로 형성되며, 여기에서는 축(630)에 평행한 축을 따라 600 내지 2400 nm의 피치(E)를 갖는 라인(622) 및 공간(624)을 포함하는 격자로 도시된다. 반도체 디바이스 웨이퍼(602)의 제 2 층(609) 상에, 제 2 광학 감지 가능 영역(612)이 제 2 주기적 구조물(608)로 형성되며, 여기에서는 축(630)을 따라 600 내지 2400 nm의 피치(F)를 갖는 라인(632) 및 공간(634)을 포함하는 격자로 도시된다. 라인(622 및 632)의 폭은 바람직하게는 피치(E 및 F)의 20 내지 80% 이다.
도 6a에 도시된 실시예에서 볼 수 있는 바와 같이, 제 1 및 제 2 광학 감지 가능 영역(610 및 612)의 제 1 및 제 2 주기적 구조물(604 및 608)은 전자빔 감지 가능 영역(618)으로 연장된다. 제 1 및 제 2 주기적 구조물(604 및 608)은 전자빔 감지 가능 영역(618)에서 제 1 및 제 2 주기적 구조물(604 및 608)이 중첩되지 않는 방식으로 서로에 대해 배열된다는 점에 유념한다.
도 6b 내지 도 6d에 도시된 실시예들에서 볼 수 있는 바와 같이, 제 1 및 제 2 광학 감지 가능 영역(610 및 612)의 제 1 및 제 2 주기적 구조물(604 및 608)은 전자빔 감지 가능 영역(618)에 존재하지 않는다. 대신에, 반도체 디바이스 웨이퍼(602)의 제 1 층(606) 상에, 전자빔 감지 가능 영역(618)이 제 3 주기적 구조물(640)로 형성되며, 여기에서는 축(630)에 평행한 축을 따라 100 내지 600 nm, 바람직하게는 100 내지 300 nm의 피치(G)를 갖는 라인(642) 및 공간(644)을 포함하는 격자로 도시된다. 반도체 디바이스 웨이퍼(602)의 제 2 층(609) 상에, 전자빔 감지 가능 영역(618)이 제 4 주기적 구조물(650)로 형성되며, 여기에서는 축(630)에 평행한 축을 따라 100 내지 600 nm, 바람직하게는 100 내지 300 nm의 피치(H)를 갖는 라인(652) 및 공간(654)을 포함하는 격자로 도시된다. 라인(642 및 652)의 폭은 바람직하게는 각각 피치(G 및 H)의 20 내지 80% 이다.
전자빔 감지 가능 영역(618)의 제 3 및 제 4 주기적 구조물(640 및 650)은 제 3 및 제 4 주기적 구조물(640 및 650)이 중첩되지 않는 방식으로 서로에 대해 배열된다는 점에 유념한다. 피치(E, F, G 및 H) 또는 라인(622, 632, 642 및 652)의 폭 사이에 요구되는 설정 관계가 없다는 점에 또한 유념한다.
주기적 구조물(604, 608, 640 및 650)은 복수의 주기적 하부 구조물(도시되지 않음)을 포함하는 것이 바람직하다는 점에 또한 유념한다. 보다 구체적으로, 라인(622, 632, 642 및 652)은 분할될 수 있지만, 반드시 그럴 필요는 없다. 라인(622, 632, 642 및 652)이 분할되는 실시예에서, 라인(622, 632, 642 및 652) 각각은 복수의 서브 라인 및 서브 라인 사이의 서브 공간에 의해 정의된다.
이제 반도체 디바이스 웨이퍼(102)(도 1a 내지 도 2b) 또는 반도체 디바이스 웨이퍼(302)(도 3a 내지 도 4b)와 같은 반도체 디바이스 웨이퍼(702)의 2개의 개별 층 상에 형성된 제 3 하이브리드 타겟(700)의 4개의 대안적인 실시예들을 도시하는 단순화된 예시인 도 7a 내지 도 7d를 참조한다. 제 3 하이브리드 타겟(700)은 반도체 디바이스 웨이퍼를 제조하기 위한 제 1 방법(100) 및 제 2 방법(300)에 유용하다.
도 7a 내지 도 7d에서 볼 수 있는 바와 같이, 제 3 하이브리드 타겟(700)은 반도체 디바이스 웨이퍼(702)의 제 1 층(706) 상에 형성된 제 1 주기적 구조물(704) 및 반도체 디바이스 웨이퍼(702)의 제 2 층(709) 상에 형성된 제 2 주기적 구조물(708)을 포함한다.
도 7a 내지 도 7d에서 또한 볼 수 있는 바와 같이, 제 3 하이브리드 타겟(700)은 제 1 및 제 2 광학 감지 가능 영역(710 및 712) 및 바람직하게는 그 사이에 위치하는 개별 전자빔 감지 가능 영역(718)을 포함한다. 광학 감지 가능 영역(710 및 712)은 광학 계측에 특히 적합하고 전자빔 감지 가능 영역(718)은 전자빔 계측에 특히 적합하다는 것이 이해된다.
반도체 디바이스 웨이퍼(702)의 제 1 및 제 2 층(706 및 709)은 서로 인접할 수 있지만 반드시 그럴 필요는 없다는 것이 이해된다. 제 1 및 제 2 광학 감지 가능 영역(710 및 712)은 미국 특허 제 7,317,531 호(이의 개시 내용은 본 명세서에 참조로 포함됨)에 기술된 것과 같은 스캐터로메트리 알고리즘을 사용하여, 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 ATL™ 100과 같은 적절한 스캐터로메트리 편심 계측 도구에 의해 측정될 때, 반도체 디바이스 웨이퍼(702)의 제 1 및 제 2 층(706 및 709) 사이의 편심을 나타내도록 동작한다는 것이 또한 이해된다.
전자빔 감지 가능 영역(718)은 2018년 5월 14일자에 출원된 발명의 명칭이 "스캐닝 전자빔 신호의 대칭에 기반한 중첩 타겟 구조물의 오버레이 측정(OVERLAY MEASUREMENTS OF OVERLAPPING TARGET STRUCTURES BASED ON SYMMETRY OF SCANNING ELECTRON BEAM SIGNALS)"인 미국 특허 출원 제 15/979,336 호에 기술된 것과 같은 스캐터로메트리 알고리즘을 사용하여, 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 eDR7xxx™와 같은 적절한 전자빔 편심 계측 도구에 의해 측정될 때, 반도체 디바이스 웨이퍼(702)의 제 1 및 제 2 층(706 및 709) 사이의 편심을 나타내도록 동작한다.
반도체 디바이스 웨이퍼(702)의 제 1 층(706) 상에, 제 1 및 제 2 광학 감지 가능 영역(710 및 712)이 제 1 주기적 구조물(704)로 형성되며, 여기에서는 축(730)을 따라 400 내지 900 nm의 피치(I)를 갖는 라인(722) 및 공간(724)을 포함하는 격자로 도시된다. 반도체 디바이스 웨이퍼(702)의 제 2 층(709) 상에, 제 1 및 제 2 광학 감지 가능 영역(710 및 712)이 제 2 주기적 구조물(708)로 형성되며, 여기에서는 축(730)을 따라 400 내지 900 nm의 피치(J)를 갖는 라인(732) 및 공간(734)을 포함하는 격자로 도시된다. 라인(722 및 732)의 폭은 바람직하게는 각각 피치(I 및 J)의 20 내지 80% 이다.
도 7a에 도시된 실시예에서 볼 수 있는 바와 같이, 제 2 주기적 구조물(708)은 전자빔 감지 가능 영역(718)에 존재한다. 도 7a를 참조하여 설명된 실시예에서, 제 1 및 제 2 주기적 구조물(704 및 708) 중 하나가 전자빔 감지 가능 영역(718)에 존재한다는 것이 이해된다.
추가적으로, 도 7a에 도시된 실시예에서, 제 3 주기적 구조물(740)이 전자빔 감지 가능 영역(718)에 존재한다. 제 3 주기적 구조물(650)은 여기에서 축(730)에 평행한 축을 따라 30 내지 600 nm, 바람직하게는 30 내지 200 nm의 피치(K)를 갖는 라인(742) 및 공간(744)을 포함하는 격자로 도시된다. 제 2 및 제 3 주기적 구조물(708 및 740)은 전자빔 감지 가능 영역(718)에서 부분적으로 중첩된다는 점에 유념한다.
제 2 및 제 3 주기적 구조물(708 및 740)은 전자빔 감지 가능 영역(718)에서 다양한 쌍의 라인(732 및 742)이 상이한 범위만큼 부분적으로 중첩되는 방식으로 서로에 대해 배열된다는 점에 유념한다. 예를 들어, 전자빔 감지 가능 영역(718)에서, 다양한 쌍의 라인(732 및 742)은 
, 
, 
및 
의 범위만큼 중첩될 수 있다.
도 7b 내지 도 7d에 도시된 실시예에서 볼 수 있는 바와 같이, 제 1 및 제 2 주기적 구조물(704 및 708)은 전자빔 감지 가능 영역(718)에 존재하지 않는다. 대신에, 반도체 디바이스 웨이퍼(702)의 제 1 층(706) 상에, 전자빔 감지 가능 영역(718)이 제 3 주기적 구조물(740)로 형성된다. 반도체 디바이스 웨이퍼(702)의 제 2 층(709) 상에, 전자빔 감지 가능 영역(718)이 제 4 주기적 구조물(750)로 형성되며, 여기에서는 축(730)에 평행한 축을 따라 30 내지 600 nm, 바람직하게는 30 내지 200 nm의 피치(L)를 갖는 라인(752) 및 공간(754)을 포함하는 격자로 도시된다. 라인(742 및 752)의 폭은 바람직하게는 각각 피치(K 및 L)의 20 내지 80% 이다. 제 3 및 제 4 주기적 구조물(740 및 750)은 전자빔 감지 가능 영역(718)에서 부분적으로 중첩된다는 점에 유념한다.
도 7a를 참조하여 설명된 실시예에서, 제 2 및 제 3 주기적 구조물(708 및 740)은 다양한 쌍의 라인(732 및 742)이 상이한 범위만큼 부분적으로 중첩되는 방식으로 서로에 대해 배열된다는 점에 유념한다. 유사하게, 도 7b 내지 도 7d를 참조하여 설명된 실시예에서, 제 3 및 제 4 주기적 구조물(740 및 750)은 다양한 쌍의 라인(742 및 752)이 상이한 범위만큼 부분적으로 중첩되는 방식으로 서로에 대해 배열된다. 그러나, 피치(I, J, K 및 L) 또는 라인(722, 732, 742 및 752)의 폭 사이에 요구되는 설정 관계가 없다는 것이 이해된다.
주기적 구조물(704, 708, 740 및 750)은 복수의 주기적 하부 구조물(도시되지 않음)을 포함하는 것이 바람직하다는 점에 또한 유념한다. 보다 구체적으로, 라인(722, 732, 742 및 752)은 분할될 수 있지만, 반드시 그럴 필요는 없다. 라인(722, 732, 742 및 752)이 분할되는 실시예에서, 라인(722, 732, 742 및 752) 각각은 복수의 서브 라인 및 서브 라인 사이의 서브 공간에 의해 정의된다.
이제 반도체 디바이스 웨이퍼(102)(도 1a 내지 도 2b) 또는 반도체 디바이스 웨이퍼(302)(도 3a 내지 도 4b)와 같은 반도체 디바이스 웨이퍼(802)의 2개의 개별 층 상에 형성된 제 4 하이브리드 타겟(800)의 4개의 대안적인 실시예들을 도시하는 단순화된 예시인 도 8a 내지 도 8d를 참조한다. 제 4 하이브리드 타겟(800)은 반도체 디바이스 웨이퍼를 제조하기 위한 제 1 방법(100) 및 제 2 방법(300)에 유용하다.
도 8a 내지 도 8d에서 볼 수 있는 바와 같이, 제 4 하이브리드 타겟(800)은 반도체 디바이스 웨이퍼(802)의 제 1 층(806) 상에 형성된 제 1 주기적 구조물(804) 및 반도체 디바이스 웨이퍼(802)의 제 2 층(809) 상에 형성된 제 2 주기적 구조물(808)을 포함한다.
도 8a 내지 도 8d에서 또한 볼 수 있는 바와 같이, 제 4 하이브리드 타겟(800)은 제 1 및 제 2 광학 감지 가능 영역(810 및 812) 및 바람직하게는 그 사이에 위치하는 개별 전자빔 감지 가능 영역(818)을 포함한다. 광학 감지 가능 영역(810 및 812)은 광학 계측에 특히 적합하고 전자빔 감지 가능 영역(818)은 전자빔 계측에 특히 적합하다는 것이 이해된다.
반도체 디바이스 웨이퍼(802)의 제 1 및 제 2 층(806 및 809)은 서로 인접할 수 있지만 반드시 그럴 필요는 없다는 것이 이해된다. 제 1 및 제 2 광학 감지 가능 영역(810 및 812)은 미국 특허 제 7,317,531 호(이의 개시 내용은 본 명세서에 참조로 포함됨)에 기술된 것과 같은 스캐터로메트리 알고리즘을 사용하여, 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 ATL™ 100과 같은 적절한 스캐터로메트리 편심 계측 도구에 의해 측정될 때, 반도체 디바이스 웨이퍼(802)의 제 1 및 제 2 층(806 및 809) 사이의 편심을 나타내도록 동작한다는 것이 또한 이해된다.
전자빔 감지 가능 영역(818)은 미국 특허 제 9,093,458 호(이의 개시 내용은 본 명세서에 참조로 포함됨)에 기술된 것과 같은 이미징 알고리즘을 사용하여, 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 eDR7xxx™과 같은 적절한 전자빔 편심 계측 도구에 의해 측정될 때, 반도체 디바이스 웨이퍼(802)의 제 1 및 제 2 층(806 및 809) 사이의 편심을 나타내도록 동작한다.
반도체 디바이스 웨이퍼(802)의 제 1 층(806) 상에, 제 1 및 제 2 광학 감지 가능 영역(810 및 812)이 제 1 주기적 구조물(804)로 형성되며, 여기에서는 축(830)을 따라 400 내지 900 nm의 피치(M)를 갖는 라인(822) 및 공간(824)을 포함하는 격자로 도시된다. 반도체 디바이스 웨이퍼(802)의 제 2 층(809) 상에, 제 1 및 제 2 광학 감지 가능 영역(810 및 812)이 제 2 주기적 구조물(808)로 형성되며, 여기에서는 축(830)을 따라 400 내지 900 nm의 피치(N)를 갖는 라인(832) 및 공간(834)을 포함하는 격자로 도시된다. 라인(822 및 832)의 폭은 바람직하게는 각각 피치(M 및 N)의 20 내지 80% 이다.
도 8a에 도시된 실시예에서 볼 수 있는 바와 같이, 제 1 및 제 2 광학 감지 가능 영역(810 및 812)의 제 1 및 제 2 주기적 구조물(804 및 808)은 전자빔 감지 가능 영역(818)으로 연장된다. 제 1 및 제 2 주기적 구조물(804 및 808)은 전자빔 감지 가능 영역(818)에서 제 1 및 제 2 주기적 구조물(804 및 808)이 중첩되지 않는 방식으로 서로에 대해 배열된다는 점에 유념한다.
도 8b 내지 도 8d에 도시된 실시예에서 볼 수 있는 바와 같이, 제 1 및 제 2 주기적 구조물(804 및 808)은 전자빔 감지 가능 영역(818)에 존재하지 않는다. 대신에, 반도체 디바이스 웨이퍼(802)의 제 1 층(806) 상에, 전자빔 감지 가능 영역(818)이 제 3 주기적 구조물(840)로 형성되며, 여기에서는 축(830)에 평행한 축을 따라 100 내지 600 nm, 바람직하게는 100 내지 300 nm의 피치(O)를 갖는 라인(842) 및 공간(844)을 포함하는 격자로 도시된다. 반도체 디바이스 웨이퍼(802)의 제 2 층(809) 상에, 전자빔 감지 가능 영역(818)이 제 4 주기적 구조물(850)로 형성되며, 여기에서는 축(830)에 평행한 축을 따라 100 내지 600 nm, 바람직하게는 100 내지 300 nm의 피치(P)를 갖는 라인(852) 및 공간(854)을 포함하는 격자로 도시된다. 라인(842 및 852)의 폭은 바람직하게는 각각 피치(O 및 P)의 20 내지 80% 이다.
전자빔 감지 가능 영역(818)의 제 3 및 제 4 주기적 구조물(840 및 850)은 제 3 및 제 4 주기적 구조물(840 및 850)이 중첩되지 않는 방식으로 서로에 대해 배열된다는 점에 유념한다. 피치(M, N, O 및 P) 또는 라인(822, 832, 842 및 852)의 폭 사이에 요구되는 설정 관계가 없다는 점에 또한 유념한다.
주기적 구조물(804, 808, 840 및 850)은 복수의 주기적 하부 구조물(도시되지 않음)을 포함하는 것이 바람직하다는 점에 또한 유념한다. 보다 구체적으로, 라인(822, 832, 842 및 852)은 분할될 수 있지만, 반드시 그럴 필요는 없다. 라인(822, 832, 842 및 852)이 분할되는 실시예에서, 라인(822, 832, 842 및 852) 각각은 복수의 서브 라인 및 서브 라인 사이의 서브 공간에 의해 정의된다.
당업자는 본 발명이 위에서 구체적으로 도시되고 설명된 것으로 제한되지 않는다는 것을 이해할 것이다. 본 발명의 범위는 위에서 설명된 다양한 특징의 조합 및 하위 조합뿐만 아니라 이들의 변형 둘 다를 포함하며, 이들 모두는 선행 기술에 없다.
Claims (44)
- 반도체 디바이스 웨이퍼를 제조하는데 유용한 편심 계측 시스템(misregistration metrology system)에 있어서,
동일하도록 의도된 반도체 디바이스 웨이퍼의 배치(batch)로부터 선택된 반도체 디바이스 웨이퍼의 2개의 층들 사이의 적어도 하나의 타겟에서 편심을 측정하도록 구성된 광학 편심 계측 도구;
상기 배치로부터 선택된 반도체 디바이스 웨이퍼의 2개의 층들 사이의 상기 적어도 하나의 타겟에서 편심을 측정하도록 구성된 전자빔 편심 계측 도구; 및
결합된 편심 메트릭을 제공하기 위해 상기 광학 편심 계측 도구의 출력 및 상기 전자빔 편심 계측 도구의 출력을 결합하도록 동작하는 결합기
를 포함하는, 반도체 디바이스 웨이퍼를 제조하는데 유용한 편심 계측 시스템. - 제 1 항에 있어서, 상기 광학 편심 계측 도구는 스캐터로메트리 계측 도구(scatterometry metrology tool)를 포함하는 것인, 시스템.
- 제 1 항에 있어서, 상기 광학 편심 계측 도구는 이미징 계측 도구를 포함하는 것인, 시스템.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 광학 편심 계측 도구 및 상기 전자빔 편심 계측 도구는 각각 단일 반도체 디바이스 웨이퍼의 2개의 층들 사이의 편심을 측정하는 것인, 시스템.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 광학 편심 계측 도구 및 상기 전자빔 편심 계측 도구는 각각 둘 다 상기 배치로부터 선택된 상이한 반도체 디바이스 웨이퍼의 2개의 층들 사이의 편심을 측정하는 것인, 시스템.
- 반도체 디바이스 웨이퍼를 제조하기 위한 방법에 있어서,
동일하도록 의도된, 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼에 리소그래피 공정에서의 적어도 초기 스테이지를 수행하는 단계;
그 후, 동일하도록 의도된, 상기 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼의 적어도 2개의 층의 편심을,
동일하도록 의도된 상기 반도체 디바이스 웨이퍼의 배치로부터 선택된 상기 적어도 하나의 반도체 디바이스 웨이퍼 중 적어도 하나의 상기 2개의 층들 사이의 적어도 하나의 타겟에서 편심을 측정하기 위해 광학 편심 계측 도구를 이용하는 것;
동일하도록 의도된 상기 반도체 디바이스 웨이퍼의 배치로부터 선택된 상기 적어도 하나의 반도체 디바이스 웨이퍼 중 적어도 하나의 상기 2개의 층들 사이의 상기 적어도 하나의 타겟에서 편심을 측정하기 위해 전자빔 편심 계측 도구를 이용하는 것; 및
결합된 편심 메트릭을 제공하기 위해 상기 광학 편심 계측 도구의 출력 및 상기 전자빔 편심 계측 도구의 출력을 결합하는 것
에 의해 측정하는 단계; 및
상기 리소그래피 공정을 조정하여 조정된 리소그래피 공정을 제공하기 위해, 상기 결합된 편심 메트릭을 활용하는 단계
를 포함하는, 반도체 디바이스 웨이퍼를 제조하기 위한 방법. - 제 6 항에 있어서, 상기 편심을 측정하는 단계는, 단일 반도체 디바이스 웨이퍼의 2개의 층들 사이의 편심을 측정하기 위해 상기 광학 편심 계측 도구 및 상기 전자빔 편심 계측 도구를 이용하는 단계를 포함하는 것인, 방법.
- 제 6 항에 있어서, 상기 편심을 측정하는 단계는, 둘 다 상기 배치로부터 선택된 상이한 반도체 디바이스 웨이퍼의 2개의 층들 사이의 편심을 측정하기 위해 상기 광학 편심 계측 도구 및 상기 전자빔 편심 계측 도구를 이용하는 단계를 포함하는 것인, 방법.
- 제 6 항 내지 제 8 항 중 어느 한 항에 있어서, 상기 조정된 리소그래피 공정은 상기 리소그래피 공정에서의 초기 스테이지를 포함하는 것인, 방법.
- 제 9 항에 있어서, 상기 조정된 리소그래피 공정을 사용하여 리소그래피 재작업(lithography rework)을 수행하는 단계
를 또한 포함하는, 방법. - 제 6 항 내지 제 8 항 중 어느 한 항에 있어서, 상기 조정된 리소그래피 공정은, 상기 리소그래피 공정에서의 초기 스테이지와는 상이한 상기 리소그래피 공정에서의 스테이지를 포함하는 것인, 방법.
- 제 6 항 내지 제 11 항 중 어느 한 항에 있어서, 상기 반도체 디바이스 웨이퍼의 구성과 동일하도록 의도된 구성을 갖는 추가 반도체 디바이스 웨이퍼에 상기 조정된 리소그래피 공정을 사용하여 리소그래피를 수행하는 단계
를 또한 포함하는, 방법. - 제 6 항 내지 제 12 항 중 어느 한 항에 있어서, 상기 광학 편심 계측 도구의 측정 파라미터 및 결과 중 적어도 하나를 조정하기 위해 상기 결합된 편심 메트릭을 활용하는 단계
를 또한 포함하는, 방법. - 제 6 항 내지 제 13 항 중 어느 한 항에 있어서, 상기 전자빔 편심 계측 도구의 측정 파라미터 및 결과 중 적어도 하나를 조정하기 위해 상기 결합된 편심 메트릭을 활용하는 단계
를 또한 포함하는, 방법. - 제 6 항 내지 제 14 항 중 어느 한 항에 있어서, 상기 광학 편심 계측 도구는 스캐터로메트리 계측 도구를 포함하는 것인, 방법.
- 제 6 항 내지 제 15 항 중 어느 한 항에 있어서, 상기 광학 편심 계측 도구는 이미징 계측 도구를 포함하는 것인, 방법.
- 제 6 항 내지 제 16 항 중 어느 한 항에 따른 반도체 디바이스 웨이퍼를 제조하기 위한 방법에 있어서, 상기 적어도 하나의 반도체 디바이스 웨이퍼에 리소그래피 공정에서의 적어도 초기 스테이지를 수행하는 단계는,
동일하도록 의도된, 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼에 리소그래피 공정을 수행하는 단계;
그 후, 동일하도록 의도된 상기 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼의 적어도 2개의 층의 리소그래피 후 편심을 측정하는 단계; 및
그 후, 동일하도록 의도된 상기 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼에 에칭 공정을 수행하는 단계
를 포함하는, 반도체 디바이스 웨이퍼를 제조하기 위한 방법. - 제 17 항에 있어서, 상기 편심을 측정하는 단계는, 단일 반도체 디바이스 웨이퍼의 2개의 층들 사이의 편심을 측정하기 위해 상기 광학 편심 계측 도구 및 상기 전자빔 편심 계측 도구를 이용하는 단계를 포함하는 것인, 방법.
- 제 17 항에 있어서, 상기 편심을 측정하는 단계는, 둘 다 상기 배치로부터 선택된 상이한 반도체 디바이스 웨이퍼의 2개의 층들 사이의 편심을 측정하기 위해 상기 광학 편심 계측 도구 및 상기 전자빔 편심 계측 도구를 이용하는 단계를 포함하는 것인, 방법.
- 제 17 항 내지 제 19 항 중 어느 한 항에 있어서, 상기 반도체 디바이스 웨이퍼의 구성과 동일하도록 의도된 구성을 갖는 추가 반도체 디바이스 웨이퍼에 상기 조정된 리소그래피 공정을 사용하여 리소그래피를 수행하는 단계
를 또한 포함하는, 방법. - 제 17 항 내지 제 20 항 중 어느 한 항에 있어서, 상기 광학 편심 계측 도구는 스캐터로메트리 계측 도구를 포함하는 것인, 방법.
- 제 17 항 내지 제 20 항 중 어느 한 항에 있어서, 상기 광학 편심 계측 도구는 이미징 계측 도구를 포함하는 것인, 방법.
- 제 17 항 내지 제 22 항 중 어느 한 항에 있어서, 상기 리소그래피 후 편심을 측정한 측정 파라미터 및 결과 중 적어도 하나를 조정하기 위해 상기 결합된 편심 메트릭을 활용하는 단계
를 또한 포함하는, 방법. - 제 17 항 내지 제 23 항 중 어느 한 항에 있어서, 상기 광학 편심 계측 도구의 측정 파라미터 및 결과 중 적어도 하나를 조정하기 위해 상기 결합된 편심 메트릭을 활용하는 단계
를 또한 포함하는, 방법. - 제 17 항 내지 제 24 항 중 어느 한 항에 있어서, 상기 전자빔 편심 계측 도구의 측정 파라미터 및 결과 중 적어도 하나를 조정하기 위해 상기 결합된 편심 메트릭을 활용하는 단계
를 또한 포함하는, 방법. - 제 17 항 내지 제 25 항 중 어느 한 항에 있어서, 상기 리소그래피 후 편심을 측정하는 단계는, 동일하도록 의도된 상기 반도체 디바이스 웨이퍼의 배치로부터 선택된 상기 적어도 하나의 반도체 디바이스 웨이퍼 중 적어도 하나의 2개의 층들 사이의 적어도 하나의 타겟에서 편심을 측정하기 위해 광학 편심 계측 도구를 이용하는 단계를 포함하는 것인, 방법.
- 제 17 항 내지 제 25 항 중 어느 한 항에 있어서, 상기 리소그래피 후 편심을 측정하는 단계는, 동일하도록 의도된 상기 반도체 디바이스 웨이퍼의 배치로부터 선택된 상기 적어도 하나의 반도체 디바이스 웨이퍼 중 적어도 하나의 2개의 층들 사이의 적어도 하나의 타겟에서 편심을 측정하기 위해 전자빔 편심 계측 도구를 이용하는 단계를 포함하는 것인, 방법.
- 제 17 항 내지 제 25 항 중 어느 한 항에 있어서, 상기 리소그래피 후 편심을 측정하는 단계는,
동일하도록 의도된 상기 반도체 디바이스 웨이퍼의 배치로부터 선택된 상기 적어도 하나의 반도체 디바이스 웨이퍼 중 적어도 하나의 2개 층들 사이의 적어도 하나의 타겟에서 편심을 측정하기 위해 리소그래피 후 광학 편심 계측 도구를 이용하는 단계;
동일하도록 의도된 상기 반도체 디바이스 웨이퍼의 배치로부터 선택된 상기 적어도 하나의 반도체 디바이스 웨이퍼 중 적어도 하나의 상기 2개의 층들 사이의 상기 적어도 하나의 타겟에서 편심을 측정하기 위해 리소그래피 후 전자빔 편심 계측 도구를 이용하는 단계; 및
결합된 편심 메트릭을 제공하기 위해 상기 리소그래피 후 광학 편심 계측 도구의 출력 및 상기 리소그래피 후 전자빔 편심 계측 도구의 출력을 결합하는 단계
를 포함하는 것인, 방법. - 반도체 디바이스의 제조에서 편심의 측정에서의 사용을 위한 타겟에 있어서,
반도체 디바이스의 제 1 층 상에 형성되고 축을 따른 제 1 피치를 갖는 제 1 주기적 구조물; 및
상기 반도체 디바이스의 제 2 층 상에 형성되고 상기 축에 평행한 축을 따른 제 2 피치를 갖는 제 2 주기적 구조물
을 포함하고,
상기 타겟은, 광학 계측에 특히 적합한 적어도 하나의 제 1 영역 및 전자빔 계측에 특히 적합한, 상기 적어도 하나의 제 1 영역과 분리된 적어도 하나의 제 2 영역을 포함하는 것을 특징으로 하는 것인, 반도체 디바이스의 제조에서 편심의 측정에서의 사용을 위한 타겟. - 제 29 항에 있어서,
상기 적어도 하나의 제 1 영역의 적어도 하나의 부분에, 상기 제 1 주기적 구조물이 존재하고 상기 제 2 주기적 구조물이 존재하지 않는 것인, 반도체 디바이스의 제조에서 편심의 측정에서의 사용을 위한 타겟. - 제 29 항 또는 제 30 항에 있어서,
상기 적어도 하나의 제 1 영역의 적어도 하나의 제 2 부분에, 상기 제 1 주기적 구조물이 존재하지 않고 상기 제 2 주기적 구조물이 존재하는 것인, 반도체 디바이스의 제조에서 편심의 측정에서의 사용을 위한 타겟. - 제 29 항 내지 제 31 항 중 어느 한 항에 있어서, 상기 적어도 하나의 제 2 영역에, 상기 제 1 주기적 구조물 및 상기 제 2 주기적 구조물 둘 다가 존재하는 것인, 반도체 디바이스의 제조에서 편심의 측정에서의 사용을 위한 타겟.
- 제 29 항 내지 제 31 항 중 어느 한 항에 있어서, 상기 적어도 하나의 제 2 영역에, 제 3 주기적 구조물 및 제 4 주기적 구조물이 존재하는 것인, 반도체 디바이스의 제조에서 편심의 측정에서의 사용을 위한 타겟.
- 제 29 항 내지 제 31 항 중 어느 한 항에 있어서, 상기 적어도 하나의 제 2 영역에, 상기 제 1 주기적 구조물 및 제 2 주기적 구조물 중 하나가 존재하고 제 3 주기적 구조물이 존재하는 것인, 반도체 디바이스의 제조에서 편심의 측정에서의 사용을 위한 타겟.
- 제 32 항에 있어서, 상기 적어도 하나의 제 2 영역에서, 상기 제 1 주기적 구조물 및 상기 제 2 주기적 구조물이 부분적으로 중첩되는 것인, 반도체 디바이스의 제조에서 편심의 측정에서의 사용을 위한 타겟.
- 제 33 항에 있어서, 상기 적어도 하나의 제 2 영역에서, 상기 제 3 주기적 구조물 및 상기 제 4 주기적 구조물이 부분적으로 중첩되는 것인, 반도체 디바이스의 제조에서 편심의 측정에서의 사용을 위한 타겟.
- 제 34 항에 있어서, 상기 적어도 하나의 제 2 영역에서, 상기 제 1 주기적 구조물 및 제 2 주기적 구조물 중 하나와 상기 제 3 주기적 구조물이 부분적으로 중첩되는 것인, 반도체 디바이스의 제조에서 편심의 측정에서의 사용을 위한 타겟.
- 제 35 항에 있어서, 상기 제 1 주기적 구조물 및 상기 제 2 주기적 구조물의 상이한 부분이 상이한 범위만큼 부분적으로 중첩되는 것인, 반도체 디바이스의 제조에서 편심의 측정에서의 사용을 위한 타겟.
- 제 36 항에 있어서, 상기 제 3 주기적 구조물 및 상기 제 4 주기적 구조물의 상이한 부분이 상이한 범위만큼 부분적으로 중첩되는 것인, 반도체 디바이스의 제조에서 편심의 측정에서의 사용을 위한 타겟.
- 제 36 항에 있어서, 상기 제 1 주기적 구조물 및 제 2 주기적 구조물 중 하나와 상기 제 3 주기적 구조물의 상이한 부분이 상이한 범위만큼 부분적으로 중첩되는 것인, 반도체 디바이스의 제조에서 편심의 측정에서의 사용을 위한 타겟.
- 제 29 항 내지 제 38 항 중 어느 한 항에 있어서, 상기 제 1 주기적 구조물 및 제 2 주기적 구조물 중 적어도 하나는 복수의 주기적 하부 구조물을 포함하는 것인, 반도체 디바이스의 제조에서 편심의 측정에서의 사용을 위한 타겟.
- 제 33 항, 제 34 항, 제 36 항, 제 37 항, 제 39 항 및 제 40 항 중 어느 한 항에 있어서, 상기 제 3 주기적 구조물 및 제 4 주기적 구조물 중 적어도 하나는 복수의 주기적 하부 구조물을 포함하는 것인, 반도체 디바이스의 제조에서 편심의 측정에서의 사용을 위한 타겟.
- 제 32 항에 있어서, 상기 적어도 하나의 제 2 영역에서, 상기 제 1 주기적 구조물 및 상기 제 2 주기적 구조물이 중첩되지 않는 것인, 반도체 디바이스의 제조에서 편심의 측정에서의 사용을 위한 타겟.
- 제 33 항에 있어서, 상기 적어도 하나의 제 2 영역에서, 상기 제 3 주기적 구조물 및 상기 제 4 주기적 구조물이 중첩되지 않는 것인, 반도체 디바이스의 제조에서 편심의 측정에서의 사용을 위한 타겟.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962806226P | 2019-02-15 | 2019-02-15 | |
| US62/806,226 | 2019-02-15 | ||
| PCT/US2019/035282 WO2020167331A1 (en) | 2019-02-15 | 2019-06-04 | Misregistration measurements using combined optical and electron beam technology |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210120110A true KR20210120110A (ko) | 2021-10-06 |
| KR102748454B1 KR102748454B1 (ko) | 2024-12-30 |
Family
ID=72044211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217029424A KR102748454B1 (ko) | 2019-02-15 | 2019-06-04 | 결합된 광학 및 전자빔 기술을 사용한 편심 측정 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP7317131B2 (ko) |
| KR (1) | KR102748454B1 (ko) |
| CN (1) | CN113366619A (ko) |
| TW (1) | TWI804708B (ko) |
| WO (1) | WO2020167331A1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020263461A1 (en) | 2019-06-25 | 2020-12-30 | Kla Corporation | Selection of regions of interest for measurement of misregistration and amelioration thereof |
| EP4111495A4 (en) | 2020-04-15 | 2024-04-10 | KLA Corporation | MISREGISTRATION TARGET WITH DEVICE-SCALED FEATURES FOR MEASURING MISREGISTRATION OF SEMICONDUCTOR DEVICES |
| KR20230027089A (ko) | 2020-06-25 | 2023-02-27 | 케이엘에이 코포레이션 | 반도체 디바이스의 오정합 및 비대칭을 개선하기 위한 웨이블릿 시스템 및 방법 |
| US12131959B2 (en) | 2021-04-22 | 2024-10-29 | Kla Corporation | Systems and methods for improved metrology for semiconductor device wafers |
| US12094100B2 (en) * | 2022-03-03 | 2024-09-17 | Kla Corporation | Measurement of stitching error using split targets |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5489003B2 (ja) * | 2008-11-10 | 2014-05-14 | 株式会社ニコン | 評価装置および評価方法 |
| KR20140132405A (ko) * | 2012-03-07 | 2014-11-17 | 케이엘에이-텐코 코포레이션 | 이미징 오버레이 계측 타겟 및 상보적 오버레이 계측 측정 시스템 |
| KR20180089911A (ko) * | 2015-12-31 | 2018-08-09 | 케이엘에이-텐코 코포레이션 | 하이브리드 검사기 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002019415A1 (en) * | 2000-08-30 | 2002-03-07 | Kla-Tencor Corporation | Overlay marks, methods of overlay mark design and methods of overlay measurements |
| US6891627B1 (en) * | 2000-09-20 | 2005-05-10 | Kla-Tencor Technologies Corp. | Methods and systems for determining a critical dimension and overlay of a specimen |
| US7009704B1 (en) * | 2000-10-26 | 2006-03-07 | Kla-Tencor Technologies Corporation | Overlay error detection |
| US6678038B2 (en) * | 2001-08-03 | 2004-01-13 | Nikon Corporation | Apparatus and methods for detecting tool-induced shift in microlithography apparatus |
| US7804994B2 (en) * | 2002-02-15 | 2010-09-28 | Kla-Tencor Technologies Corporation | Overlay metrology and control method |
| US6778275B2 (en) * | 2002-02-20 | 2004-08-17 | Micron Technology, Inc. | Aberration mark and method for estimating overlay error and optical aberrations |
| US7138629B2 (en) * | 2003-04-22 | 2006-11-21 | Ebara Corporation | Testing apparatus using charged particles and device manufacturing method using the testing apparatus |
| JPWO2004107415A1 (ja) * | 2003-05-28 | 2006-07-20 | 株式会社ニコン | 位置情報計測方法及び装置、並びに露光方法及び装置 |
| US7561282B1 (en) * | 2006-03-27 | 2009-07-14 | Kla-Tencor Technologies Corporation | Techniques for determining overlay and critical dimension using a single metrology tool |
| US7550361B2 (en) * | 2007-01-02 | 2009-06-23 | International Business Machines Corporation | Trench structure and method for co-alignment of mixed optical and electron beam lithographic fabrication levels |
| US8243273B2 (en) * | 2008-06-04 | 2012-08-14 | Kla-Tencor Corporation | Enhanced OVL dummy field enabling “on-the-fly” OVL measurement methods |
| JP2011155119A (ja) * | 2010-01-27 | 2011-08-11 | Hitachi High-Technologies Corp | 検査装置及び検査方法 |
| US9093458B2 (en) * | 2012-09-06 | 2015-07-28 | Kla-Tencor Corporation | Device correlated metrology (DCM) for OVL with embedded SEM structure overlay targets |
| US9576861B2 (en) * | 2012-11-20 | 2017-02-21 | Kla-Tencor Corporation | Method and system for universal target based inspection and metrology |
| US9214317B2 (en) * | 2013-06-04 | 2015-12-15 | Kla-Tencor Corporation | System and method of SEM overlay metrology |
| CN107924137B (zh) * | 2015-06-17 | 2021-03-05 | Asml荷兰有限公司 | 基于配置方案间的一致性的配置方案选择 |
| US10409171B2 (en) * | 2017-01-25 | 2019-09-10 | Kla-Tencor Corporation | Overlay control with non-zero offset prediction |
| CN115220311A (zh) * | 2017-05-05 | 2022-10-21 | Asml荷兰有限公司 | 用于预测器件制造工艺的良率的方法 |
-
2019
- 2019-06-04 CN CN201980091117.6A patent/CN113366619A/zh active Pending
- 2019-06-04 KR KR1020217029424A patent/KR102748454B1/ko active IP Right Grant
- 2019-06-04 JP JP2021547481A patent/JP7317131B2/ja active Active
- 2019-06-04 WO PCT/US2019/035282 patent/WO2020167331A1/en active Application Filing
-
2020
- 2020-01-22 TW TW109102370A patent/TWI804708B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5489003B2 (ja) * | 2008-11-10 | 2014-05-14 | 株式会社ニコン | 評価装置および評価方法 |
| KR20140132405A (ko) * | 2012-03-07 | 2014-11-17 | 케이엘에이-텐코 코포레이션 | 이미징 오버레이 계측 타겟 및 상보적 오버레이 계측 측정 시스템 |
| KR20180089911A (ko) * | 2015-12-31 | 2018-08-09 | 케이엘에이-텐코 코포레이션 | 하이브리드 검사기 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113366619A (zh) | 2021-09-07 |
| KR102748454B1 (ko) | 2024-12-30 |
| TW202043931A (zh) | 2020-12-01 |
| TWI804708B (zh) | 2023-06-11 |
| WO2020167331A1 (en) | 2020-08-20 |
| JP2022521490A (ja) | 2022-04-08 |
| JP7317131B2 (ja) | 2023-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20210120110A (ko) | 결합된 광학 및 전자빔 기술을 사용한 편심 측정 | |
| TWI572993B (zh) | 用於判定一微影製程之製程窗之方法、相關設備及一電腦程式 | |
| US9709903B2 (en) | Overlay target geometry for measuring multiple pitches | |
| US8143731B2 (en) | Integrated alignment and overlay mark | |
| KR100512839B1 (ko) | 반도체 장치의 제조 방법 | |
| US9316925B2 (en) | Methods for monitoring source symmetry of photolithography systems | |
| CN108226760B (zh) | 覆盖量测方法及其系统 | |
| KR102509764B1 (ko) | 반도체 디바이스에서의 파라미터-안정적 오정렬 측정 개선 | |
| JP7502530B2 (ja) | ターゲット | |
| US5928822A (en) | Method for confirming optimum focus of stepper | |
| US11075126B2 (en) | Misregistration measurements using combined optical and electron beam technology | |
| US10969697B1 (en) | Overlay metrology tool and methods of performing overlay measurements | |
| TW200815934A (en) | Calculation method and apparatus of exposure condition, and exposure apparatus | |
| US8313877B2 (en) | Photolithography monitoring mark, photolithography mask comprising an exposure monitoring mark, and phase shift mask comprising an exposure monitoring mark | |
| CN116997863A (zh) | 多分辨率叠加计量目标 | |
| JP2005057222A (ja) | マーク検出装置、マーク検出方法、マーク検出プログラム、露光装置、デバイスの製造方法、及び、デバイス | |
| JP3634198B2 (ja) | 位置ずれ検査装置の光学的収差測定方法 | |
| US20030175600A1 (en) | Photomask, method for manufacturing the same, and method for measuring optical characteristics of wafer exposure system using the photomask during operation | |
| IL276737B1 (en) | Metrological method and device with increased bandwidth | |
| KR100594199B1 (ko) | 노광 장치의 그리드 보정 방법 | |
| CN113168103B (zh) | 量测方法及其装置 | |
| KR102535030B1 (ko) | 검출 방법, 리소그래피 방법, 물품 제조 방법, 광학 장치 및 노광 장치 | |
| JP2008116750A (ja) | フォーカステスト方法、フォーカステストマスク、及び半導体装置の製造方法 | |
| US20080002171A1 (en) | Method for in-line monitoring a lens controller of a photolithography system | |
| CN118352285A (zh) | 半导体器件及其制备方法、套刻精度量测方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0105 | International application |
Patent event date: 20210913 Patent event code: PA01051R01D Comment text: International Patent Application |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20220405 Comment text: Request for Examination of Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20240430 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20241128 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20241226 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20241226 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration |