JP5143635B2 - 自己整列のダブルパターニングを採用する微細パターン形成方法 - Google Patents

自己整列のダブルパターニングを採用する微細パターン形成方法 Download PDF

Info

Publication number
JP5143635B2
JP5143635B2 JP2008151118A JP2008151118A JP5143635B2 JP 5143635 B2 JP5143635 B2 JP 5143635B2 JP 2008151118 A JP2008151118 A JP 2008151118A JP 2008151118 A JP2008151118 A JP 2008151118A JP 5143635 B2 JP5143635 B2 JP 5143635B2
Authority
JP
Japan
Prior art keywords
film
forming
mask
fine pattern
reaction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008151118A
Other languages
English (en)
Other versions
JP2008304923A (ja
Inventor
京 美 金
載 昊 金
永 虎 金
キム ミュン−スン
允 敬 王
美 羅 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008304923A publication Critical patent/JP2008304923A/ja
Application granted granted Critical
Publication of JP5143635B2 publication Critical patent/JP5143635B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、微細パターン形成方法に関する。より詳しくは、自己整列のダブルパターニング(SELF-ALIGNED DOUBLE PATTERNING)を採用する微細パターン形成方法に関するものである。
最近、半導体素子の集積度が向上するにつれて、狭い面積に多数の素子を集積させるための技術が要求されている。狭い面積に多数の素子を集積させるために半導体基板上に形成される素子サイズを縮小する必要がある。
このような半導体素子の高集積化は、前記半導体素子の製造工程中のフォトリソグラフィ工程と密接な関連を有している。具体的に、前記フォトリソグラフィ工程によって形成できるパターンの最小サイズは、露光装置の限界解像度(limiting resolution)によって決定される。このような露光装置の解像度は使用する光源の波長によって決定される。すなわち、前記光源の波長が短いほど前記露光装置の解像度は増大される。したがって、前記解像度を高めるために短い波長を有する光源が引き続いて開発されている。例えば、436nm波長のG−ライン、365nm波長のI−ライン、248nm波長のKrFレーザ、193nm波長のArFレーザおよび157nmのF2レーザといった光源が、フォト工程のために開発されている。また、X−線および電子ビームを光源として用いる工程が開発されている。このように、短波長の光源の開発とともに、それに相応するフォトレジストの開発は必須である。しかし、新光源の開発およびそれに相応するフォトレジストの開発には大きな開発費用が必要とされる。
これによって、既存工程の露光装備をそのまま利用して前記露光装備の限界解像度より小さな幅を有する微細パターンを形成する方法に関する研究が要求されている。
例えば、微細パターンの形成方法として、米国特許第5、686、223号に「リソグラフィピッチを低減させる方法(Method for reduced pitch lithography)」の名称でクリブ(Cleeves)によって開示されている(特許文献1)。特許文献1には、2回のフォト工程を行って第1および第2フォトレジストパターンを形成する方法が開示されている。より詳しくは、第1フォト工程を行って基板上に第1フォトレジストパターンを形成し、前記第1フォトレジストパターンを安定化させた後、前記第1フォトレジストパターンを有する基板上に第2フォトレジストパターンを形成する。このように、2回のフォト工程を経て形成されたフォトレジストパターンは、減少したピッチを有する。
米国特許第5,686,223号明細書
しかしながら、半導体素子の集積度がさらに向上されている最近の動向から、ピッチはさらに減少している。その結果、上記特許文献1のように、2回のフォト工程を行う場合であっても、2番目に行うフォト工程で第2フォトレジストパターンを形成する際に、ミスアライメントにより前記第2フォトレジストパターンを所望の位置に正確に形成することが難しくなる。
よって、本発明が解決しようとする技術的課題は、容易に、限界解像度以下の幅を有する微細パターン形成方法を提供することにある。
本発明は、エッチング対象物を提供する工程と、前記エッチング対象物上に第1マスクパターンを形成する工程と、前記第1マスクパターンを有するエッチング対象物上に、前記第1マスクパターンに隣接するように反応膜を形成する工程と、前記第1マスクパターンに隣接した前記反応膜を、化学的付着工程により反応させて、前記第1マスクパターンの外壁に沿って犠牲膜を形成する工程と、未反応の反応膜を除去して前記犠牲膜を露出する工程と、前記第1マスクパターンが向い合う側壁に隣接した前記犠牲膜の間に、第2マスクパターンを形成する工程と、前記犠牲膜を除去して前記第1および第2マスクパターンを露出する工程と、前記第1および第2マスクパターンをエッチングマスクとして用いて前記エッチング対象物をエッチングする工程と、を含む、微細パターン形成方法を提供することにより、前記技術的課題を解決する。
本発明によれば、第1マスクパターンの外壁に沿って形成された犠牲膜の間に第2マスクパターンを形成することができるため、前記第1および第2マスクパターンはフォトリソグラフィ工程の限界解像度より、さらに小さなピッチサイズを有する。
また、前記第1マスクパターンと架橋反応が可能な反応膜が、前記第1マスクパターンの周りで架橋反応を起こし、犠牲膜が形成されることにより、前記第1マスクパターンの外壁に沿って均一な幅を有するように制御することができ、前記第1マスクパターン間に均一な隙間を有する前記犠牲膜を形成することができる。
本発明は、エッチング対象物を提供する工程と、前記エッチング対象物上に第1マスクパターンを形成する工程と、前記第1マスクパターンを有するエッチング対象物上に、前記第1マスクパターンに隣接するように反応膜を形成する工程と、前記第1マスクパターンに隣接した前記反応膜を、化学的付着工程により反応させて、前記第1マスクパターンの外壁に沿って犠牲膜を形成する工程と、未反応の反応膜を除去して前記犠牲膜を露出する工程と、前記第1マスクパターンが向い合う側壁に隣接した前記犠牲膜の間に、第2マスクパターンを形成する工程と、前記犠牲膜を除去して前記第1および第2マスクパターンを露出する工程と、前記第1および第2マスクパターンをエッチングマスクとして用いて前記エッチング対象物をエッチングする工程と、を含む、微細パターン形成方法である。
すなわち、本発明は、(i)コーティングすることができる材料(コーティング可能材料)、(ii)その材料を用いたCAP(化学付着工程;Chemical Attachment Process)および(iii)CAPを用いた自己整列のダブルパターニングプロセスに関するものである。
以下、適宜図面を参照しながら、本発明の好適な実施形態を詳細に説明する。本発明は、以下で説明する実施形態に限定されるわけではなく、他の形態で具体化することができる。なお、各図面は説明の便宜上誇張されて表現されており、各図面における各構成要素の寸法比率が実際とは異なる場合がある。また、例えば「層上または基板上」と言った場合、その層上または基板上に直接形成される場合に限らず、それらの間に第三の層が介在する場合もありうる。
<第1実施形態>
図1Aに示すように、基板100上に、パッド膜(pad layer)102を形成することもできる。エッチング対象物としての前記基板100としては、シリコンウエハまたはSOI(silicon on insulator)ウエハのような半導体基板などが挙げられる。また、前記基板100には、素子分離膜、トランジスタ、および/または層間誘電膜がさらに形成されてもよく、これらを組み合わせることにより揮発性メモリ素子または不揮発性メモリ素子が形成されてもよい。エッチング対象物を提供する工程が、半導体基板を準備する工程を含むと好ましい。ただ、便宜上、これらに関する説明は省略する。
前記パッド膜102は、少なくとも熱酸化膜またはシリコン窒化膜を含むことができる。
前記パッド膜102の表面に第1マスク膜を形成することができる。前記第1マスク膜は、前記基板100に対してエッチング選択比を有する物質膜を含むことが好ましい。具体的には、前記第1マスクパターン110は、ポリシリコン膜またはシリコン窒化膜で形成されてなると好ましく、シリコン窒化膜がより好ましい。
前記基板100上に第1マスクパターンを形成するために、前記第1マスク膜上に、フォトリソグラフィ工程を用いて所定間隔に離隔されたフォトレジストパターンを形成することができる。前記フォトレジストパターンは平面から見た場合、ライン状(line type)、円状および/またはこれらの組み合わせ形状に形成することができる。続いて、前記フォトレジストパターンを、エッチングマスクとして用いて前記マスク膜をエッチングし、所定間隔に離隔された第1マスクパターン110を形成することができる。この場合、前記離隔された第1マスクパターン110との間の間隔、すなわち、第1ピッチサイズP1は前記フォトリソグラフィ工程の限界解像度と実質的に同一である。
ここで、「限界解像度」とは、露光装置や製造業者のフォトプロセスの能力において使用される光の波長である。仮に、フォトプロセスの能力が無視された場合、限界解像度は光の波長に依存する。すなわち、限界解像度は、露光装置において使用される光の波長と同じであると仮定する。
かようにして、前記基板上に第1マスクパターンを形成することができる。
続いて、図1Bに示すように、前記第1マスクパターン110を有する前記基板100上に、反応促進膜112を形成することができる。前記反応促進膜112は、前記基板100および前記第1マスクパターン110の側壁とともに上部面に沿って覆うように形成することができる。換言すると、前記反応膜を形成する前に、互いに向かい合う第1マスクパターンの間に露出した基板と、第1マスクパターンの外壁と、に沿って反応促進膜を形成すると好ましい。
前記反応促進膜112は、HMDS(ヘキサメチルジシラザン)を含むことができる。つまり、前記反応促進膜が、HMDSを含む物質膜で形成されてなると好ましい。なお、HMDSを含む反応促進膜は、種々の方法で形成することができるが、例えば、HMDS気体を前記基板100上に提供することにより形成することができる。無論、パッド膜102上に提供することもできる。
続いて、前記反応促進膜112を有する前記基板100全面に、反応膜120を形成する。より具体的には、前記第1マスクパターンを有する基板上に、前記第1マスクパターンに隣接するように反応膜を形成する。前記反応膜120は、架橋反応(cross linking reaction)のためのポリマーを含むとよい。前記反応膜120(前記ポリマー)は、前記第1マスクパターン110に対してエッチング選択比を有する物質膜であることが好ましい。換言すると、前記反応膜120が、前記第1マスクパターンと互いに異なるエッチング選択比を有する物質膜で形成されるとよい。
より具体的には、前記反応膜が、下記の化学式1:
上記化学式1式中、nは1〜5000の整数である、
で表されるシリコンオキサイドポリマー(ポリシロキサン;poly-siloxane)または、ハイパーブランチ構造を有する有機ケイ素ポリマーを含むと好ましい。なお、化学式1中、nは、好ましくは2〜500、より好ましくは50〜100である。
下記に、上記の製造方法の具体例について説明する。無論、下記の製造方法に限定されない。
下記のように、ジメチルクロロシラン(di methyl chloro silane)を加水分解して、ジメチルシラノールモノマー(di methyl silanol monomer)を合成する。続いて、ジメチルシラノール(di methyl silanol)と、メチルジビニルクロロシラン(methyl divinyl chloro silane)またはジメチルクロロシラン(di methyl chloro silane)と、を1:1のモル比で反応し、メチルジビニルシロキシジメチルシラン(methyl divinyl siloxy dimethyl silane)を合成する。
下記のように、前記メチルジビニルシロキシジメチルシランモノマー(methyl divinyl siloxy dimethyl silane)をPt触媒で、ヒドロシリル化(hydro-siliylation)による重合を行う(この際、モノマーの反応部位(reaction sites)は、Si−ビニル/Si−Hである)。
下記のように、主骨格にシロキサン部分(a main back bone of siloxane)を有するハイパーブランチポリシロキサン(hyperbranch polysiloxane)を重合(この際、シロキサンは、末端基は「−COOH」を有する)する。
また、前記シリコンオキサイドポリマーの架橋サイト(link site)、つまり、ポリマー中のSiに結合している官能基の少なくとも1つは、アルコキシ基またはヒドロキシ基(シラノール基)であると好ましい。アルコキシ基としても、特に制限はないが、メトキシ基、エトキシ基、n−プロポキシ基、イソプロポキシ基、n−ブトキシ基、イソブトキシ基、sec−ブトキシ基、tert−ブトキシ基などが挙げられ、好ましくはメトキシ基である。かような置換基が含有されることにより、架橋反応の発生をさらに促すことができる。
また、前記反応膜120は、種々の方法にて形成することができる。例えば、前記反応膜を形成する工程においては、前記シリコンオキサイドポリマーまたはハイパーブランチ構造を有する有機ケイ素ポリマーを、スピンコーティング法を用いて前記基板上に形成する工程を含むと好ましい。
また、前記化学式1で表されるシリコンオキサイドポリマーまたはハイパーブランチ構造を有する有機ケイ素ポリマーの重量平均分子量は、5000以下120以上であることが好ましい。
前記反応膜は、架橋剤をさらに含むと好ましい。かような架橋剤は、前記ポリマー間に介在し、前記ポリマーの架橋反応を効果的に発生させる点で有効である。
架橋剤としては、特に制限はないが、下記の化学式2:
上記化学式2式中、前記Rはアルキル基であり、nは1ないし5000の整数である、
で表される物質(塩素含有ポリシラン)を含むことが好ましい。なお、化学式2中、アルキル基としても特に制限はないが、例えば、メチル基(CH基)、エチル基、プロピル基、イソプロピル基、n−ブチル基、イソブチル基、sec−ブチル基、tert−ブチル基、ペンチル基、イソペンチル基、ネオペンチル基、ヘキシル基、ヘプチル基、オクチル基、ノニル基、デシル基、ウンデシル基、ドデシル基及び2−エチルヘキシル基などが挙げられ、好ましくは、CH基である。
Rは、アリール基であってもよく、アリール基としても特に制限はないが、例えば、フェニル基(C)、ベンジル基、フェネチル基、o−,m−若しくはp−トリル基、2,3−若しくは2,4−キシリル基、メシチル基、ナフチル基、アントリル基、フェナントリル基、ビフェニリル基、ベンズヒドリル基、トリチル基、ピレニル基などが挙げられ、特に好ましくはC基である。
また、化学式2中、nは、好ましくは2〜3である。
また、前記化学式2で表される物質の重量平均分子量は、100〜150であることが好ましい。
また、前記反応膜120は、界面活性剤をさらに含むと好ましい。かような界面活性剤は、前記シリコンオキサイドポリマーまたはハイパーブランチ構造を有する有機ケイ素ポリマーのギャップフィル(gap fill)特性および前記シリコンオキサイドポリマーまたはハイパーブランチ構造を有する有機ケイ素ポリマーのコーティング特性を向上することができる。
前記界面活性剤としても特に制限されないが、例えば、非イオン界面活性剤(nonionic surfactant)を用いることができる。
上記の通り、本発明によれば、前記基板100上に前記シリコンオキサイドポリマーまたはハイパーブランチ構造を有する有機ケイ素ポリマーを含む前記反応膜120を、例えばスピンコーティング法で形成することで、前記反応膜120は前記第1マスクパターン110間のギャップをボイドなしに形成することができる。
なお、ポリマー中の架橋剤、界面活性剤の添加量は、当業者であれば、設計的に選択することができるため、詳細な説明は割愛する。
続いて、前記第1マスクパターンに隣接した前記反応膜を、化学的付着工程により反応させて、前記第1マスクパターンの外壁に沿って犠牲膜を形成する。より具体的には、第1実施形態においては、図1Cに示すように、化学的付着工程により前記反応促進膜112上に、前記第1マスクパターン110の外壁および前記第1マスクパターン110の間に露出された前記基板100に沿って前記犠牲膜120aを形成する。つまり、前記犠牲膜120aが、前記第1マスクパターン110の間に露出した基板まで延長されて形成されてなる。一方で、同時に、前記反応膜120において、前記化学的付着工程が進行しない領域は未反応膜120bとして残存する。
前記化学的付着工程の方法にも特に制限はない。好ましくは、前記反応膜を有する前記基板100を加熱10し、前記加熱10は前記基板100の裏面から行われる。
前記加熱工程10による前記化学的付着工程は、前記反応膜120と第1マスクパターン110(前記反応促進膜112)との境界領域で行われる架橋反応と、前記境界領域に隣接した前記反応膜120においても行われる架橋反応と、を含む。
本実施形態において、前記第1マスクパターン110がシリコン窒化膜で形成されている場合、前記シリコン窒化膜は架橋反応できる架橋サイトを多く有してはいない。一方で、前記第1マスクパターン110上に、反応促進膜112として、HMDS膜を採用する場合、前記HDMS膜は多数の架橋サイトを有している。よって、後者の場合、前記反応膜120と容易に架橋反応することができる。また、前記第1マスクパターン110(反応促進膜112)に隣接した前記反応膜120でも前記シリコンオキサイドポリマーまたはハイパーブランチ構造を有する有機ケイ素ポリマー間の架橋反応が発生しうる。
前記犠牲膜120aは、前記加熱工程10の時間と温度を、適宜調節することにより、前記反応促進膜112の全面上に均一な厚さを有するように形成することができる。この場合、前記第1マスクパターン110の向い合う側壁の間に形成される前記犠牲膜120aは、グルーブ(grooves)122を備えるように形成されうる。前記加熱工程10の制御により前記グルーブ122は所定幅を有して形成される。ここで、前記グルーブ122は前記第1マスクパターン110の幅W2と実質的に同一幅W1を有するように形成することができる。つまり、前記犠牲膜パターンの向い合う側壁間の間隔が、前記第1マスクパターンの幅と同一である。より具体的にいうと、隣接する第1マスクパターン110の間の前記犠牲膜120aの側壁の間隔は、前記第1マスクパターンの幅と実質的に同一である。なお、前記加熱工程における温度や時間についても所望の犠牲膜が形成しうる条件であれば特に制限はないが、100〜120℃の温度で60〜90秒間行われると好ましい。
図1Dに示すように、未反応の反応膜(未反応膜120b)を除去して前記犠牲膜120aを露出させる。具体的に、前記未反応膜120bの除去は、TMAH(テトラメチルアンモニウムハイドライド)溶液12などを用いて行われると好ましい。前記未反応膜120bに含有されたシリコンオキサイドポリマーまたはハイパーブランチ構造を有する有機ケイ素ポリマーは、前記TMAH溶液12に溶解する。その一方、前記シリコンオキサイドポリマーまたはハイパーブランチ構造を有する有機ケイ素ポリマーが互いに架橋された前記犠牲膜120aは前記TMAH溶液12に溶解しない。すなわち、前記反応膜120において前記未反応膜120bが前記TMAH溶液12に選択的に溶解される。これによって、前記グルーブ122の境界において前記未反応膜120bはすべて除去されて前記グルーブ122の均一な幅を有しながら露出される。つまり、かようにして、未反応の反応膜を除去して前記犠牲膜を露出することができる。
続いて、前記第1マスクパターンが向い合う側壁に隣接した前記犠牲膜の間に、第2マスクパターンを形成する。そのためには、図1Eに示すように、前記犠牲膜120aを有する前記基板100上に、第2マスク膜130を形成することができる。
ここで、前記第2マスク膜130は、前記基板100および前記反応膜(詳しくは、犠牲膜120a)に対してエッチング選択比を有する物質膜で形成されることが好ましい。なお、前記第2マスク膜は、前記第1マスク膜と同一物質膜で形成されてもよいし、異なるものであってもよい。好ましくは、同一物質膜で形成される。換言すると、前記反応膜が、前記第2マスクパターンと互いに異なるエッチング選択比を有する物質膜で形成されるとよい。
図1Fに示すように、前記グルーブ122に残存するように前記第2マスク膜130を平坦化させる。その結果、前記グルーブ122を埋め込んだ第2マスクパターン130aが形成される。つまり、前記第1マスクパターンの向い合う側壁に隣接した前記犠牲膜の間に、第2マスクパターンが形成される。
前記平坦化する工程は、特に制限はないが、エッチバック(etch back)技術または化学機械的研磨技術を用いて行うことができる。前記エッチバック技術または化学機械的研磨技術を用いて、前記第2マスクパターン130aが前記第1マスクパターン110の上部面と実質的に同一レベルを有するように形成することができる。他の実施形態においては、前記第2マスクパターン130aが前記犠牲膜120aの上部面と実質的に同一レベルを有するように平坦化することもでき、すなわち、前記第1マスクパターン110よりさらに高いレベルを有するように形成することもできる。本実施形態において、前記第2マスクパターン130aは、前記グルーブ122を介して自己整列することができる。これによって、前記第1マスクパターン110および第2マスクパターン130aは、均一な間隔で形成され、精密なパターニング工程を行うことができる。
続いて、前記犠牲膜を除去して前記第1および第2マスクパターンを露出するために、図1Gに示すように、前記犠牲膜120a、その下部の反応促進膜112および前記パッド膜102を順にエッチングして除去する。かようにして、前記第1マスクパターン110および第2マスクパターン130aと共に、前記マスクパターン110、130a間の前記基板100を露出させる。前記犠牲膜120aは、シリコンオキサイドで構成されているため、CFガスをエッチングガスとして採用するエッチング工程を用いることにより、前記犠牲膜120aを除去することができる。この場合、前記第2マスクパターン130aの下部には前記犠牲膜120aを残存させることができ、前記第1マスクパターン110および前記犠牲膜120aの下部にはそれぞれパッド膜102を残存させることができる。
最後に、前記第1および第2マスクパターンをエッチングマスクとして用いて前記基板をエッチングする。
図1Hに示すように、前記第1マスクパターン110および第2マスクパターン130aをエッチングマスクとして用いて、前記基板100をエッチングして活性領域142を限定するトレンチ140を形成することができる。
前記基板100をエッチングする方法としては、特に制限されないが、例えば異方性エッチング工程、等方性エッチング工程、またはこれらの組み合わせを用いて行うことができる。
上述の本実施形態によれば、前記第1パターン110および第2マスクパターン130a間の間隔、すなわち、第2ピッチサイズP2は、前記第1ピッチサイズP1よりも小さい。換言すると、前記第1ピッチサイズP1を有する露光装備は、第1マスクパターン110および第2マスクパターン130aを同時に形成することができる露光装備に比べて相対的に大きな波長の光源を有するにもかかわらず、さらに小さなピッチサイズを有するマスクパターンを形成することができる。すなわち、本発明によれば、前記フォトリソグラフィ工程の最小解像度よりさらに小さなピッチサイズを有するように形成することができる。
<第2実施形態>
続いて、図2A〜図2Hに示すように、本発明の第2実施形態に係る微細パターン形成方法を説明する。図2A〜図2Hは、本発明の第2実施形態に係る微細パターン形成方法を説明するための断面図である。
以下においては、特に、図1A〜図1Hを参照して説明した実施形態と相違する点を中心に説明する。上記第1実施形態において説明した内容と重複する場合、その説明を省略することもある。必要な説明は、第1実施形態にて説明した内容を第2実施形態においても引用して組み込むことができるのは言うまでもない。
図2Aに示すように、基板200が提供され、前記基板200上に、第1薄膜204および第2薄膜206を順に積層することができる。前記基板200は、シリコンウエハまたはSOIウエハのような半導体基板で形成されることができる。また、前記基板200には、素子分離膜、トランジスタ、および/または層間誘電膜がさらに形成されてもよく、これらを組み合わせることにより揮発性メモリ素子または不揮発性メモリ素子が形成されてもよい。エッチング対象物を提供する工程が、半導体基板を準備する工程と、前記半導体基板上に導電膜および絶縁膜の少なくとも1種の薄膜を形成する工程と、を含むと好ましい。しかし、便宜上、これらに関する説明は省略する。
前記第1薄膜204は、絶縁膜(層間絶縁膜)、導電膜、またはこれらの組み合わせ膜で形成されうる。また、前記第2薄膜206も絶縁膜(層間絶縁膜)、導電膜、またはこれらの組み合わせ膜で形成されうる。エッチング対象物としての前記第2薄膜206は、前記第1薄膜204と異なる物質膜で形成されてもよいし、同一の物質膜で形成されてもよい。好ましくは異なる物質膜である。
本実施形態においては、前記第1薄膜204は層間絶縁膜で形成され、前記第2薄膜206は導電膜で形成された場合を例に挙げて説明する。
前記第2薄膜206はポリシリコン膜で形成することができる。
また、仮に、前記第2薄膜206が、ポリ結晶Si膜である場合、前記第1薄膜204は、シリコンオキサイド膜(silicon oxide film)、シリコン窒化膜(silicon nitride film)または酸窒化シリコン膜(silicon oxy-nitride film)であり、このましくは、前記第1薄膜204は、シリコンオキサイド膜である。
前記第2薄膜206上にバッファマスク膜208を積層すると好ましい。そして、前記バッファマスク膜208は、前記第2薄膜206に対してエッチング選択比を有する物質膜が好ましく、具体的には、シリコン酸化膜で形成されることが好ましい。
前記バッファマスク膜208上に、所定間隔で離隔された前記第1マスクパターン210を形成する。この場合、前記離隔された第1マスクパターン210の間隔、すなわち、ピッチサイズは前記フォトリソグラフィ工程の最小解像度と実質的に同一である。一方、前記第1マスクパターン210はシリコン窒化膜またはポリシリコン膜で形成されるとよい。
図2Bに示すように、前記第1マスクパターン210を有する前記基板200上に形成されてなるバッファマスク膜208全面に反応膜220を形成する。具体的には、前記第1マスクパターン210を有する基板200上に形成されてなるバッファマスク膜208上に、前記第1マスクパターン210に隣接するように反応膜220を形成する。前記反応膜220は、架橋反応に用いるポリマー、架橋剤および界面活性剤を含むことができる。前記反応膜220の形成方法にも特に制限はないが、例えば、スピンコーティング法を用いて形成される。前記ポリマーは、前記第1マスクパターン210に対してエッチング選択比を有する物質膜として、上述の化学式1で表されるシリコンオキサイドポリマーまたはハイパーブランチ構造を有する有機ケイ素ポリマーが挙げられる。
前記架橋剤は、前記ポリマーの間に介在して、前記ポリマーの架橋反応を効果的に発生することができる。前記架橋剤は、上記にて説明した化学式2で表される物質を用いることができる。前記界面活性剤は、同様に、非イオン界面活性剤を用いることができる。
本実施形態のように、前記第2薄膜206がポリシリコン膜で形成されても、前記シリコン酸化膜のバッファマスク膜208を形成することで、前記第1マスクパターン210はポリシリコン膜で形成することができる。前記ポリシリコン膜は、前記シリコン窒化膜に比べて多くの架橋サイトを有することができる。したがって、図1Bにて説明した反応促進膜112を形成せずに省略してもよい。
図2Cに示すように、前記第1マスクパターン210に隣接した前記反応膜220を、化学的付着工程により反応させて、前記第1マスクパターン210の外壁に沿って犠牲膜220aを形成する。同時に、前記反応膜220で前記化学的付着工程が実施されてない領域は、未反応の反応膜(未反応膜220b)として残存する。
前記化学的付着工程の方法も特に制限はないが、例えば、前記基板200を加熱20して行なうことができる。なお、前記加熱20は、前記基板200の裏面を通して行うことができる。前記加熱工程20による前記化学的付着工程は、前記反応膜220と前記第1マスクパターン210との境界領域で行われる架橋反応と、前記境界領域に隣接した前記反応膜220での架橋反応と、を含む。
例えば、前記第1マスクパターン210のポリシリコン膜は、前記反応膜220と架橋反応することができる。同時に、前記第1マスクパターン210に隣接した前記反応膜220においても前記シリコンオキサイドポリマーまたはハイパーブランチ構造を有する有機ケイ素ポリマー間で架橋反応が発生しうる。このように前記第1マスクパターン210の外壁に沿って犠牲膜が形成される。
このとき、前記バッファマスク膜208のシリコン酸化膜上には、前記犠牲膜220aが形成されない部分もある(具体的には、シリコン酸化膜上であって、前記犠牲膜220a間の前記隙間の間隔W3の部分)。
一方、前記加熱工程20の時間と温度を、適宜調節することにより、前記犠牲膜220aを、前記第1マスクパターン210の外壁に沿って均一厚さを有するように形成することができる。前記加熱工程20を制御することによって、前記犠牲膜220aの向い合う側壁の間の隙間を、所定幅を有して形成することができる。この場合、前記犠牲膜220a間の前記隙間の間隔W3は、前記第1マスクパターン210の幅W4と実質的に同一幅を有するように形成するとよい。この際、例えば、前記加熱工程20は、100〜120℃の温度で60〜90秒間行われることができる。
図2Dに示すように、未反応の反応膜(前記未反応膜220b)を除去して前記犠牲膜220aを露出させる。
前記未反応膜220bを除去する方法にも特に制限はないが、例えば、TMAH溶液22などを用いる工程を含むことができる。かようにすることにより、前記反応膜220から前記未反応膜220bが選択的に溶解される。これによって、前記犠牲膜220aの間の前記未反応膜220bはすべて除去されて前記犠牲膜220aは均一間隔に残存させることができる。
図2Eに示すように、前記犠牲膜220aを有する前記基板200上に形成されてなるバッファマスク膜208上に、第2マスク膜230を形成する。なお、前記第2マスク膜230は、前記第1マスクパターン210と同一物質膜で形成することができる。無論上述したように、異なるものであってもよい。
続いて、前記第1マスクパターン210の向い合う側壁に隣接した前記犠牲膜220aの間に、第2マスクパターン230aを形成する。具体的には、図2Fに示すように、前記第2マスク膜230を、前記犠牲膜220aの間の隙間に残存するように、前記第2マスク膜230を平坦化させる。その結果、前記隙間を埋め込んだ第2マスクパターン230aが形成される。かようにして、前記第1マスクパターン210の向い合う側壁に隣接した前記犠牲膜220aの間に、第2マスクパターン230aを形成する。
前記平坦化する工程にも特に制限はないが、エッチバック技術または化学機械的研磨技術を用いて形成することができる。前記エッチバック技術または化学機械的研磨技術を用いて前記第2マスクパターン230aが前記第1マスクパターン210の上部面と実質的に同一レベルを有するように形成することができる。このように、本実施形態において、前記第2マスクパターン230aは前記隙間を介して自己整列することができる。
図2Gに示すように、前記犠牲膜220aを除去して前記第1マスクパターン210および第2マスクパターン230aを露出する。具体的には、前記犠牲膜220aと、前記第1マスクパターン210および第2マスクパターン230a間のバッファマスク膜208と、を順にエッチングして除去する。そうして、前記第1マスクパターン210および第2マスクパターン230aとともに、前記マスクパターン210、230a間の基板200上に形成されてなる第2薄膜206を露出させることができる。
前記犠牲膜220aは、シリコンオキサイドで構成されてCFガスをエッチングガスとして採用するエッチング工程を用いて除去することができる。このとき、前記第1マスクパターン210および第2マスクパターン230aの下部には前記バッファマスクパターン208aが残存することができる。
図2Hに示すように、前記第1マスクパターン210および第2マスクパターン230aとともに、前記バッファマスクパターン208aをエッチングマスクとして用いて前記第2薄膜206をエッチングして導電パターン206aを形成することができる。
前記第2薄膜206をエッチングする方法にも特に制限はないが、異方性エッチング工程、等方性エッチング工程、またはこれらの組み合わせを用いて行うことができる。
本実施形態において、前記マスクパターン210、230aがポリシリコン膜で形成される場合は、前記第1マスクパターン210および第2マスクパターン230aが縮小される。この場合、前記バッファマスクパターン208aは耐エッチング性を有しており、前記第2薄膜206がエッチングされる間に前記バッファマスクパターン208aがエッチングマスクの役割を持続することができる。
一方、他の実施形態において、前記バッファマスク膜208を層間絶縁膜として採用する場合に前記第1および第2マスクパターン210、230aは前記層間絶縁膜の所定領域を露出させるように形成することができる。前記第1および第2マスクパターン210、230aは上記実施形態の説明方法で製造することができる。
本実施形態によれば、第1マスクパターン210間の間隔のような大きなピッチサイズを有する露光装備は、第1マスクパターン210および第2マスクパターン230aを同時に形成できる露光装備に比べて相対的に大きい波長の光源を有しているにもかかわらず、上記工程により、さらに小さなピッチサイズを有するマスクパターン210、230aを形成することができる。すなわち、本発明によれば、前記フォトリソグラフィ工程の限界解像度よりさらに小さなピッチサイズを有するように形成することができる。
本発明の第1実施形態に係る微細パターン形成方法を説明する断面図である。 本発明の第1実施形態に係る微細パターン形成方法を説明する断面図である。 本発明の第1実施形態に係る微細パターン形成方法を説明する断面図である。 本発明の第1実施形態に係る微細パターン形成方法を説明する断面図である。 本発明の第1実施形態に係る微細パターン形成方法を説明する断面図である。 本発明の第1実施形態に係る微細パターン形成方法を説明する断面図である。 本発明の第1実施形態に係る微細パターン形成方法を説明する断面図である。 本発明の第1実施形態に係る微細パターン形成方法を説明する断面図である。 本発明の第2実施形態に係る微細パターン形成方法を説明する断面図である。 本発明の第2実施形態に係る微細パターン形成方法を説明する断面図である。 本発明の第2実施形態に係る微細パターン形成方法を説明する断面図である。 本発明の第2実施形態に係る微細パターン形成方法を説明する断面図である。 本発明の第2実施形態に係る微細パターン形成方法を説明する断面図である。 本発明の第2実施形態に係る微細パターン形成方法を説明する断面図である。 本発明の第2実施形態に係る微細パターン形成方法を説明する断面図である。 本発明の第2実施形態に係る微細パターン形成方法を説明する断面図である。
符号の説明
100、200 基板、
102 パッド膜、
110、210 第1マスクパターン、
112 反応促進膜、
120、220 反応膜、
120a、220a 犠牲膜、
120b、220b 未反応膜、
130、230 第2マスク膜、
130a、230a 第2マスクパターン、
140 トレンチ、
142 活性領域、
204 第1薄膜、
206 第2薄膜、
208 バッファマスク膜。

Claims (22)

  1. エッチング対象物を提供する工程と、
    前記エッチング対象物上に第1マスクパターンを形成する工程と、
    前記第1マスクパターンを有するエッチング対象物上に、前記第1マスクパターンに隣接するように反応膜を形成する工程と、
    前記第1マスクパターンに隣接した前記反応膜を、化学的付着工程により反応させて、前記第1マスクパターンの外壁に沿って犠牲膜を形成する工程と、
    未反応の反応膜を除去して前記犠牲膜を露出する工程と、
    前記第1マスクパターンの向い合う側壁に隣接した前記犠牲膜の間に、第2マスクパターンを形成する工程と、
    前記犠牲膜を除去して前記第1および第2マスクパターンを露出する工程と、
    前記第1および第2マスクパターンをエッチングマスクとして用いて前記エッチング対象物をエッチングする工程と、を含む、微細パターン形成方法。
  2. 前記化学的付着工程が、前記反応膜と前記第1マスクパターンとの境界領域で進行する架橋反応と、前記境界領域に隣接した前記反応膜で進行する架橋反応と、を含む、請求項1に記載の微細パターン形成方法。
  3. 前記反応膜が、前記第1および第2マスクパターンと互いに異なるエッチング選択比を有する物質膜で形成される、請求項1または2に記載の微細パターン形成方法。
  4. 前記反応膜が、下記の化学式1:
    上記式中、nは1〜5000の整数である、
    で表されるシリコンオキサイドポリマーまたはハイパーブランチ構造を有する有機ケイ素ポリマーを含む、請求項1〜3のいずれか1項に記載の微細パターンの形成方法。
  5. 前記反応膜を形成する工程が、前記シリコンオキサイドポリマーを、スピンコーティング法を用いて前記エッチング対象物上に形成する工程を含む、請求項4に記載の微細パターン形成方法。
  6. 前記シリコンオキサイドポリマーが、少なくとも1つのメトキシ基を含む、請求項4または5に記載の微細パターン形成方法。
  7. 前記未反応の反応膜が、TMAH溶液を用いて除去される、請求項1〜6のいずれか1項に記載の微細パターン形成方法。
  8. 前記第1および第2マスクパターンが、それぞれ独立して、ポリシリコン膜またはシリコン窒化膜で形成されてなる、請求項1〜7のいずれか1項に記載の微細パターン形成方法。
  9. 前記反応膜が、架橋剤をさらに含む、請求項1〜8のいずれか1項に記載の微細パターン形成方法。
  10. 前記架橋剤が、下記の化学式2:
    上記式中、前記Rはアルキル基であり、nは1〜5000の整数である、
    で表される物質を含む、請求項9に記載の微細パターン形成方法。
  11. 前記反応膜が、界面活性剤をさらに含み、前記界面活性剤が、非イオン界面活性剤である、請求項1〜10のいずれか1項に記載の微細パターン形成方法。
  12. 前記犠牲膜を形成する工程が、前記基板を加熱する加熱工程を含む、請求項1〜11のいずれか1項に記載の微細パターン形成方法。
  13. 前記加熱工程が、100〜120℃の温度で60〜90秒間行われる、請求項12に記載の微細パターン形成方法。
  14. 前記反応膜を形成する工程の前に、互いに向かい合う第1マスクパターンの間に露出したエッチング対象物と、第1マスクパターンの外壁と、に沿って反応促進膜を形成する工程をさらに含む、請求項1〜13のいずれか1項に記載の微細パターン形成方法。
  15. 前記犠牲膜が、前記第1マスクパターンの間に露出したエッチング対象物まで延長されて形成されてなる、請求項1〜14のいずれか1項に記載の微細パターン形成方法。
  16. 前記反応促進膜が、HMDSを含む物質膜で形成されてなる、請求項1〜15のいずれか1項に記載の微細パターン形成方法。
  17. 前記第1マスクパターンを形成する前に、前記エッチング対象物上にバッファマスク膜を形成する工程をさらに含む、請求項1〜16のいずれか1項に記載の微細パターン形成方法。
  18. 前記エッチング対象物を提供する工程が、半導体基板を準備する工程を含む、請求項1〜17のいずれか1項に記載の微細パターン形成方法。
  19. 前記エッチング対象物を提供する工程が、前記半導体基板上に導電膜および絶縁膜の少なくとも1種の薄膜を形成する工程をさらに含む、請求項18に記載の微細パターン形成方法。
  20. 前記第2マスクパターンを形成する工程が、前記犠牲膜を有する前記エッチング対象物上にマスク膜を形成する工程と、前記犠牲膜間に残存するように前記マスク膜を平坦化する工程と、を含む、請求項1〜19のいずれか1項に記載の微細パターン形成方法。
  21. 前記第1および第2マスクパターンが、同一レベルの上部面を有するように形成される、請求項1〜20のいずれか1項に記載の微細パターン形成方法。
  22. 前記犠牲膜パターンの向い合う側壁間の間隔が、前記第1マスクパターンの幅と同一である、請求項1〜21のいずれか1項に記載の微細パターン形成方法。
JP2008151118A 2007-06-07 2008-06-09 自己整列のダブルパターニングを採用する微細パターン形成方法 Expired - Fee Related JP5143635B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0055456 2007-06-07
KR1020070055456A KR100886219B1 (ko) 2007-06-07 2007-06-07 자기정렬된 이중 패터닝을 채택하는 미세 패턴 형성 방법

Publications (2)

Publication Number Publication Date
JP2008304923A JP2008304923A (ja) 2008-12-18
JP5143635B2 true JP5143635B2 (ja) 2013-02-13

Family

ID=40096275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008151118A Expired - Fee Related JP5143635B2 (ja) 2007-06-07 2008-06-09 自己整列のダブルパターニングを採用する微細パターン形成方法

Country Status (3)

Country Link
US (1) US8071484B2 (ja)
JP (1) JP5143635B2 (ja)
KR (1) KR100886219B1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US7989307B2 (en) 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US10151981B2 (en) * 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
US8247302B2 (en) 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8796155B2 (en) * 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8273634B2 (en) 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
KR101045371B1 (ko) * 2008-12-22 2011-06-30 주식회사 하이닉스반도체 이중 패터닝을 이용한 미세 패턴 형성 방법
US8268543B2 (en) * 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US9330934B2 (en) 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8450833B2 (en) * 2010-08-20 2013-05-28 Globalfoundries Inc. Spacer double patterning that prints multiple CD in front-end-of-line
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
JP5821100B2 (ja) 2010-12-17 2015-11-24 カール ツァイス エスエムエス ゲーエムベーハー フォトリソグラフィマスクによって処理されるウェーハ上の誤差を補正する方法及び装置
KR20120112930A (ko) * 2011-04-04 2012-10-12 삼성디스플레이 주식회사 미세 패턴 형성 방법, 표시 기판 및 미세 패턴 형성 방법을 이용한 이의 제조 방법
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
JP2013058688A (ja) * 2011-09-09 2013-03-28 Toshiba Corp 半導体装置の製造方法
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
CN103794475B (zh) * 2012-10-30 2016-10-05 中芯国际集成电路制造(上海)有限公司 自对准三重图形化方法
US8835328B2 (en) * 2013-02-08 2014-09-16 GlobalFoundries, Inc. Methods for fabricating integrated circuits with improved semiconductor fin structures
JP6026375B2 (ja) 2013-09-02 2016-11-16 株式会社東芝 半導体装置の製造方法
US9564361B2 (en) * 2013-09-13 2017-02-07 Qualcomm Incorporated Reverse self aligned double patterning process for back end of line fabrication of a semiconductor device
CN103943468A (zh) * 2014-05-08 2014-07-23 上海华力微电子有限公司 一种图形自对准形成方法
US9691587B2 (en) * 2014-06-30 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Dimension measurement apparatus calibration standard and method for forming the same
CN105336571B (zh) * 2014-07-28 2018-06-01 中芯国际集成电路制造(上海)有限公司 自对准多重图形掩膜的形成方法
US9991132B2 (en) * 2015-04-17 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Lithographic technique incorporating varied pattern materials
KR102346515B1 (ko) 2015-05-19 2022-01-04 삼성전자주식회사 패턴 구조물의 형성 방법
US9455177B1 (en) * 2015-08-31 2016-09-27 Dow Global Technologies Llc Contact hole formation methods
US10211051B2 (en) * 2015-11-13 2019-02-19 Canon Kabushiki Kaisha Method of reverse tone patterning
KR102398664B1 (ko) * 2016-01-26 2022-05-16 삼성전자주식회사 반도체 소자의 제조 방법
JP6213610B2 (ja) * 2016-04-27 2017-10-18 大日本印刷株式会社 ナノインプリントリソグラフィ用テンプレートの製造方法
US9685440B1 (en) * 2016-06-29 2017-06-20 International Business Machines Corporation Forming fins utilizing alternating pattern of spacers
US10115594B1 (en) * 2017-09-05 2018-10-30 Nanya Technology Corporation Method of forming fine island patterns of semiconductor devices
US10475648B1 (en) 2018-05-01 2019-11-12 United Microelectronics Corp. Method for patterning a semiconductor structure
CN113013076B (zh) * 2021-02-25 2022-06-10 长鑫存储技术有限公司 套刻标记的形成方法及半导体结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652084A (en) * 1994-12-22 1997-07-29 Cypress Semiconductor Corporation Method for reduced pitch lithography
JP3071401B2 (ja) 1996-07-05 2000-07-31 三菱電機株式会社 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置
JP3189773B2 (ja) * 1998-01-09 2001-07-16 三菱電機株式会社 レジストパターン形成方法及びこれを用いた半導体装置の製造方法並びに半導体装置
KR100415091B1 (ko) * 2002-03-26 2004-01-13 주식회사 하이닉스반도체 미세패턴 형성 방법
JP3707780B2 (ja) * 2002-06-24 2005-10-19 東京応化工業株式会社 パターン微細化用被覆形成剤およびそれを用いた微細パターンの形成方法
US7060637B2 (en) * 2003-05-12 2006-06-13 Micron Technology, Inc. Methods of forming intermediate semiconductor device structures using spin-on, photopatternable, interlayer dielectric materials
KR100574999B1 (ko) 2004-12-06 2006-04-28 삼성전자주식회사 반도체소자의 패턴 형성방법
KR100639680B1 (ko) * 2005-01-17 2006-10-31 삼성전자주식회사 반도체 소자의 미세 패턴 형성방법
JP4619839B2 (ja) 2005-03-16 2011-01-26 株式会社東芝 パターン形成方法
KR100640640B1 (ko) 2005-04-19 2006-10-31 삼성전자주식회사 미세 피치의 하드마스크를 이용한 반도체 소자의 미세 패턴형성 방법
KR100674970B1 (ko) 2005-04-21 2007-01-26 삼성전자주식회사 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법
KR20060134234A (ko) 2005-06-22 2006-12-28 삼성전자주식회사 미세 패턴 형성 방법

Also Published As

Publication number Publication date
JP2008304923A (ja) 2008-12-18
US20080305636A1 (en) 2008-12-11
KR100886219B1 (ko) 2009-02-27
US8071484B2 (en) 2011-12-06
KR20080107557A (ko) 2008-12-11

Similar Documents

Publication Publication Date Title
JP5143635B2 (ja) 自己整列のダブルパターニングを採用する微細パターン形成方法
JP4619839B2 (ja) パターン形成方法
US8501394B2 (en) Superfine-patterned mask, method for production thereof, and method employing the same for forming superfine-pattern
CN106959586B (zh) 光刻胶组合物和制造图案化器件的方法
JP5505904B2 (ja) 二次元自己組織化サブリソグラフィ・ナノスケール構造およびこれを製造するための方法(自己組織化材料を用いた二次元パターニング)
US20040157415A1 (en) Polymer sacrificial light absorbing structure and method
CN106653681A (zh) 自对准互连结构和方法
JP2006091888A (ja) 半導体素子製造用のマスクパターン及びその形成方法、並びに微細パターンを有する半導体素子の製造方法
US7754622B2 (en) Patterning method utilizing SiBN and photolithography
JP7209429B2 (ja) イメージ反転、誘導自己組織化、および選択的堆積を補助するための、サブ解像度開口部の使用
JP5848386B2 (ja) インサイチュ嵌込み構造物形成方法
US8796398B2 (en) Superfine pattern mask, method for production thereof, and method employing the same for forming superfine pattern
JP2008310334A (ja) フォトレジストパターン用保護膜の形成方法及びこれを用いた微細パターンの形成方法
US6207541B1 (en) Method employing silicon nitride spacers for making an integrated circuit device
TWI766949B (zh) 先進微影及自聚合裝置
TW201917774A (zh) 半導體結構的形成方法
KR100609570B1 (ko) 반도체 소자의 소자 분리막 형성 방법
JP2000306989A (ja) 半導体装置の製造方法
US7842451B2 (en) Method of forming pattern
JP2007242704A (ja) パターン製造方法、パターン基板および電界効果型トランジスタ
KR100758494B1 (ko) 반도체 장치의 소자 분리 영역 및 그 형성 방법
US7867834B2 (en) Manufacturing method of semiconductor device capable of forming the line width of a gate
TW559947B (en) Method of forming bottom oxide in trench
CN103681252A (zh) 半导体集成电路制造方法
KR100779015B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees