CN104051248B - 栅极的形成方法 - Google Patents
栅极的形成方法 Download PDFInfo
- Publication number
- CN104051248B CN104051248B CN201310080498.2A CN201310080498A CN104051248B CN 104051248 B CN104051248 B CN 104051248B CN 201310080498 A CN201310080498 A CN 201310080498A CN 104051248 B CN104051248 B CN 104051248B
- Authority
- CN
- China
- Prior art keywords
- grid
- material layer
- layer
- thickness
- gate material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 94
- 239000000463 material Substances 0.000 claims abstract description 204
- 238000005530 etching Methods 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000005259 measurement Methods 0.000 claims abstract description 14
- 230000008021 deposition Effects 0.000 claims abstract description 10
- 238000002955 isolation Methods 0.000 claims description 55
- 230000008569 process Effects 0.000 claims description 22
- 238000005229 chemical vapour deposition Methods 0.000 claims description 18
- 125000006850 spacer group Chemical group 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 230000009969 flowable effect Effects 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000007687 exposure technique Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 244
- 238000005498 polishing Methods 0.000 description 14
- 230000005669 field effect Effects 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005429 filling process Methods 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000004062 sedimentation Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910007264 Si2H6 Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000000101 transmission high energy electron diffraction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
一种栅极的形成方法，包括：提供半导体衬底，在所述半导体衬底上形成鳍部，在所述鳍部之间形成隔离结构，所述隔离结构的顶表面低于所述鳍部的顶表面；形成覆盖所述鳍部和所述隔离结构的第一栅材料层；研磨所述第一栅材料层，使所述第一栅材料层表面平整；测量所述隔离结构上第一栅材料层的厚度，获取所述第一栅材料层厚度的测量值；将所述第一栅材料层厚度的测量值与栅厚度目标值比较，并根据比较结果再对所述第一栅材料层进行补偿沉积或者刻蚀；刻蚀栅材料层，形成栅极。本发明的栅极的形成方法所形成栅极的厚度与栅厚度目标值相同，且容易控制。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种栅极的形成方法。
背景技术
MOS晶体管通过在栅极施加电压，调节通过沟道区域的电流来产生开关信号。但当半导体技术进入30纳米以下节点时，传统的平面式MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管（Fin FET）是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的半导体鳍部，覆盖部分所述鳍部的顶部和侧壁的栅极结构，位于所述栅极结构两侧的鳍部内的源区和漏区。
在鳍式场效应晶体管的形成工艺中，由于鳍部凸出于半导体衬底表面，在所述半导体衬底表面形成的栅材料层表面凹凸不平，影响了后续工艺的进行。图1示出了现有技术的一种鳍式场效应晶体管的形成过程中栅材料层的剖面结构示意图，包括：半导体衬底100；位于所述半导体衬底100上的凸起的鳍部101；位于所述鳍部101之间，且覆盖所述半导体衬底100表面和所述鳍部101部分侧壁的隔离结构102，所述隔离结构102的顶表面低于所述鳍部101的顶表面；位于所述鳍部101和所述隔离结构102上的栅材料层103。在后栅（Gate-last）工艺中，所述的栅材料层103用于形成伪栅，后续形成源区和漏区后，再去除所述伪栅，形成栅极结构。
由于所述隔离结构102的顶表面低于所述鳍部101的顶表面，相邻鳍部101之间具有凹槽，在形成栅材料层103后，栅材料层103填充所述相邻鳍部101之间的凹槽，使位于所述隔离结构102上的栅材料层表面低于位于所述鳍部101上的栅材料层的表面，所述栅材料层103表面凹凸不平，不利于光刻中对焦深的控制，影响后续制造工艺。
为了解决上述问题，现有技术中通常会采用化学机械抛光（CMP）工艺抛光所述栅材料层103，使位于所述鳍部101和所述隔离结构102上的栅材料层103的顶表面高度相同。但由于在化学机械抛光过程中，不存在抛光停止层，难以控制抛光后的栅材料层103的厚度，栅材料层103的厚度具有不确定性，后续通过刻蚀栅材料层103形成的伪栅的厚度也具有不确定性，造成后续伪栅的去除深度和金属栅的填充深度具有不确定性。
其他有关栅极的形成方法，还可以参考公开号为US2011/0147812A1的美国专利申请。
发明内容
本发明解决的问题是现有技术形成栅极的厚度难以控制。
为解决上述问题，本发明提供了一种栅极的形成方法，包括：提供半导体衬底，在所述半导体衬底上形成鳍部，在所述鳍部之间形成隔离结构，所述隔离结构的顶表面低于所述鳍部的顶表面；形成覆盖所述鳍部和所述隔离结构的第一栅材料层，所述第一栅材料层的厚度大于所述鳍部的高度；研磨所述第一栅材料层，使所述第一栅材料层表面平整；测量所述隔离结构上第一栅材料层的厚度，获取所述第一栅材料层厚度的测量值；将所述第一栅材料层厚度的测量值与栅厚度目标值比较；若所述第一栅材料层厚度的测量值小于所述栅厚度目标值，则在所述第一栅材料层上形成第二栅材料层，使所述第一栅材料层与所述第二栅材料层的厚度和与所述栅厚度目标值相同，刻蚀所述第二栅材料层和所述第一栅材料层，形成栅极；若所述第一栅材料层厚度的测量值大于所述栅厚度目标值，刻蚀所述第一栅材料层，使刻蚀后剩余第一栅材料层的厚度与所述栅厚度目标值相同，刻蚀所述第一栅材料层，形成栅极。
可选的，测量所述隔离结构上第一栅材料层的厚度的方法为椭偏仪测量。
可选的，所述第一栅材料层的形成工艺为化学气相沉积，所述第二栅材料层的形成工艺为原子层沉积。
可选的，在所述半导体衬底上形成鳍部的方法为自对准双曝光技术。
可选的，还包括在形成所述鳍部的同时在所述鳍部顶表面上形成硬掩膜层。
可选的，所述硬掩膜层为氧化硅层和氮化硅层的堆叠结构，所述氮化硅层位于氧化硅层之上。
可选的，在所述鳍部之间形成隔离结构的工艺包括：形成覆盖所述鳍部和所述硬掩膜层的隔离结构材料层；研磨所述隔离结构材料层，直至暴露出所述硬掩膜层表面，形成隔离介质层；刻蚀所述隔离介质层，使所述隔离介质层的顶表面低于所述鳍部的顶表面，形成隔离结构。
可选的，形成所述隔离结构材料层的工艺为可流动性化学气相沉积。
可选的，所述可流动性化学气相沉积工艺采用高密度等离子体化学气相沉积系统、等离子体增强化学气相沉积系统或者次大气压化学气相沉积系统。
可选的，还包括在刻蚀部分所述隔离结构材料层后，去除所述硬掩膜层。
可选的，去除所述硬掩膜层的工艺为湿法刻蚀。
可选的，还包括在去除所述硬掩膜层后氧化部分所述鳍部，形成氧化层，去除所述氧化层。
可选的，还包括在去除所述硬掩膜层后对所述鳍部进行氢气退火。
可选的，所述第一栅材料层和所述第二栅材料层的材料为多晶硅。
可选的，还包括在形成第一栅材料层之前，形成覆盖所述鳍部和所述隔离结构的栅介质层。
可选的，所述栅介质层的材料为氧化硅。
可选的，所述栅极作为伪栅。
与现有技术相比，本发明具有以下优点：
本发明实施例的栅极的形成方法中，首先形成第一栅材料层，再研磨所述第一栅材料层，使所述第一栅材料层表面平整；再测量隔离结构上第一栅材料层的厚度，获取所述第一栅材料层厚度的测量值。通过将所述第一栅材料层厚度的测量值与栅厚度目标值比较，若测量值小于栅厚度目标值则在所述第一栅材料层上形成第二栅材料层，使所述第一栅材料层与所述第二栅材料层的厚度和与所述栅厚度目标值相同；若测量值大于栅厚度目标值则刻蚀所述第一栅材料层，使刻蚀后剩余第一栅材料层的厚度与所述栅厚度目标值相同。本发明实施例的栅极的形成方法中，栅材料层厚度并不完全取决于化学机械抛光工艺后剩余栅材料层的厚度，而是将化学机械抛光后剩余栅材料层厚度的测量值与栅厚度目标值比较，根据比较结果再对栅材料层进行补偿沉积或者刻蚀，最终形成的栅材料层的厚度具有确定值，通过对栅材料层刻蚀形成的栅极的厚度也具有确定性。
进一步的，本发明实施例的栅极的形成方法中，形成隔离结构材料层的工艺为可流动性化学气相沉积，如高密度等离子体化学气相沉积、等离子体增强化学气相沉积或者次大气压化学气相沉积。由于鳍式场效应晶体管的鳍部采用自对准双重曝光技术形成，所述鳍部之间的沟槽具有较高的深宽比，因此，采用可流动性化学气相沉积可以提高隔离结构材料层的沟槽填充效果，避免填充过程中出现空隙和裂缝。
进一步的，本发明实施例的栅极的形成方法中，测量所述隔离结构上第一栅材料层厚度的方法为椭偏仪测量。椭偏仪通过测量偏振光波通过介质时与介质发生相互作用所产生的光波的偏振态的变化，进行分析拟合，得出薄膜厚度。采用椭偏仪测量所获取的第一栅材料层的厚度的测量值准确，且与样品非接触、对样品没有破坏。
附图说明
图1是现有技术的鳍式场效应晶体管形成过程中栅材料层的剖面结构示意图；
图2至图10是本发明实施例的栅极的形成过程的结构示意图。
具体实施方式
由背景技术可知，现有技术形成栅极的厚度难以控制。
本发明的发明人通过研究现有技术鳍式场效应晶体管栅极或者伪栅极的形成方法，发现现有技术中采用化学机械抛光工艺平坦化栅材料层，但是由于栅材料层表面凹凸不平，化学机械抛光工艺的抛光速率不稳定，且在不同图形密度区域的抛光速率也不同，导致抛光后栅材料层的厚度具有不确定性，影响后续工艺。
基于以上研究，本发明的发明人提出一种栅极的形成方法，首先形成第一栅材料层，对所述第一栅材料层平坦化后，测量隔离结构上第一栅材料层的厚度，获取所述第一栅材料层厚度的测量值。通过将所述第一栅材料层厚度的测量值与栅厚度目标值比较，根据比较结果，若所述测量值小于栅厚度目标值，则对所述第一栅材料层进行补偿沉积，形成第二栅材料层，若所述测量值大于栅厚度目标值，则刻蚀所述第一栅材料层，使最终形成的栅材料层的厚度具有确定值。
下面结合附图详细地描述具体实施例，上述的目的和本发明的优点将更加清楚。
图2至图10是本发明实施例的栅极的形成过程的结构示意图。
请参考图2，提供半导体衬底200，在所述半导体衬底200上形成鳍部201。
所述半导体衬底200可以是硅或者绝缘体上硅（SOI），所述半导体衬底200也可以是锗、锗硅、砷化镓或者绝缘体上锗。
本实施例中，在所述半导体衬底200上形成鳍部201的方法为自对准双曝光技术（SADP：Self-aligned Double Patterning），具体工艺包括：在所述半导体衬底200上形成硬掩膜材料层，在所述硬掩膜材料层上形成若干分立的牺牲层；在所述牺牲层周围形成侧墙；去除所述牺牲层；以所述侧墙为掩膜刻蚀所述硬掩膜材料层和所述半导体衬底200，形成鳍部201和位于所述鳍部201顶表面上的硬掩膜层202。
由于在自对准双曝光工艺中，刻蚀所述半导体衬底200的掩膜为侧墙，而所述侧墙的宽度通常可以通过侧墙材料的沉积厚度来调节，可以获得小于现有光学光刻工艺的线宽，因此，采用自对准双曝光工艺形成的所述鳍部201具有更小的线宽。
所述硬掩膜层202在形成所述鳍部201的过程中通过对所述硬掩膜材料层刻蚀同时形成，用于在后续工艺中保护所述鳍部201和作为隔离结构材料层平坦化过程中的化学机械抛光停止层。本实施例中，所述硬掩膜层202为氧化硅层和氮化硅层的堆叠结构，所述氮化硅层位于氧化硅层之上。
在其他实施例中，也可以采用光学光刻，如193nm浸没式光学光刻形成所述鳍部。
请参考图3，形成覆盖所述鳍部201和所述硬掩膜层202的隔离结构材料层（未图示），研磨所述隔离结构材料层，直至暴露出所述硬掩膜层202表面，形成隔离介质层213。
本实施例中，形成所述隔离结构材料层的工艺为可流动性化学气相沉积（FCVD），所述隔离结构材料层的材料为氧化硅、氮化硅或氮氧化硅。可流动性化学气相沉积通过增进沉积材料的流动性，避免了在填充过程中形成的缺陷，避免在高深宽比沟槽的填充过程中形成空隙和裂缝。所述可流动性化学气相沉积工艺可以采用高密度等离子体化学气相沉积（HDP-CVD）系统、等离子体增强化学气相沉积（PECVD）系统或者次大气压化学气相沉积（SACVD）系统。在形成所述隔离结构材料层后，由于所述鳍部201凸出于所述半导体衬底200的表面，因此覆盖所述鳍部201和所述硬掩膜层202的隔离结构材料层表面凹凸不平，需要平坦化。本实施例中，采用化学机械抛光工艺平坦化所述隔离结构材料层，且以所述硬掩膜层202为停止层，使得化学机械抛光后所述隔离结构材料层与所述硬掩膜层202的表面齐平，形成隔离介质层213。
请参考图4和图5，刻蚀所述隔离介质层213（参考图3），使所述隔离介质层213的顶表面低于所述鳍部201的顶表面，形成隔离结构203。其中图5为立体结构示意图，图4为图5沿AA1方向的剖面结构示意图。
刻蚀部分所述隔离介质层213的工艺可以为干法刻蚀或者湿法刻蚀。本实施例中，采用反应离子刻蚀工艺刻蚀所述隔离介质层213。由于反应离子刻蚀具有较好的选择性和方向性，且所述鳍部201表面具有硬掩膜层202，刻蚀过程中对所述鳍部201的损伤较小。刻蚀后，使所述隔离介质层213的顶表面低于所述鳍部201的顶表面，形成隔离结构203，所述鳍部201凸出于所述隔离结构203顶表面的部分用于在后续工艺中形成鳍式场效应晶体管的源区、漏区和沟道区域。
请参考图6，去除所述硬掩膜层202（参考图5）；氧化部分所述鳍部201，形成氧化层204；去除所述氧化层204。
本实施例中，所述硬掩膜层202为氮化硅层和氧化硅层的堆叠结构，氮化硅层位于氧化硅层之上。去除所述硬掩膜层202采用湿法刻蚀工艺，先使用热磷酸溶液去除所述氮化硅层，再使用氢氟酸溶液去除所述氧化硅层。
在去除所述硬掩膜层202后，氧化部分所述鳍部201，形成氧化层204。本实施例中，采用H2SO4和H2O2的混合溶液氧化工艺，所述H2SO4和H2O2的混合溶液中H2SO4的体积百分比为30%～70%，溶液温度高于150摄氏度。氧化过程中，由于所述鳍部201的棱角和尖端部分具有更大的比表面积，暴露于所述H2SO4和H2O2混合溶液中的表面原子更多，更容易被氧化。后续去除所述氧化层204后，不仅所述鳍部201表面的缺陷层被去除，且所述鳍部201的棱角和尖端部分也被去除，使所述鳍部201的表面光滑，晶格质量改善，有利于提高后续形成的鳍式场效应晶体管的性能。进一步的，在去除所述氧化层204后，对所述鳍部201进行氢气退火，氢气退火可以进一步修复所述鳍部201表面的损伤，改善所述鳍部201表面晶格结构。
在另一实施例中，氧化部分所述半导体鳍部的工艺为氧等离子体氧化，也可以去除所述鳍部表面的缺陷层和尖角部分。
请参考图7，形成覆盖所述鳍部201和所述隔离结构203的第一栅材料层206，所述第一栅材料层206的厚度大于所述鳍部201的高度。
本实施例中，在形成第一栅材料层206之前，形成覆盖所述鳍部201和所述隔离结构203的栅介质层205，后续形成的第一栅材料层206位于所述栅介质层205上。本实施例中，所述栅介质层205的材料为氧化硅，所述栅介质层205通过化学气相沉积工艺或者高温氧化工艺形成，所述栅介质层205作为后续形成的鳍式场效应晶体管的栅氧化层。
本实施例中，形成所述第一栅材料层206的工艺为化学气相沉积，所述化学气相沉积工艺的反应气体包括SiH4，所述第一栅材料层206的材料为多晶硅。化学气相沉积工艺的台阶覆盖能力较佳，可以填充满不同鳍部201之间的凹槽，避免形成孔洞；另外，化学气相沉积工艺的沉积速率较高，可以达到20纳米～50纳米每分钟，提高了第一栅材料层206的形成效率。所述第一栅材料层206的厚度大于所述鳍部201的高度，所述鳍部201的高度指所述鳍部201凸出于所述隔离结构203顶表面部分的高度。所述第一栅材料层206用于构成后续形成的鳍式场效应晶体管的栅极。
在另一实施例中，采用后栅（Gate-Last）工艺形成栅极结构，所述栅介质层和所述第一栅材料层用于形成伪栅。
请参考图8，研磨所述第一栅材料层206，使所述第一栅材料层206表面平整；测量所述隔离结构203上第一栅材料层206的厚度，获取所述第一栅材料层206厚度的测量值H。
由于所述鳍部201凸出于所述半导体衬底200表面，在形成所述第一栅材料层206后，所述第一栅材料层206填充所述鳍部201之间的凹槽，所述第一栅材料层206表面凹凸不平，影响后续的工艺进行。因此需要平坦化所述第一栅材料层206表面。本实施例中，采用化学机械抛光工艺研磨所述第一栅材料层206，使所述第一栅材料层206表面平整。
在采用化学机械抛光工艺研磨所述第一栅材料层206的过程中，由于不存在抛光停止层，且抛光速率随第一栅材料层206表面形貌的变化而变化，导致抛光所述第一栅材料层206后，第一栅材料层206的厚度具有不确定性，影响后续工艺。因此需要对位于所述隔离结构上的第一栅材料层206的厚度进行测量，以避免工艺漂移。
本实施例中，测量所述隔离结构上第一栅材料层206厚度的方法为椭偏仪测量。椭偏仪通过测量偏振光波通过介质时与介质发生相互作用所产生的光波的偏振态的变化，进行分析拟合，得出薄膜厚度，具有与样品非接触、测量速度快和测量精度高的特点。因此，采用椭偏仪测量所获取的第一栅材料层206的厚度的测量值H准确，且对样品没有破坏。
在获取所述第一栅材料层206厚度的测量值H后，再将所述第一栅材料层206厚度的测量值H与栅厚度目标值比较：若所述第一栅材料层206厚度的测量值H小于所述栅厚度目标值，则在所述第一栅材料层206上形成第二栅材料层，使所述第一栅材料层206与所述第二栅材料层的厚度和与所述栅厚度目标值相同；若所述第一栅材料层206厚度的测量值H大于所述栅厚度目标值，刻蚀所述第一栅材料层206，使刻蚀后剩余第一栅材料层206的厚度与所述栅厚度目标值相同。
需要说明的是，本实施例中，将所述第一栅材料层206厚度的测量值H与栅厚度目标值比较时，当所述第一栅材料层206厚度的测量值H大于所述栅厚度目标值20埃时，认为所述第一栅材料层206厚度的测量值H大于所述栅厚度目标值；同理，当所述第一栅材料层206厚度的测量值H小于所述栅厚度目标值20埃时，认为所述第一栅材料层206厚度的测量值H小于所述栅厚度目标值；若所述第一栅材料层206厚度的测量值H与所述栅厚度目标值的差值的绝对值小于等于20埃时，则直接刻蚀所述第一栅材料层206形成栅极。在其他实施例中，也可以根据工艺误差的要求调整判断所述第一栅材料层206厚度的测量值H与栅厚度目标值的比较标准。
请参考图9，本实施例中以所述第一栅材料层206厚度的测量值H小于所述栅厚度目标值为例，说明栅极的形成过程。如图9所示，若所述第一栅材料层206厚度的测量值H小于所述栅厚度目标值，则在所述第一栅材料层206上形成第二栅材料层207，使所述第一栅材料层206与所述第二栅材料层207的厚度和与所述栅厚度目标值相同。
本实施例中，形成所述第二栅材料层207的工艺为原子层沉积工艺，原子层沉积工艺通过将气相前驱物脉冲交替地通入反应腔室，在沉积基底上化学吸附并反应，单层生长形成沉积薄膜，厚度可控性好。由于原子层沉积工艺的单原子层沉积机制，通过控制沉积速率和沉积时间，容易精确控制第二栅材料层207的沉积厚度，使第一栅材料层206与所述第二栅材料层207的厚度和与所述栅厚度目标值相同。所述原子层沉积工艺的反应气体包括SiH4或者Si2H6，所述第二栅材料层207的材料为多晶硅，与所述第一栅材料层206的材料形同。
在本发明的其他实施例中，所述第一栅材料层厚度的测量值可能大于所述栅厚度目标值，此时，刻蚀所述第一栅材料层，使刻蚀后剩余第一栅材料层的厚度与所述栅厚度目标值相同。刻蚀所述第一栅材料层的工艺可以为干法刻蚀或者湿法刻蚀。所述干法刻蚀可以采用反应离子刻蚀，所述反应离子刻蚀采用SF6和Ar的混合气体。所述湿法刻蚀可以采用TMAH（四甲基氢氧化铵：(CH3)4NOH）溶液，其中TMAH的浓度为1%～5%。由于刻蚀速率通常小于化学机械抛光的速率，且可以通过刻蚀时间、刻蚀气体和刻蚀功率等对刻蚀速率进行调控，因此，采用刻蚀工艺进一步去除部分第一栅材料层，可以准确控制刻蚀深度使刻蚀后剩余第一栅材料层的厚度与所述栅厚度目标值相同。
通过上述的对化学机械抛光后第一栅材料层的测量和与栅厚度目标值比较，根据比较结果对栅材料层进行补偿沉积或者刻蚀，使最终形成的栅材料层的厚度具有确定性，后续刻蚀栅材料层形成的栅极的厚度也具有确定性。
请参考图10，图10为在图9的基础上形成栅极的过程中沿图5中BB1方向的剖面结构示意图。刻蚀所述第二栅材料层207和所述第一栅材料层206，形成栅极208。
具体的，在所述第二栅材料层207上形成图形化的光刻胶层（未图示），所述图形化的光刻胶层的位置与后续形成的栅极208的位置相对应。以所述图形化的光刻胶层为掩膜，采用干法刻蚀工艺刻蚀所述第二伪栅材料层207和第一伪栅材料层206，暴露出所述鳍部201表面，位于所述图形化的光刻胶层下的第二伪栅材料层207和第一伪栅材料层206构成栅极208。去除所述图形化的光刻胶层。
本实施例中，所述鳍部201和所述隔离结构203表面形成有栅介质层205，在刻蚀所述第二栅材料层207和所述第一栅材料层206形成栅极208的同时，对所述栅介质层205进行刻蚀，剩余栅介质层205和栅极208共同构成后续形成的鳍式场效应晶体管的栅极结构。
在另一实施例中，栅极结构采用后栅工艺形成，所述栅介质层和栅极作为伪栅，后续形成鳍式场效应晶体管的源区和漏区后，去除所述伪栅，再形成高介电常数的栅介质层和金属栅极。
在本发明的其他实施例中，若所述第一栅材料层厚度的测量值小于所述栅厚度的目标值，通过对所述第一栅材料层刻蚀，使刻蚀后剩余第一栅材料层的厚度与所述栅厚度目标值相同，刻蚀所述第一栅材料层，形成栅极。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (17)
1.一种栅极的形成方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上形成鳍部，在所述鳍部之间形成隔离结构，所述隔离结构的顶表面低于所述鳍部的顶表面；
形成覆盖所述鳍部和所述隔离结构的第一栅材料层，所述第一栅材料层的厚度大于所述鳍部的高度；
研磨所述第一栅材料层，使所述第一栅材料层表面平整；
测量所述隔离结构上第一栅材料层的厚度，获取所述第一栅材料层厚度的测量值；
设定所述第一栅材料层厚度的测量值与栅厚度目标值的比较标准，根据所述比较标准将所述第一栅材料层厚度的测量值与栅厚度目标值比较；
若所述第一栅材料层厚度的测量值小于所述栅厚度目标值，则在所述第一栅材料层上形成第二栅材料层，使所述第一栅材料层与所述第二栅材料层的厚度和与所述栅厚度目标值相同，刻蚀所述第二栅材料层和所述第一栅材料层，形成栅极；
若所述第一栅材料层厚度的测量值大于所述栅厚度目标值，刻蚀所述第一栅材料层，使刻蚀后剩余第一栅材料层的厚度与所述栅厚度目标值相同，刻蚀所述第一栅材料层，形成栅极。
2.如权利要求1所述的栅极的形成方法，其特征在于，测量所述隔离结构上第一栅材料层的厚度的方法为椭偏仪测量。
3.如权利要求1所述的栅极的形成方法，其特征在于，所述第一栅材料层的形成工艺为化学气相沉积，所述第二栅材料层的形成工艺为原子层沉积。
4.如权利要求1所述的栅极的形成方法，其特征在于，在所述半导体衬底上形成鳍部的方法为自对准双曝光技术。
5.如权利要求1所述的栅极的形成方法，其特征在于，还包括在形成所述鳍部的同时在所述鳍部顶表面上形成硬掩膜层。
6.如权利要求5所述的栅极的形成方法，其特征在于，所述硬掩膜层为氧化硅层和氮化硅层的堆叠结构，所述氮化硅层位于氧化硅层之上。
7.如权利要求5所述的栅极的形成方法，其特征在于，在所述鳍部之间形成隔离结构的工艺包括：形成覆盖所述鳍部和所述硬掩膜层的隔离结构材料层；研磨所述隔离结构材料层，直至暴露出所述硬掩膜层表面，形成隔离介质层；刻蚀所述隔离介质层，使所述隔离介质层的顶表面低于所述鳍部的顶表面，形成隔离结构。
8.如权利要求7所述的栅极的形成方法，其特征在于，形成所述隔离结构材料层的工艺为可流动性化学气相沉积。
9.如权利要求8所述的栅极的形成方法，其特征在于，所述可流动性化学气相沉积工艺采用高密度等离子体化学气相沉积系统、等离子体增强化学气相沉积系统或者次大气压化学气相沉积系统。
10.如权利要求7所述的栅极的形成方法，其特征在于，还包括在刻蚀部分所述隔离结构材料层后，去除所述硬掩膜层。
11.如权利要求10所述的栅极的形成方法，其特征在于，去除所述硬掩膜层的工艺为湿法刻蚀。
12.如权利要求10所述的栅极的形成方法，其特征在于，还包括在去除所述硬掩膜层后氧化部分所述鳍部，形成氧化层，去除所述氧化层。
13.如权利要求10所述的栅极的形成方法，其特征在于，还包括在去除所述硬掩膜层后对所述鳍部进行氢气退火。
14.如权利要求1所述的栅极的形成方法，其特征在于，所述第一栅材料层和所述第二栅材料层的材料为多晶硅。
15.如权利要求1所述的栅极的形成方法，其特征在于，还包括在形成第一栅材料层之前，形成覆盖所述鳍部和所述隔离结构的栅介质层。
16.如权利要求15所述的栅极的形成方法，其特征在于，所述栅介质层的材料为氧化硅。
17.如权利要求1所述的栅极的形成方法，其特征在于，所述栅极作为伪栅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310080498.2A CN104051248B (zh) | 2013-03-13 | 2013-03-13 | 栅极的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310080498.2A CN104051248B (zh) | 2013-03-13 | 2013-03-13 | 栅极的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104051248A CN104051248A (zh) | 2014-09-17 |
| CN104051248B true CN104051248B (zh) | 2017-03-22 |
Family
ID=51503935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310080498.2A Active CN104051248B (zh) | 2013-03-13 | 2013-03-13 | 栅极的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104051248B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104503112B (zh) * | 2014-12-16 | 2017-08-25 | 昆山国显光电有限公司 | 阵列基板的修补方法及其系统 |
| CN108807532B (zh) * | 2017-04-28 | 2021-07-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN108878525A (zh) * | 2017-05-09 | 2018-11-23 | 中芯国际集成电路制造(上海)有限公司 | 鳍式结构的制作方法 |
| CN107946191A (zh) * | 2017-11-07 | 2018-04-20 | 德淮半导体有限公司 | 晶圆表面形貌控制系统及控制方法 |
| US10658224B2 (en) | 2018-09-10 | 2020-05-19 | International Business Machines Corporation | Method of fin oxidation by flowable oxide fill and steam anneal to mitigate local layout effects |
| US10685866B2 (en) | 2018-09-10 | 2020-06-16 | International Business Machines Corporation | Fin isolation to mitigate local layout effects |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6855607B2 (en) * | 2003-06-12 | 2005-02-15 | Advanced Micro Devices, Inc. | Multi-step chemical mechanical polishing of a gate area in a FinFET |
| CN102810492B (zh) * | 2011-06-03 | 2015-08-05 | 中国科学院微电子研究所 | 金属栅cmp后的制程监控方法 |
| KR101797961B1 (ko) * | 2011-06-09 | 2017-11-16 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
-
2013
- 2013-03-13 CN CN201310080498.2A patent/CN104051248B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104051248A (zh) | 2014-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI761876B (zh) | 半導體裝置的製造方法及電漿處理裝置 | |
| CN104051248B (zh) | 栅极的形成方法 | |
| US9530654B2 (en) | FINFET fin height control | |
| US9941406B2 (en) | FinFETs with source/drain cladding | |
| CN104979198B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN102024743A (zh) | 半导体结构与在鳍状装置之鳍状结构之间形成隔离的方法 | |
| CN105097649B (zh) | 半导体结构的形成方法 | |
| US20100190345A1 (en) | Selective Etch-Back Process for Semiconductor Devices | |
| KR20140128206A (ko) | 스트레인 버퍼 층을 가지는 금속 산화물 반도체 디바이스들 및 그 형성 방법들 | |
| US9214529B2 (en) | Fin Fet device with independent control gate | |
| CN104124168B (zh) | 半导体结构的形成方法 | |
| CN105470132A (zh) | 鳍式场效应管的形成方法 | |
| CN104733315B (zh) | 半导体结构的形成方法 | |
| CN104900495A (zh) | 自对准双重图形化方法及鳍式场效应晶体管的制作方法 | |
| CN105551958B (zh) | 晶体管的形成方法 | |
| US12080589B2 (en) | Formation method of semiconductor structure | |
| CN106158638B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN104425264B (zh) | 半导体结构的形成方法 | |
| CN106952947A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN106298929A (zh) | 鳍式场效应管的形成方法 | |
| CN105719972B (zh) | 半导体结构的形成方法 | |
| CN103632943A (zh) | 半导体器件制造方法 | |
| US10522619B2 (en) | Three-dimensional transistor | |
| CN106206305A (zh) | 半导体结构的形成方法 | |
| CN112117192B (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |