CN105632927B - Pmos晶体管的形成方法 - Google Patents

Pmos晶体管的形成方法 Download PDF

Info

Publication number
CN105632927B
CN105632927B CN201410603287.7A CN201410603287A CN105632927B CN 105632927 B CN105632927 B CN 105632927B CN 201410603287 A CN201410603287 A CN 201410603287A CN 105632927 B CN105632927 B CN 105632927B
Authority
CN
China
Prior art keywords
stage
sub
flow
source gas
pmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410603287.7A
Other languages
English (en)
Other versions
CN105632927A (zh
Inventor
涂火金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410603287.7A priority Critical patent/CN105632927B/zh
Publication of CN105632927A publication Critical patent/CN105632927A/zh
Application granted granted Critical
Publication of CN105632927B publication Critical patent/CN105632927B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种PMOS晶体管的形成方法，对于源漏区的sigma形凹槽内的硅锗籽晶层形成阶段，在锗源气体流量逐渐增大的第一子阶段与流量平稳的第二子阶段之间增加流量逐渐减小的第五子阶段，第五子阶段的锗源气体初始流量与第一子阶段末尾流量相等；和/或对于体材料形成阶段，在气体流量逐渐增大的第三子阶段与流量平稳的第四子阶段之间增加流量逐渐减小的第六子阶段，第六子阶段的锗源气体初始流量与第三子阶段末尾流量相等。能避免第一子阶段与第二子阶段衔接处，和/或第三子阶段与第四子阶段衔接处的流量突变引起所形成的硅锗材料中锗含量突然增大，造成硅锗材料晶格不匹配，sigma形凹槽侧壁出现缺陷造成源漏区载流子进入沟道区引起漏电流。

Description

PMOS晶体管的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种PMOS晶体管的形成方法。
背景技术
现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。具体地，在晶体管的源/漏区形成sigma形凹槽，通过控制在其内填入压应力或拉应力材料，采用sigma形凹槽的尖端对沟道施加压应力或拉应力，从而提高沟道内载流子(NMOS晶体管中的电子，PMOS晶体管中的空穴)的迁移率。
实际工艺中发现，上述制作的PMOS晶体管，经常出现漏电流较大，同一批次制作的多个PMOS晶体管性能不稳定，例如饱和漏电流漂移等问题。
针对上述问题，本发明提供一种PMOS晶体管的制作方法加以改善。
发明内容
本发明解决的问题是如何改善PMOS晶体管的漏电流较大，同一批次制作的多个PMOS晶体管性能不稳定。
为解决上述问题，本发明提供一种PMOS晶体管的形成方法，包括：
提供半导体衬底，所述半导体衬底上具有栅极结构，所述栅极结构两侧的半导体衬底内形成有sigma形凹槽；
在所述sigma形凹槽内填充硅锗材料以形成源漏区；
其中，所述硅锗材料的填充分籽晶层形成阶段与体材料形成阶段；所述籽晶层形成阶段至少包括依次进行的第一子阶段与第二子阶段，所述第一子阶段内，锗源气体的流量逐渐增大，所述第二子阶段内，所述锗源气体的流量平稳；所述体材料形成阶段至少包括依次进行的第三子阶段与第四子阶段，所述第三子阶段内，锗源气体的流量逐渐增大，所述第四子阶段内，所述锗源气体的流量平稳；
其中，所述第一子阶段与第二子阶段之间还进行第五子阶段，所述第五子阶段的锗源气体初始流量与所述第一子阶段的末尾锗源气体流量相等，所述第三子阶段与第四子阶段之间还进行第六子阶段，所述第六子阶段的锗源气体初始流量与所述第三子阶段的末尾锗源气体流量相等，所述第五子阶段与第六子阶段中的至少一个，所述锗源气体的流量逐渐减小。
可选地，所述第五子阶段与第六子阶段中的至少一个，所述锗源气体的流量呈直线下降。
可选地，所述第五子阶段与第六子阶段中，所述锗源气体的流量都逐渐减小。
可选地，所述第五子阶段与第六子阶段中，其中一个子阶段中的锗源气体的流量逐渐减小，另一个子阶段中的锗源气体的流量平稳。
可选地，所述体材料形成阶段还包括第七子阶段，所述第七子阶段的初始气流流量与所述第四子阶段的末尾流量相等，所述第七子阶段内锗源气体的流量逐渐减小。
可选地，所述第二子阶段的锗源气体初始流量与所述第一子阶段的末尾锗源气体流量相等，所述第四子阶段的锗源气体初始流量与所述第三子阶段的末尾锗源气体流量相等。
可选地，所述锗源气体为GeH4。
可选地，所述锗源气体的流量逐渐减小的第五子阶段或第六子阶段持续的时间范围为5秒～10秒。
可选地，所述体材料形成阶段还进行P型离子原位掺杂，所述P型离子原位掺杂至少包括依次进行的第一阶段与第二阶段，所述第一阶段内，P型离子源气体的流量逐渐增大，所述第二阶段内，所述P型离子源气体的流量平稳；其中，所述第一阶段与第二阶段之间还进行第三阶段，所述第三阶段的P型离子源气体初始流量与所述第一阶段的末尾P型离子源气体流量相等，所述第三阶段中所述P型离子源气体的流量逐渐减小。
可选地，所述第三阶段中所述P型离子源气体的流量呈直线下降。
可选地，所述第二阶段的P型离子源气体初始流量与所述第一阶段的末尾P型离子源气体流量相等。
可选地，所述P型离子为硼，所述P型离子源气体为B2H6。
可选地，所述第三阶段持续的时间范围为5秒～10秒。
可选地，所述硅锗材料的填充为外延生长法，温度范围为500℃～800℃，压强范围为1Torr～100Torr。
可选地，所述外延生长的工艺参数为：SiH4，二氯硅烷、或Si2H6的流量为1sccm～1000sccm，B2H6的流量为1sccm～1000sccm，GeH4的流量为1sccm～1000sccm，氯化氢气体的流量为1sccm～1000sccm，H2的流量为0.1slm～50slm。
与现有技术相比，本发明的技术方案具有以下优点：1)对于sigma形凹槽内的硅锗籽晶层形成阶段，在锗源气体流量逐渐增大的第一子阶段与锗源气体流量平稳的第二子阶段之间增加锗源气体的流量逐渐减小的第五子阶段，第五子阶段的锗源气体初始流量与所述第一子阶段的末尾锗源气体流量相等；和/或对于sigma形凹槽内的硅锗体材料形成阶段，在锗源气体流量逐渐增大的第三子阶段与锗源气体流量平稳的第四子阶段之间增加锗源气体的流量逐渐减小的第六子阶段，第六子阶段的锗源气体初始流量与所述第三子阶段的末尾锗源气体流量相等，如此，能避免第一子阶段与第二子阶段衔接处，和/或第三子阶段与第四子阶段衔接处的流量突变引起所形成的硅锗材料中锗含量突然增大，造成硅锗材料晶格不匹配，sigma形凹槽侧壁出现缺陷进而造成源漏区的载流子进入沟道区引起漏电流。此外，也能解决上述流量突变引起的锗含量增大量不可控造成的同一批次制作的多个PMOS晶体管性能不稳定问题。
2)可选方案中，体材料形成阶段还进行P型离子原位掺杂，P型离子原位掺杂至少包括依次进行的第一阶段与第二阶段，第一阶段内，P型离子源气体的流量逐渐增大，第二阶段内，所述P型离子源气体的流量平稳；其中，第一阶段与第二阶段之间还进行第三阶段，第三阶段的P型离子源气体初始流量与所述第一阶段的末尾P型离子源气体流量相等，第三阶段中所述P型离子源气体的流量逐渐减小。上述方案能避免第一阶段与第二阶段衔接处的P型离子源流量突变引起所形成的硅锗材料中P型离子含量突然增大，由于避免了上述P型离子含量增大量的不可控性，因而上述方案能实现避免同一批次制作的多个PMOS晶体管的饱和漏电流漂移。
附图说明
图1与图2是本发明一实施例中PMOS晶体管在形成过程中的结构示意图；
图3是图2中硅锗材料填充阶段锗源气体的流量随时间的变化关系图；
图4是本发明另一实施例中硅锗体材料形成阶段P型离子源气体的流量随时间的变化关系图。
具体实施方式
如背景技术中所述，现有工艺制作的PMOS晶体管的漏电流较大，同一批次制作的多个PMOS晶体管性能不稳定。针对上述问题，本发明人进行了分析，发现其产生的原因是：对于sigma形凹槽内的硅锗籽晶层形成阶段，在锗源气体流量逐渐增大的第一子阶段与气体流量平稳的第二子阶段的衔接处，锗源气体流量突变会引起所形成的硅锗籽晶层中锗含量突然增大，造成硅锗籽晶层内硅锗材料晶格不匹配，进而引起sigma形凹槽侧壁出现缺陷、源漏区的载流子进入沟道区引起漏电流；对于sigma形凹槽内的硅锗体材料形成阶段，在锗源气体流量逐渐增大的第三子阶段与气体流量平稳的第四子阶段的衔接处，锗源气体流量突变会引起所形成的硅锗体材料中锗含量突然增大，造成硅锗体材料内硅锗材料晶格不匹配，随着体材料不断形成，上述不匹配问题被放大，最终引起sigma形凹槽侧壁出现缺陷、源漏区的载流子进入沟道区引起漏电流。此外，由于上述锗含量增大量不可控，因而同一批次制作的多个PMOS晶体管的性能不稳定。基于上述分析，本发明提出：对于sigma形凹槽内的硅锗籽晶层形成阶段，在锗源气体流量逐渐增大的第一子阶段与锗源气体流量平稳的第二子阶段之间增加锗源气体的流量逐渐减小的第五子阶段，第五子阶段的锗源气体初始流量与所述第一子阶段的末尾锗源气体流量相等；和/或对于sigma形凹槽内的硅锗体材料形成阶段，在锗源气体流量逐渐增大的第三子阶段与锗源气体流量平稳的第四子阶段之间增加锗源气体的流量逐渐减小的第六子阶段，第六子阶段的锗源气体初始流量与所述第三子阶段的末尾锗源气体流量相等，如此，由于流量下降的第五子阶段和/或第六子阶段的设置，能减缓上述两阶段衔接处流量突变引起所形成的硅锗材料中锗含量突然增大的问题，进而避免造成硅锗材料晶格不匹配，使得sigma形凹槽侧壁不容易出现缺陷、源漏区的载流子无法进入沟道区引起漏电流。此外，也能解决上述流量突变引起的锗含量增大量不可控造成的同一批次制作的多个PMOS晶体管性能不稳定问题。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1与图2所示为一实施例中MOS晶体管在形成过程中的结构示意图。参照图1与图2所示，该MOS晶体管的形成方法包括：
首先，参照图1所示，提供半导体衬底10，半导体衬底10上具有栅极结构11，栅极结构11两侧的半导体衬底10内形成有sigma形凹槽12。
本实施例中，半导体衬底10的材质为硅，其它实施例中，其材质可以为绝缘体上硅(SOI)。栅极结构11包括栅氧化层111与栅极112，具体地，栅氧化层111的材质例如为氧化硅，栅极112的材质例如为多晶硅，两者材质也可以选用现有的材质，形成工艺参照现有的栅极结构形成工艺。
栅极结构11的顶部形成有硬掩膜层13，材质例如为氮化硅。栅极结构11两侧壁覆盖有侧墙14，材质例如也为氮化硅，硬掩膜层13以及侧墙14可以防止后续sigma凹槽12内外延生长硅锗材料时，还在栅极结构11的顶部、以及两竖直侧壁形成硅锗材料。
本实施例中，半导体衬底10用于形成两个晶体管，因而，半导体衬底10上具有两个栅极结构11。相邻栅极结构11的有源区采用浅沟槽隔离结构(STI)15隔开。
一个实施例中，sigma形凹槽12的形成方法包括：利用各向异性的干法刻蚀在半导体衬底10中预形成源极及漏极的区域形成沟槽，所述各向异性的干法刻蚀工艺参数包括：刻蚀气体包括CF4和HBr，温度为40℃～60℃，功率为200W～400W，偏压为50V～200V，时间为10s～20s；然后，利用各向同性的干法刻蚀继续蚀刻所述沟槽形成碗状凹槽，所述各向同性的干法刻蚀工艺参数包括：刻蚀气体包括Cl2和NF3，温度为40℃～60℃，功率为100W～500W，偏压为0V～10V，时间为5s～50s。之后采用体积百分比浓度为2％～20％的TMAH溶液腐蚀所述碗状凹槽形成sigma形凹槽12，上述腐蚀时间为60s～180s，温度为20℃～60℃。
接着，参照图2所示，在sigma形凹槽12内填充硅锗材料16以形成源漏区。
本步骤中，硅锗材料16的填充分硅锗籽晶层161形成阶段与硅锗体材料162形成阶段。图3为硅锗材料填充阶段锗源气体的流量随时间的变化关系图。以下参照图3分别进行介绍。
参照图3所示，硅锗籽晶层161形成阶段包括依次进行的第一子阶段T1与第二子阶段T2，第一子阶段T1内，锗源气体的流量逐渐增大，第二子阶段T2内，锗源气体的流量平稳。其中，第一子阶段T1与第二子阶段T2之间还进行第五子阶段T5，第五子阶段T5的锗源气体初始流量与第一子阶段T1的末尾锗源气体流量相等，第五子阶段T5中，锗源气体的流量逐渐减小。
可以理解的是，若无流量下降的第五子阶段T5的设置，第一子阶段T1与第二子阶段T2两阶段衔接处所形成的硅锗籽晶层161中，由于锗源气体流量突变，会引起锗含量突然增大。因而，由于第五子阶段T5的设置，能避免第一子阶段T1与第二子阶段T2两阶段衔接处引起的锗含量突然增大，进而避免造成硅锗籽晶层161晶格不匹配，使得sigma形凹槽12侧壁不容易出现缺陷、源漏区的载流子无法进入沟道区引起漏电流。此外，也能解决上述流量突变引起的锗含量增大量不可控造成的同一批次制作的多个PMOS晶体管性能不稳定问题。
本实施例中，第二子阶段T2的锗源气体初始流量与第一子阶段T1的末尾锗源气体流量相等。
仍参照图3所示，硅锗体材料162形成阶段包括依次进行的第三子阶段T3与第四子阶段T4，第三子阶段T3内，锗源气体的流量逐渐增大，第四子阶段T4内，所述锗源气体的流量平稳。其中，第三子阶段T3与第四子阶段T4之间还进行第六子阶段T6，第六子阶段T6的初始气流流量与第三子阶段T3的末尾流量相等，第六子阶段T6中，锗源气体的流量逐渐减小。
本实施例中，第四子阶段T4的锗源气体初始流量与第三子阶段T3的末尾锗源气体流量相等。
可以理解的是，若无流量下降的第六子阶段T6的设置，第三子阶段T3与第四子阶段T4两阶段衔接处所形成的硅锗体材料162中，由于锗源气体流量突变，会引起锗含量突然增大。因而，由于第六子阶段T6的设置，能避免第三子阶段T3与第四子阶段T4两阶段衔接处引起的锗含量突然增大，进而避免造成硅锗体材料162晶格不匹配，硅锗体材料162晶格匹配，也使得sigma形凹槽12侧壁不容易出现缺陷、源漏区的载流子无法进入沟道区引起漏电流。此外，也能解决上述流量突变引起的锗含量增大量不可控造成的同一批次制作的多个PMOS晶体管性能不稳定问题。
本实施例中，第五子阶段T5与第六子阶段T6中，锗源气体的流量呈直线下降，其它实施例中，也可以为弧线或折线或台阶状等其它方式下降。本实施例中，锗源气体的流量平稳是指锗源气体的流量相等，或在一定上下值范围内波动，上述上下值范围例如小于平均值的5％。
本实施例中，锗源气体为GeH4。第五子阶段T5与第六子阶段T6持续的时间范围均为5秒～10秒。一个实施例中，硅锗材料16的填充为外延生长法，温度范围为500℃～800℃，压强范围为1Torr～100Torr，外延生长的工艺参数为：SiH4，二氯硅烷(SiH2Cl2)、或Si2H6的流量为1sccm～1000sccm，GeH4的流量为1sccm～1000sccm，氯化氢气体的流量为1sccm～1000sccm，H2的流量为0.1slm～50slm。
参照图3所示，第四子阶段T4后，还进行第七子阶段T7，第七子阶段T7的锗源气体初始流量与第四子阶段T4的末尾锗源气体流量相等，第七子阶段T7内锗源气体的流量逐渐减小，以降低硅锗体材料162内的锗含量，使其与后续形成的硅材料晶格匹配。该后续形成的硅材料用于在源漏区形成金属硅化物。
可以理解的是，其它实施例中，上述第五子阶段T5与第六子阶段T6可以择一使用，此种情况下，另一个子阶段中的锗源气体的流量平稳。
上述实施例中，之后对硅锗材料16采用离子注入，以掺入P型元素，例如硼离子。
图4为本发明另一实施例中硅锗体材料形成阶段P型离子源气体的流量随时间的变化关系图。
参照图4所示，本实施例中，P型元素不是在填充完硅锗材料16后采用离子注入形成的，而是边形成硅锗体材料162，边原位掺杂形成。
参照图4所示，P型离子原位掺杂至少包括依次进行的第一阶段S1与第二阶段S2，第一阶段S1内，P型离子源气体的流量逐渐增大，第二阶段S2内，P型离子源气体的流量平稳；其中，第一阶段S1与第二阶段S2之间还进行第三阶段S3，第三阶段S3的P型离子源气体初始流量与第一阶段S1的末尾P型离子源气体流量相等，第三阶段S3中所述P型离子源气体的流量逐渐减小。
本实施例中，第二阶段S2的P型离子源气体初始流量与第一阶段S1的末尾P型离子源气体流量相等。
可以理解的是，若无流量下降的第三阶段S3的设置，第一阶段S1与第二阶段S2两阶段衔接处所形成的硅锗体材料162中，由于P型离子源气体流量突变，会引起P型离子含量突然增大。因而，由于第三阶段S3的设置，能避免第一阶段S1与第二阶段S2两阶段衔接处引起的P型离子含量突然增大，进而避免造成硅锗体材料162中某一区域P型离子含量过大，由于避免了上述P型离子含量增大量不可控，因而能避免同一批次制作的多个PMOS晶体管的饱和漏电流漂移。
本实施例中，第三阶段S3中P型离子源气体的流量呈直线下降，其它实施例中，也可以为弧线或折线或台阶状等其它方式下降。本实施例中，P型离子源气体的流量平稳是指P型离子源气体的流量相等，或在一定上下值范围内波动，上述上下值范围例如小于平均值的5％。
一个实施例中，第三阶段S3持续的时间范围为5秒～10秒。
本实施例中，P型离子为硼，所述P型离子源气体为B2H6。硅锗体材料162的外延生长的工艺参数为：SiH4，二氯硅烷、或Si2H6的流量为1sccm～1000sccm，B2H6的流量为1sccm～1000sccm，GeH4的流量为1sccm～1000sccm，氯化氢气体的流量为1sccm～1000sccm，H2的流量为0.1slm～50slm。
参照图4所示，第二阶段S2后，还进行第四阶段S4，第四阶段S4的P型离子源气体初始流量与第二阶段S2的末尾P型离子源气体流量相等，第四阶段S4内P型离子源气体的流量逐渐减小，以降低硅锗体材料162内的P型离子含量。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种PMOS晶体管的形成方法，包括：
提供半导体衬底，所述半导体衬底上具有栅极结构，所述栅极结构两侧的半导体衬底内形成有sigma形凹槽；
在所述sigma形凹槽内填充硅锗材料以形成源漏区；
其特征在于，所述硅锗材料的填充分籽晶层形成阶段与体材料形成阶段；所述籽晶层形成阶段至少包括依次进行的第一子阶段与第二子阶段，所述第一子阶段内，锗源气体的流量逐渐增大，所述第二子阶段内，所述锗源气体的流量平稳；所述体材料形成阶段至少包括依次进行的第三子阶段与第四子阶段，所述第三子阶段内，锗源气体的流量逐渐增大，所述第四子阶段内，所述锗源气体的流量平稳；
其中，所述第一子阶段与第二子阶段之间还进行第五子阶段，所述第五子阶段的锗源气体初始流量与所述第一子阶段的末尾锗源气体流量相等，所述第三子阶段与第四子阶段之间还进行第六子阶段，所述第六子阶段的锗源气体初始流量与所述第三子阶段的末尾锗源气体流量相等，所述第五子阶段与第六子阶段中的至少一个，所述锗源气体的流量逐渐减小；所述第二子阶段的锗源气体初始流量与所述第一子阶段的末尾锗源气体流量相等，所述第四子阶段的锗源气体初始流量与所述第三子阶段的末尾锗源气体流量相等。
2.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述第五子阶段与第六子阶段中的至少一个，所述锗源气体的流量呈直线下降。
3.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述第五子阶段与第六子阶段中，所述锗源气体的流量都逐渐减小。
4.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述第五子阶段与第六子阶段中，其中一个子阶段中的锗源气体的流量逐渐减小，另一个子阶段中的锗源气体的流量平稳。
5.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述体材料形成阶段还包括第七子阶段，所述第七子阶段的锗源气体初始流量与所述第四子阶段的末尾锗源气体流量相等，所述第七子阶段内锗源气体的流量逐渐减小。
6.根据权利要求1至5中任一项所述的PMOS晶体管的形成方法，其特征在于，所述锗源气体为GeH4。
7.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述锗源气体的流量逐渐减小的第五子阶段或第六子阶段持续的时间范围为5秒～10秒。
8.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述体材料形成阶段还进行P型离子原位掺杂，所述P型离子原位掺杂至少包括依次进行的第一阶段与第二阶段，所述第一阶段内，P型离子源气体的流量逐渐增大，所述第二阶段内，所述P型离子源气体的流量平稳；其中，所述第一阶段与第二阶段之间还进行第三阶段，所述第三阶段的P型离子源气体初始流量与所述第一阶段的末尾P型离子源气体流量相等，所述第三阶段中所述P型离子源气体的流量逐渐减小。
9.根据权利要求8所述的PMOS晶体管的形成方法，其特征在于，所述第三阶段中所述P型离子源气体的流量呈直线下降。
10.根据权利要求8所述的PMOS晶体管的形成方法，其特征在于，所述第二阶段的P型离子源气体初始流量与所述第一阶段的末尾P型离子源气体流量相等。
11.根据权利要求8至10中任一项所述的PMOS晶体管的形成方法，其特征在于，所述P型离子为硼，所述P型离子源气体为B2H6。
12.根据权利要求8所述的PMOS晶体管的形成方法，其特征在于，所述第三阶段持续的时间范围为5秒～10秒。
13.根据权利要求1所述的PMOS晶体管的形成方法，其特征在于，所述硅锗材料的填充为外延生长法，温度范围为500℃～800℃，压强范围为1Torr～100Torr。
14.根据权利要求13所述的PMOS晶体管的形成方法，其特征在于，所述外延生长的工艺参数为：SiH4，二氯硅烷、或Si2H6的流量为1sccm～1000sccm，B2H6的流量为1sccm～1000sccm，GeH4的流量为1sccm～1000sccm，氯化氢气体的流量为1sccm～1000sccm，H2的流量为0.1slm～50slm。
CN201410603287.7A 2014-10-30 2014-10-30 Pmos晶体管的形成方法 Active CN105632927B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410603287.7A CN105632927B (zh) 2014-10-30 2014-10-30 Pmos晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410603287.7A CN105632927B (zh) 2014-10-30 2014-10-30 Pmos晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN105632927A CN105632927A (zh) 2016-06-01
CN105632927B true CN105632927B (zh) 2018-09-07

Family

ID=56047729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410603287.7A Active CN105632927B (zh) 2014-10-30 2014-10-30 Pmos晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN105632927B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129117A (zh) * 2019-12-27 2020-05-08 上海华虹宏力半导体制造有限公司 超级结的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1315199A1 (en) * 2001-11-22 2003-05-28 ETH Zürich Formation of high-mobility silicon-germanium structures by low-energy plasma enhanced chemical vapor deposition
CN102938377A (zh) * 2011-08-15 2013-02-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法，pmos晶体管及其形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004019391A2 (en) * 2002-08-23 2004-03-04 Amberwave Systems Corporation Semiconductor heterostructures having reduced dislocation pile-ups and related methods
US8710632B2 (en) * 2012-09-07 2014-04-29 United Microelectronics Corp. Compound semiconductor epitaxial structure and method for fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1315199A1 (en) * 2001-11-22 2003-05-28 ETH Zürich Formation of high-mobility silicon-germanium structures by low-energy plasma enhanced chemical vapor deposition
CN102938377A (zh) * 2011-08-15 2013-02-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法，pmos晶体管及其形成方法

Also Published As

Publication number Publication date
CN105632927A (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
CN101281926B (zh) 半导体结构
CN102931083B (zh) 半导体器件及其制造方法
US8853740B2 (en) Strained silicon channel semiconductor structure
CN105448991B (zh) 晶体管及其形成方法
CN102709183B (zh) 用于制造半导体器件的方法
CN104851912A (zh) 晶体管的应变引发方案
US9064961B2 (en) Integrated circuits including epitaxially grown strain-inducing fills doped with boron for improved robustness from delimination and methods for fabricating the same
CN103681338B (zh) 半导体器件及其制造方法
CN102956445A (zh) 一种锗硅外延层生长方法
CN104576391B (zh) 一种pmos器件及其制备方法
CN103811313A (zh) 降低外延中的图案负载效应
CN105529268B (zh) 晶体管及其形成方法
CN103000499B (zh) 一种锗硅硼外延层生长方法
CN105632927B (zh) Pmos晶体管的形成方法
CN105632928A (zh) Mos晶体管的形成方法
CN105575763B (zh) 应力层的形成方法和晶体管的形成方法
CN103094340B (zh) 晶体管及其形成方法
CN103426735B (zh) 半导体结构的形成方法及mos晶体管的形成方法
CN102931082B (zh) 半导体器件及其制造方法
CN104867821A (zh) 减少锗硅源漏区外延工艺中的颗粒缺陷的方法
CN105097520A (zh) 半导体结构的形成方法
CN103996619B (zh) 利用氮注入改善锗硅选择性外延的侧墙淀积问题的方法
US9711645B2 (en) Method and structure for multigate FinFET device epi-extension junction control by hydrogen treatment
CN110246763A (zh) 半导体结构及其制造方法
CN105261557A (zh) 半导体器件的制作方法及半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant