CN105655383A

CN105655383A - 半导体结构及其形成方法

Info

Publication number: CN105655383A
Application number: CN201410627869.9A
Authority: CN
Inventors: 韩秋华; 孟晓莹
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Corp
Priority date: 2014-11-10
Filing date: 2014-11-10
Publication date: 2016-06-08
Anticipated expiration: 2034-11-10
Also published as: CN105655383B

Abstract

一种半导体结构及其形成方法，其中半导体结构的形成方法，包括：提供半导体衬底和覆盖所述半导体衬底表面的栅极层膜，所述栅极层膜表面形成有若干图形化的保护层，相邻保护层的间隔距离为第一距离；以所述图形化的保护层为掩模，刻蚀部分栅极层膜，形成位于栅极层膜中的开口，所述开口的宽度大于第一距离；在形成所述开口之后，以所述保护层为掩模，刻蚀开口下方的栅极层膜直至暴露半导体衬底表面，形成栅极层，所述栅极层顶部的部分侧壁相对剩余部分侧壁向栅极层内缩进；形成位于所述栅极层和保护层侧壁表面的侧墙；在所述侧墙一侧暴露出的半导体衬底中形成沟槽；形成填充满所述沟槽的应力层。所形成的半导体结构性能改善，良率提升。

Description

半导体结构及其形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件正朝着更高的元件密度以及更高的集成度的方向发展。因此随着半导体器件的元件密度和集成度的提高，栅极尺寸变得比以往更短。然而，栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。目前，现有技术主要通过提高载流子迁移率来提高半导体器件性能。当载流子的迁移率提高，晶体管的驱动电流提高，则晶体管中的漏电流减少，而提高载流子迁移率的一个关键要素是提高晶体管沟道区中的应力，因此提高晶体管沟道区的应力可以极大地提高晶体管的性能。

现有技术提高晶体管沟道区应力的一种方法为：在晶体管半导体衬底的源区和漏区形成应力层。其中，PMOS晶体管的应力层材料为硅锗(SiGe)，由于硅锗和硅具有相同的晶格结构，即“金刚石”结构，而且在室温下，硅锗的晶格常数大于硅的晶格常数，因此硅和硅锗之间存在晶格失配，使应力层能够向沟道区提供压应力，从而提高PMOS晶体管沟道区的载流子迁移率性能。

然而，对于现有的在半导体衬底中形成有应力层的半导体结构，最终得到的半导体器件性能不稳定、良率低。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，所形成的半导体结构性能改善、良率提升。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底和覆盖所述半导体衬底表面的栅极层膜，所述栅极层膜表面形成有若干图形化的保护层，相邻保护层的间隔距离为第一距离；以所述图形化的保护层为掩模，刻蚀部分栅极层膜，形成位于栅极层膜中的开口，所述开口的宽度大于第一距离；在形成所述开口之后，以所述保护层为掩模，刻蚀开口下方的栅极层膜直至暴露半导体衬底表面，形成栅极层，所述栅极层顶部的部分侧壁相对剩余部分侧壁向栅极层内缩进；形成位于所述栅极层和保护层侧壁表面的侧墙；在所述侧墙一侧暴露出的半导体衬底中形成沟槽；形成填充满所述沟槽的应力层。

可选的，所述开口具有垂直半导体衬底表面的第一侧壁，且所述第一侧壁位于保护层下方。

可选的，所述开口的宽度比第一距离大2nm～6nm，所述开口的深度为2nm～8nm。

可选的，刻蚀部分栅极层膜形成开口的工艺为各向同性的干法刻蚀或者各向同性的湿法刻蚀。

可选的，所述刻蚀部分栅极层膜形成开口的各向同性干法刻蚀，包括：采用HBr、Cl₂、SF₆、NF₃、O₂、Ar、He、CH₂F₂和CHF₃中一种或几种作为刻蚀气体，刻蚀气体的流量为50sccm～500sccm，偏压为0V～50V，源功率为200W～600W，温度为30℃～60℃。

可选的，所述刻蚀部分栅极层膜形成开口的各向同性湿法刻蚀，包括：采用四甲基氢氧化铵溶液(TMAH)作为刻蚀溶液，其中四甲基氢氧化铵的质量浓度百分比范围是1％～10％，溶液温度为20℃～50℃，时间为30秒～150秒。

可选的，刻蚀开口下方栅极层膜的工艺为各向异性的干法刻蚀，包括：采用HBr、Cl₂、SF₆、NF₃、O₂、Ar、He、CH₂F₂和CHF₃中的一种或几种作为刻蚀气体，刻蚀气体的流量为50sccm～500sccm，偏压为100V～450V，源功率为200W～600W，温度为30℃～60℃。

可选的，所述侧墙在栅极层顶角附近的厚度得到增加，适于保护栅极层顶部，避免生长出外延颗粒。

可选的，所述半导体衬底为硅衬底、锗衬底或绝缘体上硅衬底。

可选的，所述栅极层膜为多晶硅或者无定型硅，所述栅极层膜的形成工艺为化学气相沉积或者物理气相沉积，所述栅极层膜的厚度为

可选的，所述保护层为氮化硅、氮氧化硅或者碳氧化硅，保护层的厚度为

可选的，所述侧墙的材料为氮化硅、氮氧化硅或者碳氧化硅，所述侧墙的底部厚度为5nm～15nm。

可选的，形成所述侧墙的步骤包括：形成覆盖栅极层侧壁、保护层侧壁和顶面、未被栅极层覆盖的半导体衬底表面的侧墙层；回刻蚀所述侧墙层，形成侧墙，暴露出保护层顶面以及部分未被栅极层覆盖的半导体衬底表面。

可选的，回刻蚀所述侧墙层的工艺为各项异性的干法刻蚀，所述干法刻蚀工艺包括：采用包括CF₄、CH₃F、CH₂F₂、CHF₃、CH₄、O₂、N₂、NF₃、Ar和He中一种或几种的刻蚀气体，刻蚀气体的流量为5sccm～300sccm，偏压为100V～550V，源功率为150W～500W，温度为35℃～60℃。

可选的，所述沟槽剖面的侧壁与半导体衬底表面呈Σ形，所述Σ形的顶角向侧墙下方延伸。

可选的，形成所述沟槽的步骤包括：采用各向异性的干法刻蚀工艺在侧墙一侧暴露出的半导体衬底中形成预开口，所述预开口侧壁垂直于半导体衬底表面；采用各向异性的湿法刻蚀工艺刻蚀所述预开口的侧壁和底部，形成沟槽，使形成的沟槽与半导体衬底表面呈Σ形。

可选的，所述述应力层的材料为锗硅，且应力层的顶面高于半导体衬底表面5nm～20nm。

可选的，形成所述应力层的工艺为选择性外延生长，包括：工艺温度500℃～800℃，气压1托～100托，采用硅源气体和锗源气体的混合气体，硅源气体为SiH₄和SiH₂Cl₂中的一种或几种，所述锗源气体为GeH₄，混合气体的流量为1sccm～1000sccm。

本发明还提供一种根据上述任一项方法形成的半导体结构，包括：半导体衬底；位于所述半导体衬底表面的若干栅极层和位于栅极层表面的保护层，位于所述栅极层侧壁和保护层侧壁的侧墙，所述栅极层顶部的部分侧壁相对剩余部分侧壁向栅极层内缩进；位于未被栅极层和侧墙覆盖的半导体衬底内的应力层，所述应力层的顶面高于半导体衬底表面。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的半导体结构形成方法中，通过以图形化的保护层为掩模，刻蚀部分栅极层膜，先形成位于栅极层膜中的尺寸大于相邻保护层间距的开口，再继续以所述保护层刻蚀开口下方的剩余栅极层膜，形成栅极层，最终形成的栅极层顶部的部分侧壁相对剩余部分侧壁向栅极层内缩进，增加了栅极层顶角附近的侧墙厚度，能够避免在应力层的形成过程中在栅极层顶角附近侧墙表面生长出外延颗粒，从而避免了器件失效，同时提高了产品良率。

本发明的半导体结构中，位于半导体衬底表面的栅极层顶部的部分侧壁相对剩余部分侧壁向栅极层内缩进，增加了栅极层顶角附近的侧墙厚度，能够避免在应力层的形成过程中在栅极层顶角附近侧墙表面生长出外延颗粒，从而避免了器件失效，同时提高了产品良率。

附图说明

图1至图3是本发明一实施例的半导体结构形成过程的剖面结构示意图；

图4至图9是本发明另一实施例的半导体结构形成过程的剖面结构示意图。

具体实施方式

如背景技术所述，现有的在半导体衬底中形成有应力层的半导体结构，最终得到的半导体器件性能不稳定、良率低。

为了进一步说明，本发明提供了一个半导体结构形成方法的实施例。

请参考图1，提供半导体衬底10，所述半导体衬底10表面形成有栅极结构，所述栅极结构包括位于半导体衬底10表面的栅极层11、位于栅极层11表面的保护层12和位于栅极层11及保护层12侧壁的侧墙13。

所述半导体衬底10为硅衬底、锗衬底或绝缘体上硅衬底，所述栅极层11为多晶硅或者无定型硅。

请参考图2，以所述栅极结构为掩模，在所述栅极结构两侧的半导体衬底10中形成沟槽14。

所述沟槽14后续会填充满应力材料以形成应力层，所述应力层适于为临近沟道提供压应力，改善器件电学性能。

请参考图3，形成填充满所述沟槽14(参考图2)的应力层15，所述应力层15的顶面高于半导体衬底10表面。

所述应力层15为锗硅，所述锗硅的应力层15为临近沟道提供了压应力，有利于提高器件电学性能。

形成所述应力层15的工艺为选择性外延生长，包括：工艺温度500℃～800℃，气压1托～100托，采用硅源气体和锗源气体的混合气体，硅源气体为SiH₄和SiH₂Cl₂中的一种或几种，所述锗源气体为GeH₄，混合气体的流量为1sccm～1000sccm。

经过研究发现，请参考图3，在选择性外延生长形成锗硅的应力层15时，容易在栅极层11顶角附近形成外延颗粒16，所述外延颗粒16为锗硅，形成在栅极层11顶角附近的侧墙13中或栅极层11顶角附近的侧墙13表面，在本实施例中，以生长在栅极层11顶角附近的侧墙13中的情况为例作示范性说明。所述锗硅的外延颗粒16距离栅极层11非常近，容易造成器件的漏电从而使器件失效，同时所述外延颗粒16也容易在后续的制造过程中脱落成为缺陷颗粒，导致产品的良率下降。

经过进一步的研究发现，所述外延颗粒16的形成原因是栅极层11顶角附近的侧墙13厚度过小，导致选择性外延生长工艺中的Ge原子在扩散进入侧墙13后，较容易接触到栅极层11的顶角区域，如图2中的箭头所示。栅极层11的材料为多晶硅或者无定型硅，容易吸引并固定Ge原子以形成锗硅晶核，所述锗硅晶核在选择性外延生长中会随着应力层15的生长而一同生长，直至形成了如图3所示的外延颗粒16。同时，由于侧墙13剖面为类楔形，其顶部尺寸小于底部尺寸，即栅极层11顶角附近的侧墙13厚度小于栅极层11底部附近的侧墙13厚度，这也增加了在栅极层11顶角附近的侧墙中形成外延颗粒16的概率。

为了解决上述问题，本发明提供一种半导体结构的形成方法，通过以图形化的保护层为掩模，刻蚀部分栅极层膜，先形成位于栅极层膜中的尺寸大于相邻保护层间距的开口，再继续以所述保护层刻蚀开口下方的剩余栅极层膜，形成栅极层，最终形成的栅极层顶部的部分侧壁相对剩余部分侧壁向栅极层内缩进，增加了栅极层顶角附近的侧墙厚度，能够避免在应力层的形成过程中在栅极层顶角附近侧墙表面生长出外延颗粒，从而避免了器件失效，同时提高了产品良率。

为使本方法的上述目的、特征和优点能够更为明显易懂，下面结合附图对本方法的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

图4至图9是本发明实施例的半导体结构形成方法的剖面结构示意图。

请参考图4，提供半导体衬底20和覆盖所述半导体衬底20表面的栅极层膜211，所述栅极层膜211表面形成有若干图形化的保护层22，相邻保护层22的间隔距离为第一距离。

所述半导体衬底20为硅衬底、锗衬底或绝缘体上硅衬底。

所述栅极层膜211为多晶硅或者无定型硅，所述栅极层膜211的形成工艺为化学气相沉积或者物理气相沉积，所述栅极层膜211的厚度为

在所述栅极层膜211和半导体衬底20之间还可以形成有栅介质层，所述栅介质层未在图4中示出。所述栅介质层可以为氧化硅或者氮氧化硅，厚度为

所述保护层22可以为氮化硅、氮氧化硅或者碳氧化硅，保护层22的厚度为

形成所述图形化的保护层22的步骤包括：形成覆盖栅极层膜211的保护层膜；在保护层膜表面形成图形化的掩模层；以所述掩模层为掩模，刻蚀所述保护层膜直至暴露栅极层膜211表面，形成了保护层22。

所述图形化的掩模层为光刻胶层，厚度为

所述刻蚀保护层膜的工艺，作为一个实施例，可以为干法刻蚀，刻蚀气体包括CF₄、CH₃F、CH₂F₂、CHF₃、CH₄、O₂、N₂、NF₃、Ar和He中一种或几种，刻蚀气体的流量为5sccm～300sccm，偏压为50V～500V，源功率为150W～500W，温度为35℃～60℃。

参考图5，以所述图形化的保护层22为掩模，刻蚀部分栅极层膜211，形成位于栅极层膜211中的开口212，所述开口212的宽度大于第一距离。

所述开口212具有垂直半导体衬底20的第一侧壁213，由于刻蚀形成的开口212宽度大于第一距离，即开口212宽度大于相邻保护层22的间隔距离，因此第一侧壁213位于保护层22下方，即第一侧壁213相对于保护层22的侧壁向内缩进，如图5中箭头所示。

所述开口212的宽度比第一距离大2nm～6nm，即第一侧壁213相对于保护层22的侧壁向内缩进1nm～3nm。开口212的深度为2nm～8nm，即开口212的底面与栅极层膜211的顶面垂直距离为2nm～8nm。所述向内缩进的第一侧壁213适于在后续形成侧墙时，增加栅极层顶角附近的侧墙厚度，避免生长出外延颗粒。所述第一侧壁213相对于保护层22侧壁的缩进量过小，则会导致后续侧墙在栅极层顶角附近的增厚过小，难以避免生长外延颗粒，缩进量过大，则不利于后续对栅极层膜211的继续刻蚀，会影响后续形成的栅极层尺寸均匀度。

刻蚀部分栅极层膜211形成开口212的工艺为各向同性的干法刻蚀或者各向同性的湿法刻蚀，能够在以保护层22为掩模的条件下，沿垂直半导体衬底20的方向刻蚀部分栅极层膜211，且同时沿平行半导体衬底20的方向刻蚀部分栅极层膜211使开口212的第一侧壁213相对于保护层22的侧壁向内缩进。

所述形成开口212的各向同性干法刻蚀工艺，作为一个实施例，包括：采用HBr、Cl₂、SF₆、NF₃、O₂、Ar、He、CH₂F₂和CHF₃中一种或几种作为刻蚀气体，刻蚀气体的流量为50sccm～500sccm，偏压为0V～50V，源功率为200W～600W，温度为30℃～60℃。

在上述各向同性干法刻蚀工艺中，采用了0V～50V的偏压，在所述偏压条件下，刻蚀气体的等离子体能够获得的垂直半导体衬底20方向的加速度很小，因此所述等离子体在各个方向上的自由程都较大，能够对栅极层膜211造成各向同性的刻蚀，即能够对第一开口212的侧壁进行拓宽，形成缩进的第一侧壁213。

所述形成开口212的各向同性湿法刻蚀工艺，作为一个实施例，包括：采用四甲基氢氧化铵溶液(TMAH)作为刻蚀溶液，其中四甲基氢氧化铵的质量浓度百分比范围是1％～10％，溶液温度为20℃～50℃，时间为30秒～150秒。需要说明的是，由于所述栅极层膜211的材料为多晶硅，因此四甲基氢氧化铵溶液对栅极层膜211不具有晶面选择性刻蚀，能够形成垂直半导体衬底20表面的第一侧壁213。

在上述各向同性的湿法刻蚀工艺中，由于所述湿法刻蚀的刻蚀速率在很大程度上由溶液温度决定，即溶液温度越高刻蚀速率越快，因此基于调控刻蚀速率的目的，本实施例中的溶液温度为20℃～50℃，温度过高会难于控制刻蚀厚度，温度过低又会大大延长工艺时间、增加生产成本。

参考图6，在形成所述开口212(参考图5)之后，以所述保护层22为掩模，刻蚀开口212下方的栅极层膜211(参考图5)直至暴露半导体衬底20表面，形成栅极层214，所述栅极层214顶部的部分侧壁相对剩余部分侧壁向栅极层214内缩进。

所述栅极层214顶部相对剩余部分侧壁向栅极层214内缩进的部分侧壁即为第一侧壁213，适于在后续形成侧墙时，增加栅极层顶角附近的侧墙厚度，避免生长出外延颗粒。

所述刻蚀开口212下方的栅极层膜211的工艺，作为一个实施例，为各向异性的干法刻蚀，包括：采用HBr、Cl₂、SF₆、NF₃、O₂、Ar、He、CH₂F₂和CHF₃中的一种或几种作为刻蚀气体，刻蚀气体的流量为50sccm～500sccm，偏压为100V～450V，源功率为200W～600W，温度为30℃～60℃。

在上述各向异性的干法刻蚀工艺中，采用了100V～450V的偏压，在所述偏压条件下，刻蚀气体的等离子体垂直半导体衬底20方向的动量远大于平行半导体衬底20方向的动量，因此具有优良的方向性，能够在垂直半导体衬底20方向进行刻蚀，同时不会对栅极层214侧壁造成影响。

参考图7，形成位于所述栅极层214和保护层22侧壁表面的侧墙23。

所述侧墙23的材料为氮化硅、氮氧化硅或者碳氧化硅，所述侧墙23的底部厚度为5nm～15nm。

在本实施例中，以氮化硅的侧墙23为例，作示范性说明，形成所述侧墙23的步骤包括：形成覆盖栅极层214侧壁、保护层22侧壁和顶面、未被栅极层214覆盖的半导体衬底20表面的侧墙层；回刻蚀所述侧墙层，形成侧墙23，暴露出保护层22顶面以及部分未被栅极层214覆盖的半导体衬底20表面。

形成所述侧墙层的工艺为物理气相沉积、化学气相沉积或者原子层沉积，所述形成的侧墙层厚度为6nm～18nm，在本实施例中，以采用化学气相沉积工艺形成侧墙层的情况为例，作示范性说明。栅极层214顶部附近的第一侧壁213相对于剩余的侧壁向内缩进了1nm～3nm，这部分第一侧壁213在栅极层214顶部形成了垂直栅极层214侧壁方向的凹槽，即所述凹槽垂直栅极层214侧壁的深度为1nm～3nm，垂直半导体衬底20方向的开口尺寸与开口212(参考图5)的深度相同，为2nm～8nm。所述栅极层214顶部的凹槽尺寸较小，化学气相沉积形成侧墙层具有较好的填孔能力，因此所述凹槽会被侧墙层填满，且不影响后续对侧墙层的回刻蚀。

作为一个实施例，回刻蚀氮化硅侧墙层的工艺为各项异性的干法刻蚀，所述干法刻蚀工艺包括：采用包括CF₄、CH₃F、CH₂F₂、CHF₃、CH₄、O₂、N₂、NF₃、Ar和He中一种或几种的刻蚀气体，刻蚀气体的流量为5sccm～300sccm，偏压为100V～550V，源功率为150W～500W，温度为35℃～60℃。

通过上述方法形成的侧墙23，能够较好的保护栅极层214的顶部，避免生长出外延颗粒(请参考图3)。与图3所示的实施例相比较，由于栅极层214顶部具有缩进的第一侧壁213，增加了覆盖该区域的侧墙23的厚度，所述增加的厚度为1nm～3nm。在后续选择性外延生长形成应力层时，由于栅极层214顶角附近的侧墙23得到了加厚，因此Ge原子在扩散进入这部分侧墙23后，不容易接触到栅极层214的顶角表面，这就大大降低了锗硅晶核在栅极层214顶角的形核几率，避免了外延颗粒的形成，从而避免了器件失效，同时提高了产品良率。

参考图8，在所述侧墙23两侧暴露出的半导体衬底20中形成沟槽24。

在本实施例中，所述沟槽24剖面的侧壁与半导体衬底20表面呈“Σ”(Sigma，西格玛)形，所述Σ形的顶角向侧墙23下方延伸。形成所述沟槽24的步骤包括：采用各向异性的干法刻蚀工艺在侧墙23两侧暴露出的半导体衬底20中形成预开口，所述预开口侧壁垂直于半导体衬底20表面；在所述各向异性干法刻蚀形成预开口之后，采用各向异性的湿法刻蚀工艺刻蚀所述预开口的侧壁和底部，形成沟槽24，使形成的沟槽24与半导体衬底20表面呈“Σ”形。

作为一个实施例，所述形成预开口的各向异性干法刻蚀工艺包括：采用HBr、Cl₂、SF₆、NF₃、O₂、Ar、He、CH₂F₂和CHF₃中一种或几种作为刻蚀气体，刻蚀气体的流量为50sccm～500sccm，偏压为100V～600V，源功率为200W～600W，温度为30℃～60℃。

作为一个实施例，所述在各向异性干法刻蚀之后的湿法刻蚀工艺包括：采用四甲基氢氧化铵溶液(TMAH)作为刻蚀溶液，其中四甲基氢氧化铵的质量浓度百分比范围是1％～10％，溶液温度为20℃～50℃，时间为30秒～300秒。

参考图9，形成填充满所述沟槽24(参考图8)的应力层25。

所述应力层25的材料为锗硅，且应力层25的顶面高于半导体衬底20表面5nm～20nm。

形成锗硅应力层25的工艺，作为一个实施例，可以为选择性外延生长，包括：工艺温度500℃～800℃，气压1托～100托，采用硅源气体和锗源气体的混合气体，硅源气体为SiH₄和SiH₂Cl₂中的一种或几种，所述锗源气体为GeH₄，混合气体的流量为1sccm～1000sccm。

在选择性外延生长形成锗硅应力层25时，由于栅极层214顶角附近的侧墙23得到了加厚，因此Ge原子在扩散进入这部分侧墙23后，不容易接触到栅极层214的顶角表面，这就大大降低了锗硅晶核在栅极层214顶角的形核几率，避免了外延颗粒的形成，从而避免了器件失效，同时提高了产品良率。

基于上述任一半导体结构形成方法的实施例，本发明还提供了一种半导体结构的实施例，请继续参考图9，包括：

半导体衬底20；

位于所述半导体衬底20表面的若干栅极层214和位于栅极层214表面的保护层22，位于所述栅极层214侧壁和保护层22侧壁的侧墙23，所述栅极层214顶部的部分侧壁相对剩余部分侧壁向栅极层214内缩进；

位于未被栅极层214和侧墙23覆盖的半导体衬底20内的应力层25，所述应力层25的顶面高于半导体衬底20表面。

所述半导体衬底20为硅衬底、锗衬底或绝缘体上硅衬底。

所述栅极层214为多晶硅或者无定型硅，所述栅极层214的厚度为

在所述栅极层214和半导体衬底20之间还可以形成有栅介质层，所述栅介质层未在图9中示出。所述栅介质层可以为氧化硅或者氮氧化硅，厚度为

所述栅极层214侧壁中的顶部部分相对剩余部分向栅极层214内缩进的距离为1nm～3nm，所述缩进部分侧壁的高度为2nm～8nm。

所述应力层25的剖面侧壁与半导体衬底20表面呈“Σ”(Sigma，西格玛)形，所述Σ形的顶角向侧墙23下方延伸。

在本实施例中，由于栅极层214顶部侧壁相对剩余部分向栅极层214内缩进1nm～3nm，相当于增加了覆盖该区域的侧墙23的厚度，所述增加的厚度即为1nm～3nm。在后续选择性外延生长形成应力层时，由于栅极层214顶角附近的侧墙23得到了加厚，因此Ge原子在扩散进入这部分侧墙23后，不容易接触到栅极层214的顶角表面，这就大大降低了锗硅晶核在栅极层214顶角的形核几率，避免了外延颗粒的形成，从而避免了器件失效，同时提高了产品良率。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种半导体结构的形成方法，其特征在于，包括：

提供半导体衬底和覆盖所述半导体衬底表面的栅极层膜，所述栅极层膜表面形成有若干图形化的保护层，相邻保护层的间隔距离为第一距离；

以所述图形化的保护层为掩模，刻蚀部分栅极层膜，形成位于栅极层膜中的开口，所述开口的宽度大于第一距离；

在形成所述开口之后，以所述保护层为掩模，刻蚀开口下方的栅极层膜直至暴露半导体衬底表面，形成栅极层，所述栅极层顶部的部分侧壁相对剩余部分侧壁向栅极层内缩进；

形成位于所述栅极层和保护层侧壁表面的侧墙；

在所述侧墙一侧暴露出的半导体衬底中形成沟槽；

形成填充满所述沟槽的应力层。

2.如权利要求1所述的半导体结构形成方法，其特征在于，所述开口具有垂直半导体衬底表面的第一侧壁，且所述第一侧壁位于保护层下方。

3.如权利要求2所述的半导体结构形成方法，其特征在于，所述开口的宽度比第一距离大2nm～6nm，所述开口的深度为2nm～8nm。

4.如权利要求2所述的半导体结构形成方法，其特征在于，刻蚀部分栅极层膜形成开口的工艺为各向同性的干法刻蚀或者各向同性的湿法刻蚀。

5.如权利要求4所述的半导体结构形成方法，其特征在于，所述刻蚀部分栅极层膜形成开口的各向同性干法刻蚀，包括：采用HBr、Cl₂、SF₆、NF₃、O₂、Ar、He、CH₂F₂和CHF₃中一种或几种作为刻蚀气体，刻蚀气体的流量为50sccm～500sccm，偏压为0V～50V，源功率为200W～600W，温度为30℃～60℃。

6.如权利要求4所述的半导体结构形成方法，其特征在于，所述刻蚀部分栅极层膜形成开口的各向同性湿法刻蚀，包括：采用四甲基氢氧化铵溶液(TMAH)作为刻蚀溶液，其中四甲基氢氧化铵的质量浓度百分比范围是1％～10％，溶液温度为20℃～50℃，时间为30秒～150秒。

7.如权利要求1所述的半导体结构形成方法，其特征在于，刻蚀开口下方栅极层膜的工艺为各向异性的干法刻蚀，包括：采用HBr、Cl₂、SF₆、NF₃、O₂、Ar、He、CH₂F₂和CHF₃中的一种或几种作为刻蚀气体，刻蚀气体的流量为50sccm～500sccm，偏压为100V～450V，源功率为200W～600W，温度为30℃～60℃。

8.如权利要求1所述的半导体结构形成方法，其特征在于，所述侧墙在栅极层顶角附近的厚度得到增加，适于保护栅极层顶部，避免生长出外延颗粒。

9.如权利要求1所述的半导体结构形成方法，其特征在于，所述半导体衬底为硅衬底、锗衬底或绝缘体上硅衬底。

10.如权利要求1所述的半导体结构形成方法，其特征在于，所述栅极层膜为多晶硅或者无定型硅，所述栅极层膜的形成工艺为化学气相沉积或者物理气相沉积，所述栅极层膜的厚度为

11.如权利要求1所述的半导体结构形成方法，其特征在于，所述保护层为氮化硅、氮氧化硅或者碳氧化硅，保护层的厚度为

12.如权利要求1所述的半导体结构形成方法，其特征在于，所述侧墙的材料为氮化硅、氮氧化硅或者碳氧化硅，所述侧墙的底部厚度为5nm～15nm。

13.如权利要求12所述的半导体结构形成方法，其特征在于，形成所述侧墙的步骤包括：形成覆盖栅极层侧壁、保护层侧壁和顶面、未被栅极层覆盖的半导体衬底表面的侧墙层；回刻蚀所述侧墙层，形成侧墙，暴露出保护层顶面以及部分未被栅极层覆盖的半导体衬底表面。

14.如权利要求13所述的半导体结构形成方法，其特征在于，回刻蚀所述侧墙层的工艺为各项异性的干法刻蚀，所述干法刻蚀工艺包括：采用包括CF₄、CH₃F、CH₂F₂、CHF₃、CH₄、O₂、N₂、NF₃、Ar和He中一种或几种的刻蚀气体，刻蚀气体的流量为5sccm～300sccm，偏压为100V～550V，源功率为150W～500W，温度为35℃～60℃。

15.如权利要求1所述的半导体结构形成方法，其特征在于，所述沟槽剖面的侧壁与半导体衬底表面呈Σ形，所述Σ形的顶角向侧墙下方延伸。

16.如权利要求15所述的半导体结构形成方法，其特征在于，形成所述沟槽的步骤包括：采用各向异性的干法刻蚀工艺在侧墙一侧暴露出的半导体衬底中形成预开口，所述预开口侧壁垂直于半导体衬底表面；采用各向异性的湿法刻蚀工艺刻蚀所述预开口的侧壁和底部，形成沟槽，使形成的沟槽与半导体衬底表面呈Σ形。

17.如权利要求1所述的半导体结构形成方法，其特征在于，所述应力层的材料为锗硅，且应力层的顶面高于半导体衬底表面5nm～20nm。

18.如权利要求17所述的半导体结构形成方法，其特征在于，形成所述应力层的工艺为选择性外延生长，包括：工艺温度500℃～800℃，气压1托～100托，采用硅源气体和锗源气体的混合气体，硅源气体为SiH₄和SiH₂Cl₂中的一种或几种，所述锗源气体为GeH₄，混合气体的流量为1sccm～1000sccm。

19.一种根据权利要求1至权利要求18任一项所述方法形成的半导体结构，其特征在于，包括：

半导体衬底；

位于所述半导体衬底表面的若干栅极层和位于栅极层表面的保护层，位于所述栅极层侧壁和保护层侧壁的侧墙，所述栅极层顶部的部分侧壁相对剩余部分侧壁向栅极层内缩进；

位于未被栅极层和侧墙覆盖的半导体衬底内的应力层，所述应力层的顶面高于半导体衬底表面。