CN105702723B

CN105702723B - 晶体管及其形成方法

Info

Publication number: CN105702723B
Application number: CN201410707066.4A
Authority: CN
Inventors: 刘焕新
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-11-27
Filing date: 2014-11-27
Publication date: 2020-03-10
Anticipated expiration: 2034-11-27
Also published as: CN105702723A

Abstract

一种晶体管及其形成方法，所述晶体管的形成方法包括：提供半导体衬底；在所述半导体衬底表面形成栅极结构；在所述栅极结构两侧的半导体衬底内形成凹槽；形成填充满所述凹槽的应力层；形成覆盖半导体衬底、应力层以及栅极结构的非晶半导体材料层；以所述栅极结构顶部作为停止层，对所述非晶半导体材料层进行平坦化，形成表面与栅极结构顶部齐平的非晶半导体层；采用湿法刻蚀工艺刻蚀所述非晶半导体层，在所述应力层表面形成盖帽层。上述方法可以提高晶体管的性能。

Description

晶体管及其形成方法

技术领域

本发明涉及半导体技术领域，特别涉及晶体管及其形成方法。

背景技术

随着半导体技术的不断发展，半导体器件的尺寸逐渐缩小，晶体管的性能也受到影响。为了进一步提高晶体管的性能，应力工程被引入晶体管的制程中。对晶体管的沟道区域施加压应力可以提高沟道区域内的空穴迁移率，而对晶体管的沟道区域施加张应力，则可以提高沟道区域内的电子迁移率。

由于电子在单晶硅中的迁移率大于空穴的迁移率，所以，现有技术通常通过应力工程提高PMOS晶体管的空穴迁移率，以使得PMOS晶体管的载流子迁移率与NMOS晶体管的载流子迁移率匹配。一般通过采用应力材料形成PMOS晶体管的源极和漏极，以对PMOS晶体管的沟道区域施加压应力，从而提高所述PMOS晶体管的沟道区域内的空穴迁移率。具体包括：在PMOS晶体管的栅极结构两侧的半导体衬底内形成凹槽，然后再在所述凹槽内填充应力材料作为PMOS晶体管的源极和漏极。所述应力材料的晶格常数大于半导体衬底沟道区域的晶格常数，从而会对PMOS晶体管的沟道区域施加压应力。所述PMOS晶体管采用的应力材料一般为SiGe。现有技术也可以采用SiC作为NMOS晶体管的源极和漏极，进一步提高NMOS晶体管的载流子迁移率。

现有技术形成的源极和漏极表面具有凹陷，影响晶体管的性能。

发明内容

本发明解决的问题是提供一种晶体管及其形成方法，提高形成的晶体管的性能。

为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成栅极结构；在所述栅极结构两侧的半导体衬底内形成凹槽；形成填充满所述凹槽的应力层；形成覆盖半导体衬底、应力层以及栅极结构的非晶半导体材料层；以所述栅极结构顶部作为停止层，对所述非晶半导体材料层进行平坦化，形成表面与栅极结构顶部齐平的非晶半导体层；采用湿法刻蚀工艺刻蚀所述非晶半导体层，在所述应力层表面形成盖帽层。

可选的，所述非晶半导体材料层的材料为非晶硅。

可选的，形成所述非晶半导体材料层的方法包括：采用气体SiH₄、H₂和Ar，反应温度为250℃～450℃，反应压强为50Pa～70Pa，其中，SiH₄的流量为20sccm～200sccm，H₂和Ar的流量均为10sccm～100sccm。

可选的，采用化学机械研磨工艺对所述非晶半导体材料层进行平坦化。

可选的，所述湿法刻蚀工艺采用的刻蚀溶液为四甲基氢氧化铵溶液，质量浓度为1.5％～2.4％，刻蚀温度为25℃～70℃，刻蚀时间为30s～30min。

可选的，通过调整所述湿法刻蚀的时间，控制所述盖帽层的厚度。

可选的，所述盖帽层的厚度为

可选的，所述应力层的材料为SiGe或SiC。

可选的，所述应力层包括位于凹槽内壁表面的种子层和位于种子层表面填充满所述凹槽的体层。

可选的，所述种子层的材料为SiGe，其中Ge的摩尔浓度为10％～25％；所述体层的材料为SiGe，其中Ge的摩尔浓度为25％～40％。

可选的，所述种子层的材料为SiC，其中，C摩尔浓度为1％～3％；所述体层的材料为SiC，其中C含量为3％～10％。

可选的，所述体层内具有P型或N型掺杂离子，所述体层内的P型或N型掺杂离子的浓度为1E19atom/cm³～1E20atom/cm³。

可选的，所述半导体衬底内还形成有若干浅沟槽隔离结构，所述栅极结构以及凹槽位于相邻的浅沟槽隔离结构之间，所述浅沟槽隔离结构的表面高于半导体衬底表面，所述浅沟槽隔离表面与半导体衬底表面之间的高度差大于或等于盖帽层的厚度。

可选的，所述栅极结构包括：位于部分半导体衬底表面的栅介质层，位于栅介质层表面的栅极。

可选的，所述栅极结构还包括位于栅极表面的掩膜层。

可选的，在形成所述凹槽之前，在所述栅极结构的侧壁表面形成侧墙。

可选的，所述侧墙包括第一侧墙和位于第一侧墙表面的第二侧墙。

可选的，在形成所述第一侧墙之后，在所述栅极结构和第一侧两侧的半导体衬底内进行轻掺杂离子注入，然后在所述第一侧墙表面形成第二侧墙。

可选的，所述凹槽具有Σ形的侧壁。

本发明的技术方案还提供一种采用上述方法形成的晶体管，包括：半导体衬底；位于所述半导体衬底表面的栅极结构；位于所述栅极结构两侧的半导体衬底内的凹槽；填充满所述凹槽的应力层；位于所述应力层表面的盖帽层，所述盖帽层的材料为非晶半导体材料。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中，在半导体衬底上形成栅极结构之后，在栅极结构两侧的半导体衬底内形成凹槽，在凹槽内形成应力层，然后形成覆盖所述应力层栅极结构的非晶半导体材料层；对所述非晶半导体材料层进行平坦化形成表面与栅极结构顶部表面齐平的非晶半导体层；然后对所述非晶半导体层进行湿法刻蚀，形成位于应力层表面的盖帽层。由于所述非晶半导体材料层不存在晶格结构，所以不会在非晶半导体材料层和应力层的界面上出现晶格不匹配等问题，所以不会对应力层施加晶格应力，影响应力层对沟道区域施加的应力，并且，可以使最终形成的盖帽层的表面平坦。由于所述非晶半导体层不具有晶格结构，所以，所述湿法刻蚀工艺在各个方向上具有均匀的刻蚀速率，并且，由于位于栅极结构两侧的非晶半导体层的表面齐平，所以，最终刻蚀非晶半导体层剩余的位于栅极结构两侧的盖帽层的厚度一致，且表面平坦。后续在所述盖帽层表面形成金属层，使所述金属层与盖帽层反应形成金属硅化物层，作为晶体管的源极、漏极表面的接触层，与现有技术相比，所述盖帽层的表面平坦，从而可以降低形成的接触层的接触电阻，提高形成的晶体管的性能。

进一步的，形成所述非晶半导体材料层的反应温度为250℃～450℃，沉积温度较低，不会使下方的应力层的应力被释放，可以保持应力层对沟道区域施加较大的应力作用。

附图说明

图1至图9是本发明的实施例的晶体管的形成过程的结构示意图。

具体实施方式

如背景技术中所述，现有技术形成的源极和漏极表面会具有凹陷，使得源极和漏极的表面接触电阻较高，影响晶体管性能。

研究发现，目前采用应力工程形成晶体管的源极和漏极的过程中，所述源极和漏极的应力材料的形成过程一般包括种子层、位于种子层表面的体层和位于体层表面的盖帽层。所述盖帽层的材料一般为外延硅或具有掺杂离子的外延硅层，但是在形成所述盖帽层的过程中，所述盖帽层内往往会出现凹陷。发明人研究发现，所述盖帽层内出现凹陷主要是由于，盖帽层与应力层之间存在晶格不匹配的问题，在盖帽层的形成过程中，导致盖帽层的沉积质量较差，使得最终形成的盖帽层表面会出现凹陷。

本发明的实施例中，在应力层形成非晶半导体材料作为盖帽层，避免盖帽层与应力层之间的晶格不匹配问题，从而提高形成的盖帽层的表面平整度，进而提高形成的晶体管的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

请参考图1，提供半导体衬底100。

所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底100的类型不应限制本发明的保护范围。本实施例中，所述半导体衬底100的材料为单晶硅。

本实施例中，待形成的晶体管为平面晶体管，后续直接在所述半导体衬底100表面形成栅极结构；在本发明的其他实施例中，待形成的晶体管可以是鳍式场效应晶体管，所述半导体衬底100还包括鳍部，后续在半导体衬底100上形成横跨鳍部的栅极结构，以及在栅极结构两侧的鳍部内形成应力层。

本实施例中，所述半导体衬底100内还形成有若干浅沟槽隔离结构。所述浅沟槽隔离结构包括垫氧化层101和位于所述垫氧化层101表面的隔离层102。所述浅沟槽隔离结构与隔离所述半导体衬底100内的有源区，后续在所述有源区上形成晶体管。形成所述浅沟槽隔离结构的方法包括：在所述半导体衬底100内形成浅沟槽，然后采用氧化工艺在所述浅沟槽内壁表面以及半导体衬底100表面形成垫氧化层101，再在所述垫氧化层101表面形成填充满所述浅沟槽隔离层，并对所述隔离层102和垫氧化层101进行刻蚀，形成浅沟槽隔离结构，去除有源区表面的隔离层和垫氧化层。所述浅沟槽隔离结构的表面高于半导体衬底100的表面，具体，所述浅沟槽隔离结构表面与半导体衬底100表面之间的高度差，可以根据后续待形成的盖帽层的厚度进行调整，使所述浅沟槽隔离结构表面与半导体衬底100表面之间的高度差大于或等于待形成的盖帽层的厚度。本实施例中，所述浅沟槽隔离结构表面与半导体衬底100表面之间的高度差为

请参考图2，在所述半导体衬底100部分表面形成栅极结构，所述栅极结构包括：位于半导体衬底100表面的栅介质层201，位于所述栅介质层201表面的栅极202。

所述栅介质层201的材料为氧化硅，所述栅极202的材料为多晶硅。在本发明的其他实施例中，所述栅介质层201的材料为高K介质材料，所述栅极202的材料为金属。

本实施例中，所述栅极结构还包括位于栅极202表面的掩膜层203。

形成所述栅极结构的方法包括：在所述半导体衬底100和浅沟槽隔离结构表面依次形成栅介质材料层和位于所述栅介质材料层表面的栅极材料层，在所述栅极材料层表面形成掩膜层203，所述掩膜层203定义出待形成的栅极结构的位置和尺寸；以所述掩膜层203为掩膜，刻蚀所述栅极材料层和栅介质材料层，形成栅极结构。所述掩膜层203在后续工艺中可以保护所述栅极202。

在本发明的其他实施例中，也可以仅刻蚀所述栅极材料层，对栅介质材料层不进行图形化。

在本发明的其他实施例中，所述待形成的晶体管为鳍式场效应晶体管。所述栅极结构横跨半导体衬底100上的鳍部，图2可以是沿鳍部长度方向的剖面示意图。后续在栅极结构两侧的鳍部内形成源极和漏极。

请参考图3，在所述栅极结构侧壁表面形成侧墙，所述侧墙包括第一侧墙301和位于第一侧墙301表面的第二侧墙302。

所述第一侧墙301的材料为氧化硅，所述第二侧墙302的材料为氮化硅，或者所述第二侧墙302包括氧化硅层和位于氧化硅层表面的氮化硅层。在本发明的其他实施例中，所述第一侧墙301和第二侧墙302的材料还可以是其他绝缘材料。所述侧墙可以在后续工艺过程中保护所述栅极结构。

本发明的其他所述例中，在形成所述第一侧墙301之后，对所述栅极结构两侧的半导体衬底100内进行轻掺杂离子注入，在所述半导体衬底100内形成轻掺杂区，可以改善形成的晶体管的短沟道效应。所述轻掺杂离子注入的掺杂离子类型与待形成的晶体管的类型一致。

请参考图4，在所述栅极结构两侧的半导体衬底100内形成凹槽401。

以所述侧墙和栅极结构作为掩膜，刻蚀所述栅极结构两侧的半导体衬底100，形成凹槽401，后续在所述凹槽401内填充应力层，形成源极和漏极。

本实施例中，待形成的晶体管为平面晶体管，所述凹槽401具有Σ形侧壁，可以提高后续在凹槽401内形成的应力层与晶体管的沟道区域之间的接触面积，提高沟道区域受到的应力作用。

本实施例中，采用干法刻蚀与湿法刻蚀工艺形成所述具有Σ形侧壁的凹槽401，具体的，首先采用干法刻蚀工艺刻蚀所述半导体衬底100，形成侧壁垂直的开口，然后采用湿法刻蚀工艺继续沿开口刻蚀半导体衬底100，由于所述半导体衬底100各个晶向上的刻蚀速率不同，最终形成具有Σ形侧壁的凹槽401。所述干法刻蚀工艺采用的刻蚀气体为Cl₂、CCl₂F₂、HBr或HCl，所述湿法刻蚀采用的刻蚀溶液为氢氧化钾溶液或四甲基氢氧化铵(TMAH)溶液。

在本发明的其他实施例中，所述待形成的晶体管为鳍式场效应晶体管，刻蚀栅极结构两侧的鳍部形成的凹槽可以具有垂直于半导体衬底100表面的侧壁。由于鳍式场效应晶体管的沟道区域宽度较大，在具有垂直侧壁的凹槽内形成应力层已经能够对鳍式场效应晶体管的沟道区域施加足够的应力，所以，仅需形成具有垂直侧壁的凹槽。所述垂直侧壁的凹槽可以采用干法刻蚀工艺形成。

请参考图5，在所述凹槽401的内壁表面形成种子层402。

本实施例中，所述待形成的晶体管为PMOS晶体管，所述种子层402的材料为SiGe，可以对PMOS晶体管的沟道区域施加压应力，以提高PMOS晶体管的沟道区域内的空穴的迁移率。

采用选择性外延工艺形成所述种子层402，所述选择性外延工艺采用的外延气体包括：锗源气体、硅源气体、HCl和H₂，其中，锗源气体为GeH₄，硅源气体包括SiH₄或SiH₂Cl₂等含硅气体，锗源气体、硅源气体和HCl的气体流量为1sccm～1000sccm，H₂的流量为0.1slm～50slm。所述选择性外延工艺的温度为500℃～800℃，压强为1Torr～100Torr。其中HCl作为选择性气体，用于增加沉积的选择性，使得所述种子层402仅形成在凹槽401的内壁表面。可以通过调整所述选择性外延过程中，锗源气体和硅源气体的比例，调整最终形成的种子层402内的Ge含量，所述Ge含量为Ge的摩尔百分比。

本实施例中，所述种子层402内的Ge含量为10％～25％，所述种子层402内的Ge含量较低，使得种子层402的晶格常数与半导体衬底100的晶格常数差距较小，由于晶格结构具有弛豫特性，从而使得所述种子层402与半导体衬底100的界面上不存在或仅存在少量缺陷，随着种子层402厚度的增加，种子层402内的缺陷数量也逐渐减少至消失。本实施例中，所述种子层402的厚度为20nm～30nm，使得所述种子层402表面没有缺陷，进而提高后续在种子层402表面形成的体层的质量。

所述种子层402内的Ge含量可以均匀分布，在本发明的其他实施例中，所述种子层402内的Ge含量也可以随着种子层402的厚度增加，从种子层402与凹槽401界面至种子层402表面，Ge的含量逐渐升高，从而进一步降低种子层402与凹槽401内壁的晶格常数差异，进一步减少种子层402内的缺陷。

在本发明的其他实施例中，待形成的晶体管为NMOS晶体管，所述种子层402的材料为SiC，可以对NMOS晶体管的沟道区域施加张应力，以提高NMOS晶体管的沟道区域内的电子的迁移率。可以采用选择性外延工艺形成所述种子层402，所述种子层402内的C的摩尔浓度可以为1％～3％，所述种子层402内的C含量较低，与半导体衬底100的晶格常数差距较小，使得所述种子层402与半导体衬底100的界面上不存在或仅存在少量缺陷，随着种子层402厚度的增加，种子层402内的缺陷数量也逐渐减少至消失。所述种子层402内的C含量可以均匀分布也可以随着种子层402的厚度增加C的含量逐渐升高,从而进一步降低种子层402与凹槽401内壁的晶格常数差异，进一步减少种子层402内的缺陷。

请参考图6，在所述种子层402表面形成填充满所述凹槽401(请参考图5)的体层403。

所述体层403和种子层402构成位于凹槽401内的应力层，对沟道区域提供应力，提高晶体管的性能。

本实施例中，所述体层403的材料也为SiGe，可以对PMOS晶体管的沟道区域提供压应力，从而提高PMOS晶体管的性能。在本发明的其他实施例中，所述体层403的材料也可以是SiC。

采用选择性外延工艺形成所述体层403，所述选择性外延工艺采用的外延气体包括：锗源气体、硅源气体、HCl和H₂，其中，锗源气体为GeH₄，硅源气体包括SiH₄或SiH₂Cl₂等含硅气体，锗源气体、硅源气体和HCl的气体流量为1sccm～1000sccm，H₂的流量为0.1slm～50slm。所述选择性外延工艺的温度为500℃～800℃，压强为1Torr～100Torr。其中HCl作为选择性气体，用于增加沉积的选择性，使得所述体层403仅形成在种子层402表面。可以通过调整所述选择性外延过程中，锗源气体和硅源气体的比例，调整最终形成的体层403内的Ge含量，所述Ge含量为Ge的摩尔百分比。

所述体层403内的Ge含量大于种子层402的Ge含量，可以提高所述体层403与半导体衬底100之间的晶格常数差距，从而对晶体管的沟道区域施加较大的应力。本实施例中，所述体层403内的Ge摩尔浓度为25％～40％。

由于所述种子层402与体层403之间的晶格常数差异较小，与直接在凹槽401内壁表面形成所述体层403相比，在所述种子层402上形成所述体层403可以减少所述体层403内的缺陷。

所述体层403内的Ge含量可以均匀分布，在本发明的其他实施例中，所述体层403内的Ge含量也可以随着体层403的厚度增加，逐渐升高，从而进一步降低体层403与种子层402界面上的晶格常数差异，减少体层403内的缺陷。

本实施例中，所述体层403内还可以具有P型掺杂离子，所述P型掺杂离子为B、Ga或In，所述P型掺杂离子可以为PMOS晶体管提供载流子。可以在采用选择性外延工艺形成所述体层403的过程中，采用原位掺杂工艺，使形成的体层403内具有P型掺杂离子。本实施例中，形成体层403的选择性外延工艺的外延气体中还包括掺杂气体，所述掺杂气体包括B₂H₆的等含有P型掺杂离子的气体，所述掺杂气体的流量为1sccm～1000sccm。所述体层403内的P型掺杂离子浓度为1E19atom/cm³～1E20atom/cm³。

在本发明的其他实施例中，所述体层403的材料也可以是SiC，可以采用选择性外延工艺形成所述体层403，其中所述体层403内的C含量3％～10％，可以提高所述体层403与半导体衬底100之间的晶格常数差距，从而对晶体管的沟道区域施加较大的张应力，提高形成的NMOS晶体管的性能。

所述体层403内的C含量可以均匀分布，在本发明的其他实施例中，所述体层403内的C含量也可以随着体层403的厚度增加，逐渐升高，从而进一步降低体层403与种子层402界面上的晶格常数差异，减少体层403内的缺陷。在本发明的其他实施例中，在接近体层403的顶部表面区域，所述C的含量可以逐渐下降。所述体层403内还可以具有N型掺杂离子，所述N型掺杂离子为P、As或Sb，所述N型掺杂离子可以为NMOS晶体管提供载流子。可以在形成所述体层403的过程中，在外延气体中加入N型掺杂气体，例如PH₃，以形成具有N型掺杂离子的体层403。所述PH₃流量可以是1sccm～1000sccm。所述体层403内的N型掺杂离子浓度为1E19atom/cm³～1E20atom/cm³。

请参考图7，形成覆盖半导体衬底100、应力层以及栅极结构的非晶半导体材料层500。

本实施例中，所述非晶半导体材料层500的材料为非晶硅。所述非晶半导体材料层500后续用于形成位于应力层表面的盖帽层。

可以采用化学气相沉积工艺形成所述非晶半导体材料层500。具体的，本实施例中，形成所述非晶半导体材料层500的方法包括：采用气体SiH₄、H₂和Ar，反应温度为250℃～450℃，反应压强为50Pa～70Pa，其中，SiH₄的流量为20sccm～200sccm，H₂和Ar的流量均为10sccm～100sccm。形成所述非晶半导体材料层500的反应温度为250℃～450℃，如果所述反应温度过高，容易引起非晶半导体材料层500的结晶化。

现有技术通常在形成应力层之后，直接在所述应力层表面采用选择性外延形成单晶硅层或其他晶体半导体材料层作为盖帽层。形成单晶硅的工艺温度一般较高为600℃～800℃左右，以促使半导体材料结晶化。而在高温工艺下容易引起应力层内的应力释放，降低所述应力层对于晶体管的沟道区域施加的应力作用，从而降低晶体管的性能。并且，形成单晶硅层或其他晶体半导体材料作为盖帽层，会由于盖帽层与应力层之间的晶格差异导致形成的盖帽层表面会出现凹陷等问题。

本实施例中，在所述应力层表面形成非晶半导体材料层500，沉积温度较低，不会使下方的应力层的应力被释放，可以保持应力层对沟道区域施加较大的应力作用，并且，由于非晶半导体材料层500不存在晶格结构，所以不会在非晶半导体材料层500和应力层的界面上出现晶格不匹配等问题，所以也不会对应力层施加晶格应力，影响应力层对沟道区域施加的应力。

请参考图8，以所述栅极结构顶部作为停止层，对所述非晶半导体材料层500(请参考图7)进行平坦化，形成表面与栅极结构顶部齐平的非晶半导体层501。

本实施例中，采用化学机械研磨工艺对所述非晶半导体材料层500进行平坦化，形成非晶半导体层501，且所述非晶半导体层501表面与栅极结构的顶部表面齐平，便于后续对所述非晶半导体层501进行湿法刻蚀。

请参考图9，采用湿法刻蚀工艺刻蚀所述非晶半导体层501(请参考图8)，在所述应力层表面形成盖帽层502。

本实施例中，所述湿法刻蚀工艺采用的刻蚀溶液为四甲基氢氧化铵溶液，质量浓度为1.5％～2.4％，刻蚀温度为25℃～70℃，刻蚀时间为30s～30min。由于所述非晶半导体层501不具有晶格结构，所以，所述湿法刻蚀工艺在各个方向上具有均匀的刻蚀速率，并且，由于位于栅极结构两侧的非晶半导体层501的表面齐平，所以，最终刻蚀非晶半导体层501剩余的位于栅极结构两侧的盖帽层502的厚度一致，且表面平坦。

在本发明的其他实施例中，所述湿法刻蚀工艺也可以采用KOH或氨水等溶液作为刻蚀溶液，对所述非晶半导体层501进行湿法刻蚀。

在刻蚀过程中，可以通过调整所述湿法刻蚀的时间，控制形成的所述盖帽层502的厚度。本实施例中，由于浅沟槽隔离结构表面高于半导体衬底100表面，也高于应力层表面，所以，所述盖帽层502的厚度小于或等于浅沟槽隔离结构与半导体衬底100之间的高度差，以便能够完全去除位于浅沟槽隔离结构表面的非晶半导体层501，使所述盖帽层502仅位于应力层表面。本实施例中，所述盖帽层502的厚度为

后续在所述盖帽层502表面形成金属层，使所述金属层与盖帽层502反应形成金属硅化物层，作为晶体管的源极、漏极表面的接触层。与现有技术相比，所述盖帽层502的表面平坦，从而可以降低形成的接触层的接触电阻，提高形成的晶体管的性能。

本发明的实施例还提供一种采用上述方法形成的晶体管。

请参考图9，所述晶体管包括：半导体衬底100；位于所述半导体衬底100表面的栅极结构；位于所述栅极结构两侧的半导体衬底100内的凹槽；填充满所述凹槽的应力层；位于所述应力层表面的盖帽层502，所述盖帽层502的材料为非晶半导体材料。

所述栅极结构包括：位于半导体衬底100表面的栅介质层201、位于栅介质层201表面的栅极202。本实施例中，所述栅极结构还包括位于栅极202表面的掩膜层203。

所述应力层包括位于凹槽内壁表面的种子层402，以及位于所述种子层402表面填充满所述凹槽的体层403。所述应力层的材料可以是SiGe或SiC。

所述盖帽层502的材料为非晶硅，厚度为

由于所述盖帽层502的材料为非晶材料，不具有晶格结构，所以所述盖帽层502与应力层的界面上不会出现晶格不匹配的问题，从而使得所述盖帽层502表面平坦，不会出现凹陷等缺陷。后续使所述盖帽层502与金属反应形成金属硅化物层作为接触层，可以降低所述接触层的接触电阻，提高晶体管的性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种晶体管的形成方法，其特征在于，包括：

提供半导体衬底；

在所述半导体衬底表面形成栅极结构；

在所述栅极结构两侧的半导体衬底内形成凹槽；

形成填充满所述凹槽的应力层；

采用化学气相沉积工艺，形成覆盖半导体衬底、应力层以及栅极结构的非晶半导体材料层；

以所述栅极结构顶部作为停止层，对所述非晶半导体材料层进行平坦化，形成表面与栅极结构顶部齐平的非晶半导体层；

采用湿法刻蚀工艺刻蚀所述非晶半导体层，在所述应力层表面形成盖帽层。

2.根据权利要求1所述的晶体管的形成方法，其特征在于，所述非晶半导体材料层的材料为非晶硅。

3.根据权利要求2所述的晶体管的形成方法，其特征在于，形成所述非晶半导体材料层的方法包括：采用气体SiH₄、H₂和Ar，反应温度为250℃～450℃，反应压强为50Pa～70Pa，其中，SiH₄的流量为20sccm～200sccm，H₂和Ar的流量均为10sccm～100sccm。

4.根据权利要求1所述的晶体管的形成方法，其特征在于，采用化学机械研磨工艺对所述非晶半导体材料层进行平坦化。

5.根据权利要求3所述的晶体管的形成方法，其特征在于，所述湿法刻蚀工艺采用的刻蚀溶液为四甲基氢氧化铵溶液，质量浓度为1.5％～2.4％，刻蚀温度为25℃～70℃，刻蚀时间为30s～30min。

6.根据权利要求5所述的晶体管的形成方法，其特征在于，通过调整所述湿法刻蚀的时间，控制所述盖帽层的厚度。

7.根据权利要求6所述的晶体管的形成方法，其特征在于，所述盖帽层的厚度为

8.根据权利要求1所述的晶体管的形成方法，其特征在于，所述应力层的材料为SiGe或SiC。

9.根据权利要求8所述的晶体管的形成方法，其特征在于，所述应力层包括位于凹槽内壁表面的种子层和位于种子层表面填充满所述凹槽的体层。

10.根据权利要求9所述的晶体管的形成方法，其特征在于，所述种子层的材料为SiGe，其中Ge的摩尔浓度为10％～25％；所述体层的材料为SiGe，其中Ge的摩尔浓度为25％～40％。

11.根据权利要求9所述的晶体管的形成方法，其特征在于，所述种子层的材料为SiC，其中，C摩尔浓度为1％～3％；所述体层的材料为SiC，其中C摩尔浓度为3％～10％。

12.根据权利要求9所述的晶体管的形成方法，其特征在于，所述体层内具有P型或N型掺杂离子，所述体层内的P型或N型掺杂离子的浓度为1E19 atom/cm³～1E20 atom/cm³。

13.根据权利要求1所述的晶体管的形成方法，其特征在于，所述半导体衬底内还形成有若干浅沟槽隔离结构，所述栅极结构以及凹槽位于相邻的浅沟槽隔离结构之间，所述浅沟槽隔离结构的表面高于半导体衬底表面，所述浅沟槽隔离结构表面与半导体衬底表面之间的高度差大于或等于盖帽层的厚度。

14.根据权利要求1所述的晶体管的形成方法，其特征在于，所述栅极结构包括：位于部分半导体衬底表面的栅介质层，位于栅介质层表面的栅极。

15.根据权利要求14所述的晶体管的形成方法，其特征在于，所述栅极结构还包括位于栅极表面的掩膜层。

16.根据权利要求15所述的晶体管的形成方法，其特征在于，在形成所述凹槽之前，在所述栅极结构的侧壁表面形成侧墙。

17.根据权利要求16所述的晶体管的形成方法，其特征在于，所述侧墙包括第一侧墙和位于第一侧墙表面的第二侧墙。

18.根据权利要求17所述的晶体管的形成方法，其特征在于，在形成所述第一侧墙之后，在所述栅极结构和第一侧墙两侧的半导体衬底内进行轻掺杂离子注入，然后在所述第一侧墙表面形成第二侧墙。

19.根据权利要求1所述的晶体管的形成方法，其特征在于，所述凹槽具有Σ形的侧壁。

20.根据权利要求1至19中任一项权利要求所述的晶体管的形成方法所形成的晶体管，其特征在于，包括：

半导体衬底；

位于所述半导体衬底表面的栅极结构；

位于所述栅极结构两侧的半导体衬底内的凹槽；

填充满所述凹槽的应力层；

位于所述应力层表面的盖帽层，所述盖帽层的材料为非晶半导体材料。