CN103077894A - 半导体制作工艺 - Google Patents

Abstract

本发明公开一种半导体制作工艺，其包含有下述步骤。首先，提供一基底。接着，形成一栅极结构于基底上。而后，形成一间隙壁于栅极结构侧边的基底上，其中间隙壁包含一第一间隙壁，以及一位于第一间隙壁外侧的第二间隙壁。之后，进行一第一蚀刻制作工艺，以于间隙壁侧边的基底中蚀刻出至少一凹槽并完全移除第二间隙壁，其中第一蚀刻制作工艺对于第一间隙壁的蚀刻率小于第二间隙壁的蚀刻率。然后，形成一外延层于凹槽中。

Description

半导体制作工艺

技术领域

本发明涉及一种半导体制作工艺，特别是涉及一种采用具有不同蚀刻率的双层间隙壁的半导体制作工艺。

背景技术

现今的半导体制作工艺采用单层的间隙壁，形成于栅极结构(例如包含栅极介电层、栅极电极及盖层)侧边，以在间隙壁侧边的基底中蚀刻出至少一凹槽。之后，即在凹槽中形成一外延层。然后，再移除间隙壁。其后，在于基底及栅极结构上进行后续的半导体制作工艺。

详细而言，所形成的外延层的形状一般为一U形剖面结构。此U形剖面结构将会造成后续间隙壁难以清除干净，而影响栅极对漏极的电容(Cgd)。更甚者，尤其在28纳米制作工艺中，为了使所形成的MOS晶体管等半导体结构的电性品质更好，外延层则较佳设计为超出基底的高度越高越好。然而，当外延层的超出基底的高度越多，则造成间隙壁的残留的问题越严重。

因此，现今产业上亟需一种半导体制作工艺，特别指形成间隙壁的制作工艺，其所形成的间隙壁可在外延制作工艺之后，完全移除。

发明内容

本发明提出一种半导体制作工艺，包含两层具有不同蚀刻率的间隙壁，其在蚀刻后形成为一L形剖面结构，以使外延层形成为一钻石形剖面结构。

为解决上述现有技术存在的问题，本发明提供一种半导体制作工艺，其包含有下述步骤。首先，提供一基底。接着，形成一栅极结构于基底上。而后，形成一间隙壁于栅极结构侧边的基底上，其中间隙壁包含一第一间隙壁，以及一位于第一间隙壁外侧的第二间隙壁。之后，进行一第一蚀刻制作工艺，以于间隙壁侧边的基底中蚀刻出至少一凹槽并完全移除第二间隙壁，其中第一蚀刻制作工艺对于第一间隙壁的蚀刻率小于第二间隙壁的蚀刻率。然后，形成一外延层于凹槽中。

基于上述，本发明提供一种半导体制作工艺，采用双层的间隙壁，其内层的间隙壁的蚀刻率低于外层的间隙壁的蚀刻率，俾使后续第一蚀刻制作工艺中，因间隙壁的蚀刻率的不同，而蚀刻出一具有L型的剖面结构的间隙壁。如此一来，所形成的外延层可具有一钻石形的剖面结构，俾使间隙壁可在后续制作工艺中完全移除。换言之，本发明的间隙壁不会残留于基底上或栅极结构侧边，而造成现有所言的栅极对漏极的电容劣化的问题。

附图说明

图1-图6为本发明一实施例的半导体制作工艺的剖面示意图。

主要元件符号说明

10：间隙壁

20：轻掺杂源/漏极区

110：基底

120：栅极结构

122：缓冲层

124：栅极介电层

126：栅极电极层

128：盖层

130：间隙壁

132：第一间隙壁

132’：第一间隙壁层

134：第二间隙壁

134’：第二间隙壁层

140：外延层

E：第一蚀刻制作工艺

R：凹槽

S1、S2：上表面

具体实施方式

图1-图6绘示本发明一实施例的半导体制作工艺的剖面示意图。如图1所示，首先，提供一基底110，其中基底110包含一硅基底、一含硅基底、一硅覆绝缘基底等半导体基底。接着，形成一栅极结构120于基底110上。详细而言，可依序形成一缓冲层(未绘示)于基底110上、形成一栅极介电层(未绘示)于缓冲层上、形成一栅极电极层(未绘示)于栅极介电层上、形成一盖层(未绘示)于栅极电极层上。然后，图案化盖层、栅极电极层、栅极介电层以及缓冲层，以形成一缓冲层122、一栅极介电层124、一栅极电极层126以及一盖层128。缓冲层122例如为一氧化层。栅极介电层124例如为一氧化层或一高介电常数介电层等。栅极电极层126可包含一多晶硅层，其也可能于后续制作工艺中由至少一栅极金属层取代。盖层128例如为一氮化层等。当然，上述栅极结构120可由其他制作工艺形成，本发明不以此为限。

如图2-图3所示，首先，选择性地形成一间隙壁10于栅极结构120侧边的基底110上；进行一轻掺杂离子注入制作工艺，以形成一轻掺杂源/漏极区20于间隙壁10侧边的基底110中。接着，形成一双层间隙壁130于间隙壁10侧边的基底110上，其中双层间隙壁130包含一第一间隙壁132，以及一位于第一间隙壁132外侧的第二间隙壁134。详细来说，如图2所示，在形成轻掺杂源/漏极区20之后，先依序形成一第一间隙壁层132’及一第二间隙壁层134’覆盖栅极结构120及基底110上。如图3所示，蚀刻形成第二间隙壁134于第一间隙壁132侧边的基底110上。在本实施例中，第一间隙壁132与第二间隙壁134均由氮化硅所组成，而其形成的方法包含以氨气(ammonia，NH3)为前驱物所形成者。在一实施例中，氮化硅的形成方法更包含含硅(silicon，Si)的前驱物。具体而言，氮化硅的形成方法可包含以六氯基硅烷(hexachlorodisilane，HCD)为前驱物、以硅乙烷(disilane，Si₂H₆)为前驱物(如美商应用材料公司的商标SINGEN)、以掺杂碳的六氯基硅烷(carbondoped hexachlorodisilane，CHCD)为前驱物、以原子层沉积的六氯基硅烷(atomic layer deposition hexachlorodisilane，ALD-HCD)为前驱物所形成者，但本发明不以此为限。

如图4所示，进行一第一蚀刻制作工艺E，以于双层间隙壁130侧边的基底110中蚀刻出至少一凹槽R并至少移除部分或完全移除第二间隙壁134。此时，双层间隙壁130则被蚀刻成一L型的剖面结构。在本实施例中，完全移除第二间隙壁134，但在其他实施例中，也可仅移除部分的第二间隙壁134，但二者都会使双层间隙壁130被蚀刻成一L型的剖面结构。第一蚀刻制作工艺E可包含一干蚀刻制作工艺或一湿蚀刻制作工艺。在本实施例中，以湿蚀刻制作工艺为例，而其蚀刻液包含一含氢氟酸或氨水的蚀刻液，但本发明不以此为限。特别的是，本发明的第一蚀刻制作工艺E对于第一间隙壁132的蚀刻率小于第二间隙壁134的蚀刻率。其作法包含：通过以不同方法形成第一间隙壁132及第二间隙壁134，俾使所形成的第一间隙壁132及第二间隙壁134具有相异的结构密度或硬度等，促使第一蚀刻制作工艺E对于第一间隙壁132的蚀刻率小于第二间隙壁134的蚀刻率。具体而言，由于以掺杂碳的六氯基硅烷(CHCD)为前驱物以及以原子层沉积的六氯基硅烷(ALD-HCD)为前驱物所形成的间隙壁的蚀刻率较以硅乙烷(disilane，Si₂H₆)为前驱物所形成的间隙壁低，而以硅乙烷(Si₂H₆)为前驱物所形成的蚀刻率又较以六氯基硅烷(HCD)为前驱物所形成的间隙壁低，因此可选择采用不同的形成方法来形成第一间隙壁132及第二间隙壁134以达成本发明具有不同的蚀刻率的双层间隙壁130的结构。举例来说，当第一间隙壁132例如以掺杂碳的六氯基硅烷(CHCD)为前驱物、以原子层沉积的六氯基硅烷(ALD-HCD)为前驱物形成或以硅乙烷(Si₂H₆)为前驱物来形成，第二间隙壁134则可以六氯基硅烷(HCD)为前驱物形成。或者，当第一间隙壁132例如以掺杂碳的六氯基硅烷(CHCD)为前驱物或以原子层沉积的六氯基硅烷(ALD-HCD)为前驱物形成，第二间隙壁134则可以硅乙烷(Si₂H₆)为前驱物形成。在一较佳实施例中，当第一间隙壁132例如以掺杂碳的六氯基硅烷(CHCD)为前驱物形成，第二间隙壁134则可以六氯基硅烷(HCD)为前驱物形成。在另一较佳实施例中，当第一间隙壁132例如以原子层沉积的六氯基硅烷(ALD-HCD)为前驱物形成，第二间隙壁134则可以六氯基硅烷(HCD)为前驱物形成。其中，以六氯基硅烷(HCD)为前驱物的制作工艺可在不同温度下进行，视实际情况而定。如此一来，第一蚀刻制作工艺E对于第一间隙壁132的蚀刻率小于第二间隙壁134的蚀刻率。因而，在第一蚀刻制作工艺E后的双层间隙壁130可如图4所示，具有一L型的剖面结构。在本实施例中，第一间隙壁132的厚度小于第二间隙壁134的厚度，且在一较佳的实施例中，第一间隙壁132的厚度与第二间隙壁134的厚度比约为1∶4，如此，能形成一结构完整的L型剖面结构，但本发明不以此为限。再者，本发明可在进行第一蚀刻制作工艺E后，再进行一第二蚀刻制作工艺(未绘示)，以蚀刻凹槽R，并进一步完全移除第二间隙壁134，其中第二蚀刻制作工艺的蚀刻液包含一含氢氟酸或热磷酸的蚀刻液。如此一来，可避免在第一蚀刻制作工艺E之后，第二间隙壁134清除不完全，因此可促使蚀刻后的双层间隙壁130形成一L型的剖面结构，以便达到本发明的功能。

如图5所示，形成一外延层140于凹槽R中。外延层140可包含一硅锗外延层或一硅碳外延层，其中硅锗外延层一般适用于PMOS晶体管，而硅碳外延层则适用于NMOS晶体管。在一较佳的实施态样下，外延层140的上表面S1高于基底110的上表面S2，因为当外延层140的上表面S1高于基底110的上表面S2越多，则所形成的MOS晶体管等半导体结构的电性品质更好。

如图6所示，完全移除双层间隙壁130，其中移除双层间隙壁130的方法包含以含热磷酸的蚀刻液移除，但本发明不以此为限。

值得注意的是，由于本发明采用双层间隙壁130(包含第一间隙壁132及第二间隙壁134)，且其在进行基底110中蚀刻出凹槽R的第一蚀刻制作工艺E时，此双层间隙壁130会被部分蚀刻，并形成一L形的剖面结构，因此本发明所形成的外延层140便不会如现有技术一般贴附间隙壁表面成长，并具有一钻石形的剖面结构。如此一来，即便外延层140的上表面S1设计为高于基底110的上表面S2，双层间隙壁130仍可被完全移除。换言之，本发明可解决现有技术中间隙壁无法移除干净的问题。

另外，由于本发明的第一间隙壁132具有相较于第二间隙壁134较低的蚀刻率。一般而言，第二间隙壁134的蚀刻率可与现有技术的间隙壁相同，而第一间隙壁132则具有更低的蚀刻率。因此，第一间隙壁132较现有更难由第一蚀刻制作工艺E中受损，是以本发明可进一步防止由于间隙壁所损，暴露出部分的栅极电极层(特别指多晶硅栅极电极层)，而使电极层顶部与间隙壁交界处产生外延凸块，导致漏电的问题。

综上所述，本发明提供一种半导体制作工艺，采用双层的间隙壁，其以不同的制作工艺形成不同硬度或密度结构的间隙壁(特定而言，内层的间隙壁的蚀刻率低于外层的间隙壁的蚀刻率)，俾使后续第一蚀刻制作工艺中，因间隙壁的蚀刻率的不同，而蚀刻出一具有L型的剖面结构的间隙壁。如此一来，形成的外延层可具有一钻石形的剖面结构，而使间隙壁可在后续制作工艺中完全移除。易言之，本发明的间隙壁不会残留于基底上或栅极结构侧边，而造成现有所言的栅极对漏极的电容劣化的问题。

另外，由于本发明的内层间隙壁具有相较于现有较低的蚀刻率，因而较难在第一蚀刻制作工艺中受损。是以，本发明可进一步防止由于间隙壁所损，暴露出部分的栅极电极层(特别指多晶硅栅极电极层)，而使电极层产生突出的凸块，导致漏电的问题。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (20)

1.一种半导体制作工艺，包含有：

提供一基底；

形成一栅极结构于该基底上；

形成一间隙壁于该栅极结构侧边的该基底上，其中该间隙壁包含第一间隙壁，以及位于该第一间隙壁外侧的第二间隙壁；

进行一第一蚀刻制作工艺，以于该间隙壁侧边的该基底中蚀刻出至少一凹槽并至少移除部分该第二间隙壁，其中该第一蚀刻制作工艺对于该第一间隙壁的蚀刻率小于该第二间隙壁的蚀刻率；以及

形成一外延层于该凹槽中。

2.如权利要求1所述的半导体制作工艺，其中该外延层包含硅锗外延层或硅碳外延层。

3.如权利要求1所述的半导体制作工艺，其中该外延层的上表面高于该基底的上表面。

4.如权利要求1所述的半导体制作工艺，其中该外延层具有一钻石形的剖面结构。

5.如权利要求1所述的半导体制作工艺，其中该第一间隙壁与该第二间隙壁均包含氮化硅。

6.如权利要求5所述的半导体制作工艺，其中该第一间隙壁的厚度小于该第二间隙壁的厚度。

7.如权利要求6所述的半导体制作工艺，其中该第一间隙壁的厚度与该第二间隙壁的厚度比约为1∶4。

8.如权利要求5所述的半导体制作工艺，其中该第一间隙壁包含以掺杂碳的六氯基硅烷(carbon doped hexachlorodisilane，CHCD)为前驱物、以原子层沉积的六氯基硅烷(atomic layer deposition hexachlorodisilane，ALD-HCD)为前驱物、以硅乙烷(disilane，Si₂H₆)为前驱物所形成。

9.如权利要求5所述的半导体制作工艺，其中该第二间隙壁包含以六氯基硅烷(HCD)为前驱物或以硅乙烷(disilane，Si₂H₆)为前驱物所形成。

10.如权利要求5所述的半导体制作工艺，其中该第一间隙壁以该原子层沉积的六氯基硅烷(ALD-HCD)为前驱物或掺杂碳的六氯基硅烷(CHCD)为前驱物所形成，而该第二间隙壁以六氯基硅烷(HCD)为前驱物或以硅乙烷(disilane，Si₂H₆)为前驱物所形成。

11.如权利要求5所述的半导体制作工艺，其中该第一间隙壁以该掺杂碳的六氯基硅烷(CHCD)为前驱物所形成，而该第二间隙壁以六氯基硅烷(HCD)为前驱物形成。

12.如权利要求5所述的半导体制作工艺，其中该第一间隙壁以该原子层沉积的六氯基硅烷(ALD-HCD)为前驱物所形成，而该第二间隙壁以六氯基硅烷(HCD)为前驱物形成。

13.如权利要求1所述的半导体制作工艺，其中该第一蚀刻制作工艺使该间隙壁形成一L型的剖面结构。

14.如权利要求1所述的半导体制作工艺，其中该第一蚀刻制作工艺包含一湿蚀刻制作工艺。

15.如权利要求14所述的半导体制作工艺，其中该湿蚀刻制作工艺的蚀刻液包含一含氢氟酸或氨水的蚀刻液。

16.如权利要求1所述的半导体制作工艺，其中在进行该第一蚀刻制作工艺之后，还包含：

进行一第二蚀刻制作工艺，以进一步完全移除该第二间隙壁。

17.如权利要求16所述的半导体制作工艺，其中该第二蚀刻制作工艺的蚀刻液包含一含氢氟酸或热磷酸的蚀刻液。

18.如权利要求1所述的半导体制作工艺，在形成该外延层之后，还包含：

完全移除该间隙壁。

19.如权利要求18所述的半导体制作工艺，其中完全移除该间隙壁的方法包含以含热磷酸的蚀刻液移除该间隙壁。

20.如权利要求1所述的半导体制作工艺，其中进行该第一蚀刻制作工艺，以于该间隙壁侧边的该基底中蚀刻出至少一凹槽并至少移除部分该第二间隙壁包含进行该第一蚀刻制作工艺，以于该间隙壁侧边的该基底中蚀刻出至少一凹槽并完全移除该第二间隙壁。

Images