CN108463870A - Pecvd含钨硬掩模膜及制造方法 - Google Patents

Pecvd含钨硬掩模膜及制造方法 Download PDF

Info

Publication number
CN108463870A
CN108463870A CN201780006715.XA CN201780006715A CN108463870A CN 108463870 A CN108463870 A CN 108463870A CN 201780006715 A CN201780006715 A CN 201780006715A CN 108463870 A CN108463870 A CN 108463870A
Authority
CN
China
Prior art keywords
tungsten
seed layer
thickness
initial layers
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780006715.XA
Other languages
English (en)
Other versions
CN108463870B (zh
Inventor
S·S·罗伊
P·曼纳
程睿
A·B·玛里克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Priority to CN202310272601.7A priority Critical patent/CN116313773A/zh
Publication of CN108463870A publication Critical patent/CN108463870A/zh
Application granted granted Critical
Publication of CN108463870B publication Critical patent/CN108463870B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/28—Deposition of only one other non-metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD

Abstract

描述了形成钨膜的方法，包含以下步骤：在氧化物表面上形成硼籽晶层、在硼籽晶层上的任选的钨起始层以及在硼籽晶层或钨起始层上的含钨膜。还描述了包含氧化物表面上的硼籽晶层以及任选的钨起始层和含钨膜的膜堆叠。

Description

PECVD含钨硬掩模膜及制造方法
技术领域
本公开总体上涉及硬掩模膜和沉积硬掩模膜的方法。具体地，本公开涉及含钨的硬掩模膜及其沉积工艺。
背景技术
随着器件图案的特征尺寸变小，特征的临界尺寸(CD)要求对稳定和可重复的器件性能而言变成更重要的标准。可允许的跨基板的CD变化也随着特征CD的缩放而缩放。由于横向尺寸比垂直尺寸缩放得快(因为诸如器件电容的问题)，高深宽比(HAR)现在在产业中是普遍的。当这种要求的深宽比和CD控制与高蚀刻选择性、侧壁平滑度和高工具生产量的要求相结合时，用于任何硬件配置的工艺窗口可变得非常小。在许多情况中，只有当将多种工艺气体结合到与极端的硬件设置(诸如非常高的RF偏压功率)组合的复合蚀刻剂气体混合物中时，才能发现小的工艺窗口，以实现在侧壁钝化、蚀刻率和掩模选择性之间的脆弱平衡。然而，这种小的工艺窗口通常遭受性能限制，这些性能限制不能用已知手段调整出蚀刻工艺。
制造技术现在通常采用包括硬掩模的掩模堆叠。可在高深宽比特征的蚀刻中采用硬掩模。硬掩模的使用可允许传统光阻材料不能承受的更深的特征。
碳化钨(WC)膜已经实验显示为具有作为硬掩模的高蚀刻选择性。通常，WC膜通过物理气相沉积(PVD)而制造。这些PVD膜通常非常粗糙且具有高的拥有成本(COO)。
基于等离子体增强化学气相沉积(PECVD)的WC膜的制造通常涉及使用氢、烃源、氩、氦和钨前驱物。六氟化钨(WF6)是一种有前途的钨前驱物，因为低成本、气体本质和用于大规模生产的可扩展性。然而，由于在工艺中存在类似HF和CF的氟基副产物，在前驱物中氟的存在实质地降低了对底层的粘附性。这些副产物导致膜甚至在中性大气(如，在N2中550℃下30分钟)的随后的热应力下分层。另外，非晶碳中的金属的存在导致颗粒和粗糙的表面形态。
因此，在本领域中存在有用于沉积具有较低的表面粗糙度的含钨硬掩模膜的具成本效益的方法的需求。
发明内容
本公开的一个或多个实施例针对形成含钨膜的方法。方法包含提供具有氧化物表面的基板。硼籽晶层形成在氧化物表面上。钨起始层形成在硼籽晶层上。含钨膜形成在钨起始层上。
本公开的额外的实施例针对形成含钨膜的方法。方法包含提供具有氧化硅表面的硅基板。硼籽晶层通过第一PECVD工艺而形成在氧化硅表面上。硼籽晶层具有在约至约的范围中的厚度。PECVD工艺包含将氧化硅表面暴露于包含B2H6、H2和Ar的第一反应气体。PECVD工艺包括以约13.56MHz的频率、在约300W至约700W的范围中的功率及在约2Torr至约10Torr的范围中的压力所产生的RF等离子体。任选的钨起始层通过第二PECVD工艺而形成在硼籽晶层上。钨起始层具有在约至约的范围中的厚度。第二PECVD工艺包含将硼籽晶层暴露于包含WF6、H2和Ar的第二反应气体。PECVD工艺包括以约13.56MHz的频率、在约300W至约700W的范围中的功率及在约2至约10Torr的范围中的压力而产生的RF等离子体。碳化钨膜通过第三PECVD工艺而形成在硼籽晶层或钨起始层上。碳化钨膜具有大于约的厚度。第三PECVD工艺包含用RF等离子体将钨起始层暴露于包含WF6、H2和C3H6的第三反应气体，RF等离子体以约13.56MHz的频率、在约300W到约700W的范围中的功率及在约2至约10Torr的范围中的压力而产生。
本公开的进一步的实施例针对包含具有氧化物表面的基板的堆叠。硼籽晶层在氧化物表面上。硼籽晶层具有在约至约的范围中的厚度。任选的钨起始层在硼籽晶层上。钨起始层具有在约至范围中的厚度。含钨膜在硼籽晶层或任选的钨起始层上。含钨膜具有大于约的厚度。
附图说明
为了可详细地理解本公开的以上所述的特征的方式，可通过参考实施例而获得简单地摘要于上的本公开的更具体的描述，一些实施例在所附附图中示出。然而，应注意所附附图仅示出本公开的典型实施例且因此不被认为是对本公开的范围的限制，因为本公开可允许其他等效的实施例。
图1示出根据本公开的一个或多个实施例的工艺方案；及
图2示出根据图1的工艺方案的膜堆叠的示意图。
具体实施方式
在描述本公开的几个示例性实施例之前，应当理解本公开不限于以下描述中所阐述的构造或工艺步骤的细节。本公开能够具有其他实施例且能够以各种方式实施或执行。
“基板”当于此所使用时是指在制造工艺期间在其上执行膜处理的任何基板或在基板上所形成的材料表面。例如，可在其上执行处理的基板表面包括诸如硅、氧化硅、应变硅、绝缘体上的硅(SOI)、碳掺杂氧化硅、非晶硅、掺杂硅、锗、砷化镓、玻璃、蓝宝石的材料及诸如金属、金属氮化物、金属合金和其他导电材料的任何其他材料，这取决于应用。基板包括(但不限于)半导体晶片。基板可暴露于预处理工艺，以抛光、蚀刻、还原、氧化、羟基化、退火及/或烘烤基板表面。除了直接在基板本身的表面上的膜处理之外，在本公开中，所公开的任何膜处理步骤也可在基板上所形成的底层上执行，如下面更详细地公开的，且术语“基板表面”意欲包括如上下文所指出的这种底层。因此，例如，当膜/层或部分膜/层已沉积到基板表面上时，新沉积的膜/层的暴露表面变成基板表面。
当在这份说明书和所附权利要求书中所使用时，术语“前驱物”、“反应物”、“反应气体”等可互换地使用，以指代可与基板表面反应的任何气态物种。
本公开的实施例提供沉积粘附到底层的碳化钨硬掩模膜的方法。发明人已发现具有高达2μm的厚度的WC膜可粘附到具有超薄钨起始层的裸硅基板上。本公开的一些实施例针对沉积含钨膜(如，WC、WB、WN、WCN、WBC、WBN和W)的方法。
钨膜通常不直接在氧化物表面上生长。在一些实施例中，利用其上的非晶硼籽晶层来处理氧化物表面。钨起始层可在非晶硼籽晶层上生长。
一些实施例有利地提供具有对于20％W为0.65nm和对于30％W为0.97nm的低均方根(RMS)表面粗糙度的碳化钨膜。一个或多个实施例有利地提供用于在图案化工艺中的光刻和蚀刻的具有更好性质的膜。本公开的实施例提供在氧化物表面上沉积WC硬掩模膜的经济且可靠的方法。
在一个或多个实施例中，使用基于RF的等离子体强化化学气相沉积工艺(PECVD)制造含钨膜。参考图1和2，本公开的一个或多个实施例针对形成包括含钨膜的堆叠200的方法100。本公开的许多实施例相对于碳化钨(WC)膜的形成而讨论。这仅仅代表一种可能的配置和工艺。用于描述目的的碳化钨的使用不应被视为将本公开的范围限制成仅为WC。本领域技术人员将理解钨膜可以是(例如)WC、WB、WN、WBC、WBN、WCN或W。
在110处，提供包括氧化物表面222的基板220。氧化物表面222可以是包括(但不限于)氧化硅的任何合适的氧化物。在一些实施例中，基板220包含硅且氧化物表面222包含氧化硅。氧化物表面222可以是自然氧化物或生长氧化物。例如，表面可由于暴露于空气而形成自然氧化物，或可被氧化以形成具有预定厚度的氧化物膜。
在120处，含钨膜的形成包含在氧化物表面222上形成硼籽晶层240。非晶硼籽晶层240可通过在存在RF等离子体的情况下将硼前驱物与一个或多个反应物共同流动而沉积。尽管也可在不存在RF等离子体的情况下(即，通过热CVD)形成非晶B膜，但是发明人已惊奇地发现RF等离子体的使用改善WC膜的粘附性，其中热CVD硼膜为效果较差的。例如，当使用基于热的B籽晶层时，观察到随后的WC膜在热应力下分层。
合适的硼前驱物包括(但不限于)乙硼烷(B2H6)。
在一个或多个实施例中，将氧化物表面暴露于反应气体。反应气体包含共同流入处理腔室的工艺区域中的B2H6、H2和Ar的混合物。用以形成硼籽晶层的反应气体可称为第一反应气体，以将气体成分和条件与其他反应气体工艺区分开。
用以沉积硼籽晶层的PECVD工艺包括在预定的功率和压力的情况下以预定的频率产生的RF等离子体。等离子体频率可以是包括(但不限于)2MHz、13.56MHz、40MHz、60MHz和100MHz的任何合适的频率。在一些实施例中，等离子体频率为约13.56MHz。
在一些实施例中，在任何或所有工艺阶段中所使用的RF等离子体的功率小于约1000W。在一些实施例中，任何PECVD工艺阶段使用在约100W到约900W的范围中，或在约200W到约800W的范围中，或在约300W到约700W的范围中，或在约400W至约600W的范围中的RF功率。在一些实施例中，RF功率为约500W。
RF等离子体的压力可以是任何合适的工艺压力。例如，压力可在约1Torr至约50Torr的范围中。在一些实施例中，压力在约2Torr至约10Torr的范围中。在一个或多个实施例中，压力大于1Torr且小于50Torr、40Torr、30Torr或20Torr。
氧化物表面222可暴露于RF等离子体任何合适的时间，取决于(例如)硼籽晶层240的工艺条件和预定厚度。在一些实施例中，氧化物表面222暴露于PECVD工艺，时间在约1秒至约20秒的范围中。在一些实施例中，氧化物表面222暴露于PECVD工艺小于约10秒。
硼籽晶层240的厚度可取决于(例如)待沉积的含钨膜的预定厚度而变化。在一些实施例中，硼籽晶层240具有在约至约的范围中的厚度。在一个或多个实施例中，硼籽晶层具有在约至约的范围中的厚度。在各种实施例中，硼籽晶层240具有小于约或的厚度。在一些实施例中，硼籽晶层240具有大于约 或的厚度。
在130处，在形成硼籽晶层240之后，任选的钨起始层260可形成在硼籽晶层240上。发明人已惊奇地发现硼籽晶层240允许形成钨起始层260或含钨的硬掩模膜。观察到在没有硼籽晶层240的情况下，钨起始层260未良好地形成在氧化物表面222上。
一些实施例的钨起始层260包含在硼籽晶层240的顶部上的实质上纯的钨膜。本领域技术人员将理解钨膜的底部可与硼籽晶层240的顶部一起扩散。当在本说明书和所附权利要求书中所使用时，术语“实质上纯的钨膜”是指钨膜的上半部分大于约90原子％的钨、95原子％的钨或98原子％的钨。
在一个或多个实施例中，硼籽晶层240暴露于包含共同流入处理腔室的工艺区域中的WF6、H2和Ar的混合物的反应气体。用以形成钨起始层260的反应气体可被称为第二反应气体，以将气体成分和条件与其他反应气体工艺区分开。在一些实施例中，反应气体中的H2和WF6以约10:1至约50:1的范围中、或约15:1至约30:1、或约20：1的范围中的比例(H2:WF6)而呈现。
用以沉积钨起始层260的PECVD工艺包括在预定功率和压力的情况下以预定频率产生的RF等离子体。等离子体频率可以是包括但不限于2MHz、13.56MHz、40MHz、60MHz和100MHz的任何合适的频率。在一些实施例中，等离子体频率为约13.56MHz。
在一些实施例中，用以沉积钨起始层260的RF等离子体的功率小于约1000W。在一些实施例中，任何PECVD工艺阶段使用在约100W到约900W的范围中、或在约200W到约800W的范围中、或在约300W到约700W的范围中、或在约400W至约600W的范围中的RF功率。在一些实施例中，RF功率为约500W。
RF等离子体的压力可以是任何合适的工艺压力。例如，压力可在约1Torr至约50Torr的范围中。在一些实施例中，压力在约2Torr至约10Torr的范围中。在一个或多个实施例中，压力大于1Torr且小于50Torr、40Torr、30Torr或20Torr。
硼籽晶层240可暴露于RF等离子体任何合适的时间，这取决于(例如)工艺条件和将沉积的钨起始层260的预定厚度。在一些实施例中，将硼籽晶层240暴露于PECVD工艺中约1秒至约30秒的范围中的时间。在一些实施例中，将硼籽晶层240暴露于PECVD工艺约10秒，以形成钨起始层260。
钨起始层260的厚度可取决于(例如)待沉积的WC膜的预定厚度而变化。在一些实施例中，钨起始层260具有在约至约的范围中的厚度。在一个或多个实施例中，钨起始层260具有在约至约的范围中的厚度。在各种实施例中，钨起始层260具有小于约或的厚度。在一些实施例中，钨起始层260具有大于约 或的厚度。
硼籽晶层240和钨起始层260的组合厚度可取决于(例如)待沉积的硬掩模的预定厚度而变化。在一些实施例中，硼籽晶层240和钨起始层260的组合厚度小于约在各种实施例中，硼籽晶层240和钨起始层260的组合厚度小于或等于约或在一些实施例中，硼籽晶层240和钨起始层260的组合厚度大于或等于约 或硼籽晶层240和钨起始层260的厚度的比例可在约1:10至约10:1的范围中，或在约1:5至约5:1的范围中，或在约1：2至约2：1的范围中，或约1：1。
在一些实施例中，不存在钨起始层260并且工艺跳过130。在这种实施例中，在140中所形成的层直接形成在硼籽晶层240上。
在140处，在形成钨起始层260之后，或若不存在钨起始层260，则在形成硼籽晶层240之后，可形成含钨膜280。含钨膜280也称为硬掩模层。
在一些实施例中，含钨膜280包含碳化钨膜。硬掩模层可通过在存在RF等离子体的情况下使WF6、H2、Ar和C3H6共同流动而制成的反应气体所形成。在工艺的最初几秒钟内，C3H6流量可从无流量上升到预定值。可通过在工艺期间改变C3H6：WF6的比率来调节硬掩模中的原子百分比钨。
在一些实施例中，含钨膜280包含WC、WB、WN、WBC、WBN或WCN中的一个或多个。本领域技术人员将理解反应气体可具有与C3H6不同的反应物，以包括(例如)硼或氮原子。
在一些实施例中，反应气体中的C3H6(或硼或氮反应物)的流量在约2秒至约10秒的范围中的时间内斜升至最终预定流速。在一些实施例中，C3H6的流量在约8秒、7秒、6秒、5秒、4秒或3秒内斜变至预定值。
用以沉积含钨膜280的PECVD工艺包括在预定功率和压力的情况下以预定频率产生的RF等离子体。等离子体频率可以是包括(但不限于)2MHz、13.56MHz、40MHz、60MHz和100MHz的任何合适的频率。在一些实施例中，等离子体频率为约13.56MHz。
在一些实施例中，用以沉积含钨膜280的RF等离子体的功率小于约1000W。在一些实施例中，任何PECVD工艺阶段使用在约100W到约900W的范围中、或在约200W到约800W的范围中、或在约300W到约700W的范围中、或在约400W至约600W的范围中的RF功率。在一些实施例中，RF功率为约500W。
RF等离子体的压力可以是任何合适的工艺压力。例如，压力可在约1Torr至约50Torr的范围中。在一些实施例中，压力在约2Torr至约10Torr的范围中。在一个或多个实施例中，压力大于或等于约1Torr且小于或等于约50Torr、40Torr、30Torr或20Torr。
若不使用钨起始层260，则可将钨起始层260或硼籽晶层240暴露于RF等离子体任何合适的时间，这取决于(例如)工艺条件和将沉积的含钨膜280的预定厚度。在一些实施例中，钨起始层260或硼籽晶层240暴露于PECVD工艺约1秒至约30秒的范围中的时间。在一些实施例中，将硼籽晶层240暴露于PECVD工艺约10秒以形成含钨膜280。
含钨膜280的厚度可取决于(例如)含钨膜沉积的工艺条件而变化。在一些实施例中，含钨膜280具有大于或等于约 或的厚度。
每个工艺阶段发生的温度可与任何其他工艺阶段相同或不同。温度可取决于(例如)将形成的器件的热预算而变化。在一些实施例中，硼籽晶层240、钨起始层260和含钨膜280的形成以在约100℃至约700℃的范围中、或在约200℃至约600℃的范围中、或在约300℃至约500℃或约400℃的范围中的温度而发生。
示例
具有约的厚度的氧化硅层的硅基板位于处理腔室中。利用500W的13.56MHz等离子体在约400℃下将基板暴露于4800sccm的H2、2000sccm的B3H6和1500sccm的Ar。基板在约4Torr的总压力中暴露约6秒，以在基板上形成厚度小于的非晶硼籽晶层。
利用500W的13.56MHz等离子体在约400℃下将非晶硼籽晶层暴露于4800sccm的H2、210sccm的WF6和1500sccm的Ar约10秒，以在硼籽晶层上沉积具有厚度小于约的钨起始层。
通过利用500W的13.56MHz等离子体在约400℃下将基板暴露于4800sccm的H2、1500sccm的C3H6、210sccm的WF6和1500sccm的Ar约200秒而形成碳化钨硬掩模。C3H6流量在约5秒内以300sccm/秒的速率斜升至1500sccm。碳化钨硬掩模具有约的厚度和约20原子％的钨成分。
通过类似的类似工艺沉积WC硬掩模膜，以形成具有15原子％的W、25原子％的W和35原子％的W的硬掩模膜。测定这些膜的碳、钨和氢含量。观察到硬掩模中的氢的量随着钨的增加而降低。
使用WF6和W(CO)6作为钨前驱物而形成具有15原子％和30原子％的W含量的WC膜。对于WF6工艺而言，15原子％膜的RMS粗糙度为0.65nm，相对于W(CO)6工艺为1.4nm；减少约50％。对于WF6工艺而言，30原子％膜的RMS粗糙度为0.97nm，相对于W(CO)6工艺为2.7nm；减少约70％。
根据一个或多个实施例，在形成层之前和/或之后对该基板进行处理。这种处理可在相同的腔室中或在一个或多个单独的处理腔室中进行。在一些实施例中，基板从第一腔室移动到单独的第二腔室以用于进一步处理。基板可直接从第一腔室移动到单独的处理腔室，或其可从第一腔室移动到一个或多个传送腔室，且接着移动到单独的处理腔室。因此，处理设备可包含与传送站连通的多个腔室。这种设备可称为“群集工具”或“群集系统”等。
通常，群集工具是包含多个腔室的模块系统，多个腔室执行包括基板中心寻找和定向、除气、退火、沉积和/或蚀刻的各种功能。根据一个或多个实施例，群集工具包括至少第一腔室和中央传送腔室。中央传送腔室可容纳机器人，机器人可在处理腔室和负载锁定腔室之间来回移动基板。传送腔室通常保持在真空条件下，并提供用于将基板从一个腔室来回移动到另一个腔室和/或到位于群集工具的前端的负载锁定腔室的中间阶段。可适用于本公开的两种已知的群集工具为和皆可从加州圣克拉拉市的应用材料公司取得。然而，腔室的精确布置和组合可以是了执行如于此所述的工艺的特定步骤的目的而改变。可使用的其他工艺腔室包括(但不限于)循环层沉积(CLD)、原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、蚀刻、预清洁、化学清洁、热处理(诸如RTP)、等离子体氮化、除气、定向、羟基化和其他基板工艺。通过在群集工具上的腔室中进行工艺，可在不需要在沉积后续膜之前进行氧化的情况下避免基板与大气杂质的表面污染。
根据一个或多个实施例，基板连续地处于真空或“负载锁定”条件下，且当从一个腔室移动到下一个腔室时不暴露于环境空气。传送腔室因此处于真空下并且在真空压力下“抽真空”。惰性气体可存在于处理腔室或传送腔室中。在一些实施例中，使用惰性气体作为净化气体以除去一些或全部反应物。根据一个或多个实施例，净化气体在沉积腔室的出口处注入，以防止反应物从沉积腔室移动到传送腔室和/或额外的处理腔室。因此，惰性气体流在腔室的出口处形成帘幕。
基板可在单一基板沉积腔室中处理，其中单一基板在另一基板被处理之前被加载、处理和卸除。基板也可以连续方式而处理，类似于输送系统，其中多个基板被单独地装载到腔室的第一部分中，移动通过腔室且从腔室的第二部分卸除。腔室和相关联的输送系统的形状可形成平直路径或弯曲路径。另外，处理腔室可以是旋转式传送带，其中多个基板围绕中心轴线而移动且在整个旋转式传送带的路径中暴露于沉积、蚀刻、退火、清洁等工艺。
在处理期间，基板可加热或冷却。这种加热或冷却可通过包括(但不限于)改变基板支撑件的温度和将加热或冷却的气体流到基板表面的任何合适的手段来完成。在一些实施例中，基板支撑件包括加热器/冷却器，加热器/冷却器可被控制以导电地改变基板温度。在一个或多个实施例中，将采用的气体(无论是反应气体或惰性气体)被加热或冷却，以局部地改变基板温度。在一些实施例中，加热器/冷却器定位在邻近基板表面的腔室内，以对流地改变基板温度。
在处理期间，基板也可以是静止的或旋转的。旋转基板可连续地旋转或以不连续的步骤而旋转。例如，基板可在整个工艺中旋转，或基板可在暴露于不同的反应或净化气体之间少量地旋转。在处理期间旋转基板(无论是连续地或分步骤地)可通过最小化(例如)气流几何形状的局部变化的影响而帮助产生更均匀的沉积或蚀刻。
在原子层沉积类型的腔室中，基板可在无论是空间上或时间上分离的工艺暴露于第一和第二前驱物。时间ALD是传统工艺，其中第一前驱物流入腔室中以与表面反应。在流动第二前驱物之前，从腔室中净化第一前驱物。在空间ALD中，第一和第二前驱物都同时流到腔室，但是在空间上分离，使得在流之间存在防止前驱物混合的区域。在空间ALD中，基板相对于气体分配板而移动，或反之亦然。
在方法的一个或多个部分在一个腔室中进行的实施例中，工艺可以是空间ALD工艺。尽管以上所述的一个或多个化学性质可能不兼容(即，导致除了在基板表面上和/或在腔室上的沉积之外的反应)，但空间分离确保试剂不暴露于气相中的每一种。例如，时间ALD涉及净化沉积腔室。然而，在实践中，有时不可能在使额外的试剂流动之前将过量试剂从腔室中净化掉。因此，腔室中的任何剩余试剂可能反应。通过空间分离，不需要净化过量的试剂，且交叉污染受到限制。此外，可使用大量时间来净化腔室，且因此产量可通过消除净化步骤而增加。
遍及本说明书对“一个实施例”、“某些实施例”、“一个或多个实施例”或“实施例”的引用意指结合实施例所描述的特定特征、结构、材料或特性包括在本公开的至少一个实施例中。因此，遍及本说明书的各处中出现的短语，诸如“在一个或多个实施例中”、“在某些实施例中”、“在一个实施例中”或“在实施例中”不一定指的引用本公开的相同实施例。此外，特定特征、结构、材料或特性可以任何合适的方式而组合在一个或多个实施例中。
尽管已经参考特定实施例而描述本公开，应当理解这些实施例仅仅是本公开的原理和应用的说明。对于本领域技术人员而言显而易见的是，可对本公开的方法和设备做出各种修改和变化而不背离本公开的精神和范围。因此，本公开意欲包括在所附权利要求书及其等效物的范围内的修改和变化。

Claims (15)

1.一种形成含钨膜的方法，所述方法包含以下步骤：
提供具有氧化物表面的基板；
在所述氧化物表面上形成硼籽晶层；
在所述硼籽晶层上形成钨起始层；以及
在所述钨起始层上形成含钨膜。
2.如权利要求1所述的方法，其中所述硼籽晶层具有在约至约的范围中的厚度。
3.如权利要求1所述的方法，其中形成所述硼籽晶层包含将所述氧化物表面暴露于包含B2H6和H2的反应气体。
4.如权利要求3所述的方法，其中所述硼籽晶层通过PECVD工艺而沉积，且所述反应气体进一步包含Ar，所述PECVD工艺包括在约2至约10Torr的范围中的压力下具有小于约1000W的功率的RF等离子体。
5.如权利要求1所述的方法，其中形成所述钨起始层包含：在PECVD工艺中将所述硼籽晶层暴露于包含WF6、H2和Ar的反应气体，所述PECVD工艺包括在约2至约10Torr的范围中的压力下具有小于约1000W的功率的RF等离子体。
6.如权利要求5所述的方法，其中所述反应气体中的H2和WF6以约20：1的比例存在。
7.如权利要求5所述的方法，其中所述钨起始层具有在约至约的范围中的厚度。
8.如权利要求5所述的方法，其中所述钨起始层包含实质上纯的钨。
9.如权利要求1所述的方法，其中所述硼籽晶层和所述钨起始层具有小于约的组合厚度。
10.如权利要求1所述的方法，其中所述含钨膜包含碳化钨，且形成所述碳化钨膜包含在PECVD工艺中将所述钨起始层暴露于包含WF6、H2和C3H6的反应气体，所述PECVD工艺包括在约2至约10Torr的范围的压力下具有小于约1000W的功率的RF等离子体。
11.如权利要求10所述的方法，其中所述反应气体中的C3H6在约2秒至约10秒的范围中的时间内斜升至最终预定流速。
12.如权利要求10所述的方法，其中所述碳化钨膜具有大于约的厚度。
13.一种堆叠，包含：
基板，具有氧化物表面；
硼籽晶层，在所述氧化物表面上，所述硼籽晶层具有在约至约的范围中的厚度；
任选的钨起始层，在所述硼籽晶层上，所述钨起始层具有在约至约范围中的厚度；以及
含钨膜，在所述硼籽晶层或所述任选的钨起始层上，所述含钨膜具有大于约的厚度。
14.如权利要求13所述的堆叠，其中所述硼籽晶层和所述钨起始层具有小于约的组合厚度。
15.如权利要求13所述的堆叠，其中所述硼籽晶层具有约的厚度，所述钨起始层具有约的厚度，且所述含钨膜具有大于约的厚度。
CN201780006715.XA 2016-01-16 2017-01-13 Pecvd含钨硬掩模膜及制造方法 Active CN108463870B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310272601.7A CN116313773A (zh) 2016-01-16 2017-01-13 Pecvd含钨硬掩模膜及制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662279741P 2016-01-16 2016-01-16
US62/279,741 2016-01-16
PCT/US2017/013467 WO2017123967A1 (en) 2016-01-16 2017-01-13 Pecvd tungsten containing hardmask films and methods of making

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310272601.7A Division CN116313773A (zh) 2016-01-16 2017-01-13 Pecvd含钨硬掩模膜及制造方法

Publications (2)

Publication Number Publication Date
CN108463870A true CN108463870A (zh) 2018-08-28
CN108463870B CN108463870B (zh) 2023-03-28

Family

ID=59311911

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310272601.7A Pending CN116313773A (zh) 2016-01-16 2017-01-13 Pecvd含钨硬掩模膜及制造方法
CN201780006715.XA Active CN108463870B (zh) 2016-01-16 2017-01-13 Pecvd含钨硬掩模膜及制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310272601.7A Pending CN116313773A (zh) 2016-01-16 2017-01-13 Pecvd含钨硬掩模膜及制造方法

Country Status (5)

Country Link
US (2) US10529568B2 (zh)
KR (1) KR20180095946A (zh)
CN (2) CN116313773A (zh)
TW (1) TWI720106B (zh)
WO (1) WO2017123967A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828120B (zh) * 2021-04-26 2024-01-01 美商應用材料股份有限公司 具有金屬摻雜劑之材料的沉積方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6632470B2 (ja) * 2016-05-24 2020-01-22 東京エレクトロン株式会社 カーボン膜の成膜方法および成膜装置
US10312137B2 (en) * 2016-06-07 2019-06-04 Applied Materials, Inc. Hardmask layer for 3D NAND staircase structure in semiconductor applications
US10453744B2 (en) 2016-11-23 2019-10-22 Entegris, Inc. Low temperature molybdenum film deposition utilizing boron nucleation layers
CN110249410B (zh) * 2017-02-01 2023-07-04 应用材料公司 用于硬掩模应用的硼掺杂碳化钨
CN116978782A (zh) * 2017-05-12 2023-10-31 应用材料公司 在基板和腔室部件上沉积金属硅化物层
JP2020530881A (ja) 2017-08-14 2020-10-29 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ ３次元垂直ｎａｎｄワード線用の金属充填プロセス
TWI713961B (zh) 2018-01-15 2020-12-21 美商應用材料股份有限公司 針對碳化鎢膜改善附著及缺陷之技術
CN111919284A (zh) * 2018-03-01 2020-11-10 应用材料公司 在器件制造中形成金属硬掩模的系统和方法
CN108411266B (zh) * 2018-04-04 2020-04-28 中国航发北京航空材料研究院 一种金属表面生长金属碳化物的方法
JP7425744B2 (ja) * 2018-04-20 2024-01-31 インテグリス・インコーポレーテッド ホウ素核形成層を利用した低温モリブデン膜堆積
GB201813368D0 (en) 2018-08-16 2018-10-03 Lam Res Ag Etchant composition
WO2021096914A1 (en) * 2019-11-12 2021-05-20 Applied Materials, Inc. Reduced hydrogen deposition processes

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331483B1 (en) * 1998-12-18 2001-12-18 Tokyo Electron Limited Method of film-forming of tungsten
CN1342215A (zh) * 1999-02-11 2002-03-27 哈迪德有限公司 碳化钨涂层及其制造方法
US20020081861A1 (en) * 1994-11-10 2002-06-27 Robinson Mcdonald Silicon-germanium-carbon compositions and processes thereof
TW200421465A (en) * 2003-03-07 2004-10-16 Tokyo Electron Ltd Method of forming tungsten film
US20060264031A1 (en) * 2000-06-28 2006-11-23 Ming Xi Method for depositing tungsten-containing layers by vapor deposition techniques
US20090163025A1 (en) * 2007-12-21 2009-06-25 Novellus Systems, Inc. Methods for forming all tungsten contacts and lines
US20140154883A1 (en) * 2009-04-16 2014-06-05 Lam Research Corporation Tungsten nucleation process to enable low resistivity tungsten feature fill
CN104979291A (zh) * 2014-04-10 2015-10-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1219725B1 (en) * 2000-12-28 2005-08-17 AMI Semiconductor Belgium BVBA Method for tungsten chemical vapor deposition on a semiconductor substrate
US7141494B2 (en) * 2001-05-22 2006-11-28 Novellus Systems, Inc. Method for reducing tungsten film roughness and improving step coverage
US6955986B2 (en) * 2003-03-27 2005-10-18 Asm International N.V. Atomic layer deposition methods for forming a multi-layer adhesion-barrier layer for integrated circuits
US7074527B2 (en) 2003-09-23 2006-07-11 Freescale Semiconductor, Inc. Method for fabricating a mask using a hardmask and method for making a semiconductor device using the same
KR100669141B1 (ko) 2005-01-17 2007-01-15 삼성전자주식회사 오믹막 및 이의 형성 방법, 오믹막을 포함하는 반도체장치 및 이의 제조 방법
JP4607645B2 (ja) * 2005-04-04 2011-01-05 株式会社東芝 半導体装置及びその製造方法
KR100735520B1 (ko) 2005-09-23 2007-07-04 삼성전자주식회사 텅스텐 실리사이드막 형성 방법 및 이를 이용한 반도체소자의 제조 방법
KR100713925B1 (ko) 2005-12-28 2007-05-07 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100939777B1 (ko) 2007-11-30 2010-01-29 주식회사 하이닉스반도체 텅스텐막 형성방법 및 이를 이용한 반도체 소자의 배선형성방법
FR2972304A1 (fr) * 2011-03-02 2012-09-07 Commissariat Energie Atomique Batterie avec gestion individuelle des cellules
JP5829926B2 (ja) 2011-07-06 2015-12-09 東京エレクトロン株式会社 タングステン膜の成膜方法
TWI602283B (zh) * 2012-03-27 2017-10-11 諾發系統有限公司 鎢特徵部塡充
US9034760B2 (en) 2012-06-29 2015-05-19 Novellus Systems, Inc. Methods of forming tensile tungsten films and compressive tungsten films
CN103474393B (zh) 2013-09-11 2015-07-08 华进半导体封装先导技术研发中心有限公司 免cmp的电镀面铜去除及阻挡层复用的工艺方法
JP6336866B2 (ja) * 2013-10-23 2018-06-06 株式会社日立国際電気 半導体デバイスの製造方法、基板処理装置およびプログラム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020081861A1 (en) * 1994-11-10 2002-06-27 Robinson Mcdonald Silicon-germanium-carbon compositions and processes thereof
US6331483B1 (en) * 1998-12-18 2001-12-18 Tokyo Electron Limited Method of film-forming of tungsten
CN1342215A (zh) * 1999-02-11 2002-03-27 哈迪德有限公司 碳化钨涂层及其制造方法
US20060264031A1 (en) * 2000-06-28 2006-11-23 Ming Xi Method for depositing tungsten-containing layers by vapor deposition techniques
TW200421465A (en) * 2003-03-07 2004-10-16 Tokyo Electron Ltd Method of forming tungsten film
US20090163025A1 (en) * 2007-12-21 2009-06-25 Novellus Systems, Inc. Methods for forming all tungsten contacts and lines
US20140154883A1 (en) * 2009-04-16 2014-06-05 Lam Research Corporation Tungsten nucleation process to enable low resistivity tungsten feature fill
CN104979291A (zh) * 2014-04-10 2015-10-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI828120B (zh) * 2021-04-26 2024-01-01 美商應用材料股份有限公司 具有金屬摻雜劑之材料的沉積方法

Also Published As

Publication number Publication date
TWI720106B (zh) 2021-03-01
TW201736629A (zh) 2017-10-16
WO2017123967A1 (en) 2017-07-20
CN116313773A (zh) 2023-06-23
CN108463870B (zh) 2023-03-28
US10529568B2 (en) 2020-01-07
US20200075333A1 (en) 2020-03-05
US11594415B2 (en) 2023-02-28
US20170207087A1 (en) 2017-07-20
KR20180095946A (ko) 2018-08-28

Similar Documents

Publication Publication Date Title
CN108463870A (zh) Pecvd含钨硬掩模膜及制造方法
US10818489B2 (en) Atomic layer deposition of silicon carbon nitride based material
KR102505139B1 (ko) 평탄한 실리콘막들의 ｐｅｃｖｄ 성막
CN111247269B (zh) 介电膜的几何选择性沉积
TWI718120B (zh) 使用作為基板處理系統中的硬遮罩之非晶碳與矽膜的金屬摻雜
CN109417048A (zh) 用于间隙填充应用的可流动非晶硅膜
TWI612173B (zh) 用以在敏感基板上沉積薄膜的方法
TWI762805B (zh) 選擇性氧化鋁膜沉積
CN109637926A (zh) 超高模量与蚀刻选择性的硼-碳硬掩模膜
TWI710661B (zh) 含矽及氮膜的製造方法
JP7296378B2 (ja) Ｐｅｃｖｄ金属ドープ炭素ハードマスクのための同質界面層を蒸着するためのシステムおよび方法
CN106960779B (zh) 处理工艺以及系统
KR20140147086A (ko) 반도체 디바이스 애플리케이션들을 위한 실리콘 질화물 막들
TW201812999A (zh) 使用沉積/蝕刻技術之無接縫溝道填充
TW202032661A (zh) 用於移除硬遮罩之以水蒸氣為基礎的含氟電漿
US20230223263A1 (en) Inert gas implantation for hard mask selectivity improvement
CN116013767A (zh) 用于硬掩模的金属介电膜的沉积
KR20160011155A (ko) Ｐｅ-ａｌｄ에 의한 유기 공동-반응물과 함께 규소 전구체를 사용한 규소-기반 필름에의 탄소 및/또는 질소 합체
CN109417029A (zh) 对被处理体进行处理的方法
TWI767661B (zh) 含矽及氮膜的製造方法
CN115135801A (zh) 用于半导体应用的高模量硼基陶瓷
WO2021060109A1 (ja) 成膜方法
TW202409343A (zh) 在非晶形碳膜中的氫減少
TW202233883A (zh) 藉由純化學手段的非晶碳硬遮罩膜的沉積速率改善
CN114107939A (zh) 金属薄膜沉积方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant