CN101989549A - Nmos晶体管的制造方法 - Google Patents
Nmos晶体管的制造方法 Download PDFInfo
- Publication number
- CN101989549A CN101989549A CN2009100560229A CN200910056022A CN101989549A CN 101989549 A CN101989549 A CN 101989549A CN 2009100560229 A CN2009100560229 A CN 2009100560229A CN 200910056022 A CN200910056022 A CN 200910056022A CN 101989549 A CN101989549 A CN 101989549A
- Authority
- CN
- China
- Prior art keywords
- ion
- semiconductor substrate
- grid structure
- sides
- sidewall spacers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种NMOS晶体管的制造方法，包括步骤：提供半导体衬底，所述半导体衬底上具有栅极结构；向所述栅极结构两侧的半导体衬底中掺杂n型离子，形成源极轻掺杂区和漏极轻掺杂区；在所述栅极结构的两侧形成侧壁隔离物；向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中掺杂锑离子和碳离子；向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中掺杂n型离子，形成源极重掺杂区和漏极重掺杂区，提高了半导体器件的性能。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种NMOS晶体管的制造方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的数据存储量以及更多的功能，半导体晶片朝向高集成度方向发展，MOS器件的栅极特征尺寸已经进入深亚微米阶段，栅极下的导电沟道变得越来越细且长度变得较以往更短，这样就对工艺的要求越来越高。
在传统的半导体制造技术中，形成NMOS晶体管，图1至图3为利用传统方法形成NMOS晶体管的示意图，参考图1至图3，首先提供半导体衬底10，在半导体衬底10中形成p阱20用于形成NMOS。然后在半导体衬底10表面淀积栅极氧化层30，再于栅极氧化层30表面淀积多晶硅层40，并刻蚀多晶硅层40和栅极氧化层30形成NMOS晶体管的栅极结构50。然后在栅极结构50的两侧进行低剂量离子注入形成轻掺杂源极区60a(LDD)和轻掺杂漏极区60b。接下来在半导体衬底10和栅极结构50表面淀积氧化硅和氮化硅，并利用干法刻蚀形成侧壁隔离物(spacer)70，随后在栅极结构50的两侧进行高剂量离子注入，形成重掺杂源极区80a和重掺杂漏极区80b，轻掺杂源极区60a和重掺杂源极区80a构成源极区，轻掺杂漏极区60b和重掺杂漏极区80b构成漏极区。
对于NMOS晶体管轻掺杂和重掺杂为n型杂质，传统的掺杂采用的n型杂质为磷(P)或砷(As)，具体为掺杂杂质的原子被离化、分离、加速(获得动能)，形成离子束流，对半导体衬底10表面进行物理轰击，进入表面并在表面以下停下。
例如在公开号为“CN1518765A”，名称为“半导体器件的制造方法”的中国专利中还可以发现更多与上述技术方案相关的信息，例如更详细的形成源极区和漏极区的方法。
但是随着器件尺寸的下降，离子注入的深度和浓度越来越难于控制，从而利用上述传统的方法得到NMOS晶体管的源极区和漏极区的电阻和结深都不能满足达到要求，从而使得半导体器件的性能变差。
发明内容
本发明的目的是提供一种NMOS晶体管的制造方法，提高了半导体器件的性能。
为了达到上述目的，本发明提供了一种NMOS晶体管的制造方法，包括步骤：
提供半导体衬底，所述半导体衬底上具有栅极结构；
向所述栅极结构两侧的半导体衬底中掺杂n型离子，形成源极轻掺杂区和漏极轻掺杂区；
在所述栅极结构的两侧形成侧壁隔离物；
向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中掺杂锑离子和碳离子；
向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中掺杂n型离子，形成源极重掺杂区和漏极重掺杂区。
可选的，向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中掺杂n型离子的步骤包括：
向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中掺杂磷离子和/或砷离子。
可选的，所述向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中掺杂锑离子和碳离子的步骤包括：
先离子注入锑离子，之后离子注入碳离子。
可选的，向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中掺杂磷离子和/或砷离子的方法包括步骤：
向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中第一步离子注入磷离子；
向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中第二步离子注入砷离子。
可选的，向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中离子注入锑离子的能量为10Kev至70Kev，剂量为5E14atom/cm2至1E15atom/cm2。
可选的，向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中离子注入碳离子的能量为4Kev至12Kev，剂量为1E14atom/cm2至1E15atom/cm2。
可选的，所述向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中第一步离子注入磷离子的能量为5Kev至30Kev，剂量为1E13atom/cm2至1.5E15atom/cm2。
可选的，所述向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中第二步离子注入砷离子的能量为20Kev至35Kev，剂量为2E15atom/cm2至3E15atom/cm2。
可选的，所述向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中第二步离子注入砷离子后还包括向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中第三步离子注入磷离子。
可选的，向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中所述掺杂锑离子和碳离子之前还包括在所述半导体衬底上形成氧化物层。
可选的，向所述栅极结构两侧的半导体衬底中掺杂n型离子的步骤包括：
向所述栅极结构两侧的半导体衬底中掺杂磷离子和/或砷离子。
可选的，向所述栅极结构两侧的半导体衬底中掺杂磷离子和/或砷离子的步骤包括：
向所述栅极结构两侧的半导体衬底中第一步离子注入磷离子；
向所述栅极结构两侧的半导体衬底中第二步离子注入砷离子。
可选的，在向所述栅极结构两侧的半导体衬底中掺杂磷离子和/或砷离子步骤之前还包括：向所述栅极结构两侧的半导体衬底中掺杂锑离子和碳离子。
可选的，向所述栅极结构两侧的半导体衬底中掺杂锑离子和碳离子的步骤包括：
先向所述栅极结构两侧的半导体衬底中离子注入锑离子，之后向所述栅极结构两侧的半导体衬底中离子注入碳离子。
可选的，向所述栅极结构两侧的半导体衬底中离子注入锑离子的能量为30Kev至80Kev，剂量为2.0E14atom/cm2至1.0E15atom/cm2。
可选的，向所述栅极结构两侧的半导体衬底中离子注入碳离子的能量为4Kev至12Kev，剂量为5.0E13至8.0E14atom/cm2。
可选的，向所述栅极结构两侧的半导体衬底中所述掺杂锑离子和碳离子之前还包括在所述半导体衬底上形成氧化物层。
和现有技术相比，上述技术方案的优点在于：
本发明在掺杂n型离子的过程中利用掺杂锑离子和碳离子，因为锑离子的质量大于传统掺杂方法中掺杂的磷离子和砷离子，因此可以轰击半导体衬底的表面，使半导体衬底表面形成非晶层，从而可以抑制掺杂n型离子在半导体衬底内的扩散和沟道效应，使形成的源极区和漏极区的结深不会太深，掺杂离子在非晶层退火处理之后激活率提高，从而有利于源漏区电阻的降低以及工作电流的增大；同时锑离子本身是n型，因此在抑制掺杂NMOS源漏区离子扩散的同时，进一步降低了源漏区电阻。但是另一方面由于锑离子对半导体衬底的轰击可能导致在半导体衬底内形成损伤，因此可能增大隧穿效应，所以本发明还利用掺杂碳离子，从而能够起到对离子注入缺陷的团簇和对半导体衬底进行修复，这样可以抑制掺杂n型离子的瞬时增强扩散和隧穿效应的发生，因此本发明利用掺杂锑离子和碳离子既使得源极区和漏极区的结深达到要求，进一步降低了源漏区电阻，又抑制了瞬时增强扩散和隧穿效应，提高了半导体器件的性能。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1至图3为利用传统方法形成NMOS晶体管的示意图；
图4为本发明的NMOS晶体管的制造方法一实施例的流程图；
图5至图7为本发明的NMOS晶体管的制造方法一实施例的示意图；
图8为利用传统方法的制造的NMOS晶体管和利用本发明的制造方法得到NMOS晶体管的参数比较示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
传统的NMOS晶体管的制造方法是采用磷(P)或砷(As)作为n型杂质进行离子注入，随着工艺尺寸的减小，例如在65nm及以下工艺中，如果想要达到预定的电阻就需要增加离子注入的剂量，但增大剂量会使得隧穿效应增大，从而增大轻掺杂时的剂量会使得轻掺杂形成的LDD的结深不能满足需要，并且会引起源极轻掺杂区和漏极轻掺杂区之间的短沟道效应而引发的漏致势垒降低(DIBL)以及可能出现的穿通(punch-through)；增大重掺杂的剂量会使得重掺杂形成的源极重掺杂区和漏极重掺杂区的结深不能满足要求，并且半导体器件的漏电流增大。
因此发明人经过研究得到了本发明提供了一种NMOS晶体管的制造方法，包括步骤：
提供半导体衬底，所述半导体衬底上具有栅极结构；
向所述栅极结构两侧的半导体衬底中掺杂n型离子，形成源极轻掺杂区和漏极轻掺杂区；
在所述栅极结构的两侧形成侧壁隔离物；
向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中掺杂锑离子和碳离子；
向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中掺杂n型离子，形成源极重掺杂区和漏极重掺杂区。
可选的，向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中掺杂n型离子的步骤包括：
向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中掺杂磷离子和/或砷离子。
可选的，所述向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中掺杂锑离子和碳离子的步骤包括：
先离子注入锑离子，之后离子注入碳离子。
可选的，向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中掺杂磷离子和/或砷离子的方法包括步骤：
向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中第一步离子注入磷离子；
向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中第二步离子注入砷离子。
可选的，向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中离子注入锑离子的能量为10Kev至70Kev，剂量为5E14atom/cm2至1E15atom/cm2。
可选的，向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中离子注入碳离子的能量为4Kev至12Kev，剂量为1E14atom/cm2至1E15atom/cm2。
可选的，所述向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中第一步离子注入磷离子的能量为5Kev至30Kev，剂量为1E13atom/cm2至1.5E15atom/cm2。
可选的，所述向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中第二步离子注入砷离子的能量为20Kev至35Kev，剂量为2E15atom/cm2至3E15atom/cm2。
可选的，所述向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中第二步离子注入砷离子后还包括向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中第三步离子注入磷离子。
可选的，向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中所述掺杂锑离子和碳离子之前还包括在所述半导体衬底上形成氧化物层。
可选的，向所述栅极结构两侧的半导体衬底中掺杂n型离子的步骤包括：
向所述栅极结构两侧的半导体衬底中掺杂磷离子和/或砷离子。
可选的，向所述栅极结构两侧的半导体衬底中掺杂磷离子和/或砷离子的步骤包括：
向所述栅极结构两侧的半导体衬底中第一步离子注入磷离子；
向所述栅极结构两侧的半导体衬底中第二步离子注入砷离子。
可选的，在向所述栅极结构两侧的半导体衬底中掺杂磷离子和/或砷离子步骤之前还包括：向所述栅极结构两侧的半导体衬底中掺杂锑离子和碳离子。
可选的，向所述栅极结构两侧的半导体衬底中掺杂锑离子和碳离子的步骤包括：
先向所述栅极结构两侧的半导体衬底中离子注入锑离子，之后向所述栅极结构两侧的半导体衬底中离子注入碳离子。
可选的，向所述栅极结构两侧的半导体衬底中离子注入锑离子的能量为30Kev至80Kev，剂量为2.0E14atom/cm2至1.0E15atom/cm2。
可选的，向所述栅极结构两侧的半导体衬底中离子注入碳离子的能量为4Kev至12Kev，剂量为5.0E13至8.0E14atom/cm2。
可选的，向所述栅极结构两侧的半导体衬底中所述掺杂锑离子和碳离子之前还包括在所述半导体衬底上形成氧化物层。
本发明在掺杂n型离子的过程中利用掺杂锑离子和碳离子，因为锑离子的质量大于传统掺杂方法中掺杂的磷离子和砷离子，因此可以轰击半导体衬底的表面，使半导体衬底表面形成非晶层，从而可以抑制掺杂n型离子在半导体衬底内的扩散和沟道效应，使形成的源极区和漏极区的结深不会太深，掺杂离子在非晶层退火处理之后激活率提高，从而有利于源漏区电阻的降低以及工作电流的增大；同时锑离子本身是n型，因此在抑制掺杂NMOS源漏区离子扩散的同时，进一步降低了源漏区电阻。但是另一方面由于锑离子对半导体衬底的轰击可能导致在半导体衬底内形成损伤，因此可能增大隧穿效应，所以本发明还利用掺杂碳离子，从而能够起到对离子注入缺陷的团簇和对半导体衬底进行修复，这样可以抑制掺杂n型离子的瞬时增强扩散和隧穿效应的发生，因此本发明利用掺杂锑离子和碳离子既使得源极区和漏极区的结深达到要求，进一步降低了源漏区电阻，又抑制了瞬时增强扩散和隧穿效应，提高了半导体器件的性能。
实施例一
图4为本发明的NMOS晶体管的制造方法一实施例的流程图。图5至图7为本发明的NMOS晶体管的制造方法一实施例的示意图。下面结合图5至图7对发明的半导体器件制造方法进行详细说明，本发明的半导体器件制造方法包括步骤：
S10：提供半导体衬底，所述半导体衬底上具有栅极结构。
参考图5，具体的，半导体衬底100可以是单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)，或者还可以包括其它的材料，例如锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。虽然在此描述了可以形成衬底100的材料的几个示例，但是可以作为半导体衬底的任何材料均落入本发明的精神和范围。在衬底100中通过掺杂工艺例如离子注入工艺形成p阱(图中未示出)。
所述半导体衬底100上具有栅极结构110，栅极结构110的形成方法可以为：首先形成栅极氧化层120，栅极氧化层120可以是氧化硅(SiO2)或氮氧化硅(SiNO)。在65nm以下工艺节点，栅极氧化层120的材料优选为高介电常数材料，例如氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等。特别优选的是氧化铪、氧化锆和氧化铝。栅极氧化层120的生长方法可以是任何常规真空镀膜技术，比如原子层沉积(ALD)、物理气相淀积(PVD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)工艺。
接着，在栅极氧化层120表面淀积多晶硅层130，可以利用PECVD或高密度等离子化学气相淀积(HDP-CVD)工艺在栅极氧化层120表面淀积多晶硅层130，随后利用光刻胶和氮化硅作为掩膜，采用等离子刻蚀方法刻蚀栅极氧化层120和多晶硅层130，形成NMOS晶体管的栅极结构110。然后去除剩余的光刻胶和硬掩膜氮化硅。
优选的，为了修复刻蚀和去除氮化硅时对栅极结构110的侧壁造成的损伤，还可以在栅极结构110表面和两侧生长一层氧化物层150。可以利用热氧化或ISSG(原位蒸气产生)形成上述氧化物层150，例如所述氧化物层150的厚度为
S11：向所述栅极结构110两侧的半导体衬底100中掺杂n型离子，形成源极轻掺杂区和漏极轻掺杂区。
参考图6，该步骤可以利用本领域技术人员熟知的方法，例如对半导体衬底100进行低剂量的杂质离子注入形成源极轻掺杂区160a和漏极轻掺杂区160b。对于NMOS晶体管采用的n型杂质为磷(P)和/或砷(As)，例如可以注入磷(P)，也可以注入砷(As)，也可以先注入磷(P)再注入砷(As)。掺杂杂质的原子被离化、分离、加速(获得动能)，形成离子束流，扫过多晶硅层130表面，杂质离子对多晶硅层130表面进行物理轰击，进入表面并在表面以下停下。
因为随着半导体器件特征尺寸的减小，在该步骤中形成的源极轻掺杂区160a和漏极轻掺杂区160b的结深也越来越浅，且轻掺杂的区域也越来越小，但是为了保证源极轻掺杂区160a和漏极轻掺杂区160b的结电阻满足要求就需要增大离子注入的剂量，但是增大离子注入的剂量就会使得离子扩散更严重，从而使得源极轻掺杂区160a和漏极轻掺杂区160b的结深增加，并且由于随着半导体器件特征尺寸的减小栅极结构的的宽度也变得很小，因此源极轻掺杂区160a和漏极轻掺杂区160b之间容易发生严重的短沟道效应和穿通现象。
在本实施例的一个优选实施方式中，该步骤在掺杂n型离子之前还包括向所述栅极结构两侧的半导体衬底中掺杂锑离子和碳离子，具体的：
首先向所述栅极结构110两侧的半导体衬底100中掺杂锑离子，例如可以利用离子注入的方法，将锑原子离化、分离、加速(获得动能)，形成离子束流，注入到半导体衬底100，例如离子注入锑离子的能量为30Kev至80Kev，剂量为2.0E14atom/cm2至1.0E15atom/cm2。在该步离子注入中，因为锑离子的质量大于传统掺杂方法中掺杂的磷离子和砷离子，因此可以轰击半导体衬底的表面，使半导体衬底表面形成非晶层，从而可以抑制掺杂n型离子在半导体衬底内的扩散和沟道效应，使形成的源极区和漏极区的结深不会太深，掺杂离子在非晶层退火处理之后激活率提高，从而有利于源漏区电阻的降低以及工作电流的增大；同时锑离子本身是n型，因此在抑制掺杂NMOS源漏区离子扩散的同时，进一步降低了源漏区电阻。
所述氧化物层150还可以在离子注入时保护半导体衬底100，起到减小对半导体衬底100表面的损伤的作用。
接着，向所述栅极结构110两侧的半导体衬底100中掺杂碳离子，例如可以利用离子注入的方法，将碳原子离化、分离、加速(获得动能)，形成离子束流，注入到半导体衬底100，例如离子注入碳离子的能量为4Kev至12Kev，剂量为5.0E13至8.0E14atom/cm2。离子束与半导体衬底100的夹角为0°至5°，采用下角度注入可有效减少沟道效应与源漏区pn结区域缺陷所导致的漏电流。
掺杂碳离子能够起到对离子注入缺陷的团簇和对半导体衬底进行修复，这样可以抑制掺杂n型离子的瞬时增强扩散和隧穿效应的发生，因此本发明利用掺杂锑离子和碳离子既使得源极区和漏极区的结深达到要求，又抑制了瞬时增强扩散隧穿效应，提高了半导体器件的性能。
S12：在所述栅极结构110的两侧形成侧壁隔离物。
参考图7，在栅极结构110两侧形成侧壁隔离物170，所述侧壁隔离物170可以为氧化硅、氮化硅、氮氧化硅中的一种或几种的组合构成。作为本实施例中的一个优选实施方式，所述侧壁隔离物170为氧化硅和氮化硅共同组成，具体工艺为：在半导体衬底100上和栅极结构110上形成第一氧化硅层(未图示)、第一氮化硅层(未图示)以及第二氧化硅层(未图示)，然后采用蚀刻方法形成侧壁隔离物170，该侧壁隔离物170可以利用本领域技术人员熟知的方法形成，因此不再赘述。
S13：向具有所述侧壁隔离物170的栅极结构110两侧的半导体衬底100中掺杂锑离子和碳离子。
继续参考图7，该步骤具体为，首先离子注入锑离子，离子注入的能量可以为10Kev至70Kev，剂量为5E14atom/cm2至1E15atom/cm2；然后离子注入碳离子，离子注入的能量为4Kev至12Kev，剂量为1E14atom/cm2至1E15atom/cm2。离子注入的方法可以利用本领域技术人员所熟知的方法，例如将锑原子离化、分离、加速(获得动能)，形成离子束流，注入到半导体衬底100。
接着，向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中离子注入碳离子，离子注入的能量为4Kev至20Kev，剂量为1E14atom/cm2至1E15atom/cm2，离子束与半导体衬底100的夹角为0°至5°，采用下角度注入可有效减少沟道与源漏区pn结区域缺陷所导致的漏电流。离子注入的方法可以利用本领域技术人员所熟知的方法，例如将碳原子离化、分离、加速(获得动能)，形成离子束流，注入到半导体衬底100。
传统方法中通常离子注入磷(P)和/或砷(As)，但是随着沟道尺寸的减小，如果想要得到预定的结电阻，就需要增大离子注入的剂量，但这样离子扩散更严重，使得结深增加，并且造成漏电流过大，发明在掺杂n型离子的过程中利用掺杂锑离子和碳离子，因为锑离子的质量大于传统掺杂方法中掺杂的磷离子和砷离子，因此可以轰击半导体衬底的表面，使半导体衬底表面形成非晶层，从而可以抑制掺杂n型离子在半导体衬底内的扩散和沟道效应，使形成的源极区和漏极区的结深不会太深，掺杂粒子在非晶层退火处理之后激活率提高，从而有利于源漏区电阻的降低以及工作电流的增大；同时锑离子本身是n型，因此在抑制掺杂NMOS源漏区离子扩散的同时，进一步降低了源漏区电阻。但是另一方面由于锑离子对半导体衬底的轰击可能导致在半导体衬底内形成损伤，因此可能增大隧穿效应，所以本发明还利用掺杂碳离子，从而能够起到对离子注入缺陷的团簇和对半导体衬底进行修复，这样可以抑制掺杂n型离子的瞬时增强扩散和隧穿效应的发生，因此本发明利用掺杂锑离子和碳离子既使得源极区和漏极区的结深达到要求，又抑制了瞬时增强扩散隧穿效应，提高了半导体器件的性能。
S14：向具有所述侧壁隔离物170的栅极结构110两侧的半导体衬底100中掺杂n型离子，形成源极重掺杂区180a和漏极重掺杂区180b。
继续参考图7，该步骤可以利用本领域技术人员熟知的方法，在本实施例的一个优选实施方式中，具体为：
首先，向具有所述侧壁隔离物170的栅极结构110两侧的半导体衬底100中第一步离子注入磷离子，离子注入磷离子的能量为5Kev至30Kev，剂量为1E13atom/cm2至1.5E15atom/cm2。该步骤可以利用本领域技术人员熟知的方法，因此不再赘述。
接着，向具有所述侧壁隔离物170的栅极结构110两侧的半导体衬底100中第二步离子注入砷离子，所述离子注入砷离子的能量为20Kev至35Kev，剂量为2E15atom/cm2至3E15atom/cm2。该步骤可以利用本领域技术人员熟知的方法，因此不再赘述。
在另一个实施例中，优选的，在离子注入砷离子之后还包括离子注入磷离子的步骤，注入磷离子的能量为1Kev至5Kev，剂量为1.0E15atom/cm2至3.0E15atom/cm2。从而可以减小界面的接触电阻。
在一个优选的实施方式中，还包括在半导体衬底100上形成金属硅化物，然后进行退火，退火可以使得离子注入的离子在半导体衬底100内分布的更均匀，并且扩散至期望的深度，优选的采用采用尖峰退火，以100℃/s至250℃/s的速率上升到1040℃至1070℃，然后再以100℃/s至250℃/s的速率下降。
下列表1为利用传统方法的制造的NMOS晶体管和利用本发明的制造方法得到NMOS晶体管的参数比较结果，从表1可以看出利用本发明得到的NMOS晶体管的短沟Ioff/Idat特性大大提高。
表1
图8为利用传统方法的制造的NMOS晶体管和利用本发明的制造方法得到NMOS晶体管的参数比较示意图，其中横坐标为漏电流Ioff，纵坐标为饱和电流Idsat，其中原点表示的为传统方法的制造的NMOS晶体管，方块表示的为利用本发明的制造方法得到NMOS晶体管，从图8中可以看出，在相同饱和电流Idsat的情况下，相比传统方法得到的NMOS晶体管，利用本发明的得到的NMOS晶体管的漏电流Ioff减小，从而器件的性能得到提高。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (17)
1.一种NMOS晶体管的制造方法，其特征在于，包括步骤：
提供半导体衬底，所述半导体衬底上具有栅极结构；
向所述栅极结构两侧的半导体衬底中掺杂n型离子，形成源极轻掺杂区和漏极轻掺杂区；
在所述栅极结构的两侧形成侧壁隔离物；
向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中掺杂锑离子和碳离子；
向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中掺杂n型离子，形成源极重掺杂区和漏极重掺杂区。
2.根据权利要求1所述的NMOS晶体管的制造方法，其特征在于，向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中掺杂n型离子的步骤包括：
向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中掺杂磷离子和/或砷离子。
3.根据权利要求2所述的NMOS晶体管的制造方法，其特征在于，所述向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中掺杂锑离子和碳离子的步骤包括：
先离子注入锑离子，之后离子注入碳离子。
4.根据权利要求3所述的NMOS晶体管的制造方法，其特征在于，向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中掺杂磷离子和/或砷离子的方法包括步骤：
向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中第一步离子注入磷离子；
向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中第二步离子注入砷离子。
5.根据权利要求4所述的NMOS晶体管的制造方法，其特征在于，向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中离子注入锑离子的能量为10Kev至70Kev，剂量为5E14atom/cm2至1E15atom/cm2。
6.根据权利要求5所述的NMOS晶体管的制造方法，其特征在于，向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中离子注入碳离子的能量为4Kev至12Kev，剂量为1E14atom/cm2至1E15atom/cm2。
7.根据权利要求6所述的NMOS晶体管的制造方法，其特征在于，所述向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中第一步离子注入磷离子的能量为5Kev至30Kev，剂量为1E13atom/cm2至1.5E15atom/cm2。
8.根据权利要求7所述的NMOS晶体管的制造方法，其特征在于，所述向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中第二步离子注入砷离子的能量为20Kev至35Kev，剂量为2E15atom/cm2至3E15atom/cm2。
9.根据权利要求4所述的NMOS晶体管的制造方法，其特征在于，所述向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中第二步离子注入砷离子后还包括向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中第三步离子注入磷离子。
10.根据权利要求4所述的NMOS晶体管的制造方法，其特征在于，向具有所述侧壁隔离物的栅极结构两侧的半导体衬底中所述掺杂锑离子和碳离子之前还包括在所述半导体衬底上形成氧化物层。
11.根据权利要求1所述的NMOS晶体管的制造方法，其特征在于，向所述栅极结构两侧的半导体衬底中掺杂n型离子的步骤包括：
向所述栅极结构两侧的半导体衬底中掺杂磷离子和/或砷离子。
12.根据权利要求11所述的NMOS晶体管的制造方法，其特征在于，向所述栅极结构两侧的半导体衬底中掺杂磷离子和/或砷离子的步骤包括：
向所述栅极结构两侧的半导体衬底中第一步离子注入磷离子；
向所述栅极结构两侧的半导体衬底中第二步离子注入砷离子。
13.根据权利要求11所述的NMOS晶体管的制造方法，其特征在于，在向所述栅极结构两侧的半导体衬底中掺杂磷离子和/或砷离子步骤之前还包括：向所述栅极结构两侧的半导体衬底中掺杂锑离子和碳离子。
14.根据权利要求13所述的NMOS晶体管的制造方法，其特征在于，向所述栅极结构两侧的半导体衬底中掺杂锑离子和碳离子的步骤包括：
先向所述栅极结构两侧的半导体衬底中离子注入锑离子，之后向所述栅极结构两侧的半导体衬底中离子注入碳离子。
15.根据权利要求14所述的NMOS晶体管的制造方法，其特征在于，向所述栅极结构两侧的半导体衬底中离子注入锑离子的能量为30Kev至80Kev，剂量为2.0E14atom/cm2至1.0E15atom/cm2。
16.根据权利要求15所述的NMOS晶体管的制造方法，其特征在于，向所述栅极结构两侧的半导体衬底中离子注入碳离子的能量为4Kev至12Kev，剂量为5.0E13至8.0E14atom/cm2。
17.根据权利要求1所述的NMOS晶体管的制造方法，其特征在于，向所述栅极结构两侧的半导体衬底中所述掺杂锑离子和碳离子之前还包括在所述半导体衬底上形成氧化物层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910056022A CN101989549B (zh) | 2009-08-06 | 2009-08-06 | Nmos晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910056022A CN101989549B (zh) | 2009-08-06 | 2009-08-06 | Nmos晶体管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101989549A true CN101989549A (zh) | 2011-03-23 |
| CN101989549B CN101989549B (zh) | 2012-10-03 |
Family
ID=43746022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910056022A Active CN101989549B (zh) | 2009-08-06 | 2009-08-06 | Nmos晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101989549B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109037070A (zh) * | 2017-06-09 | 2018-12-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法及半导体器件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7625801B2 (en) * | 2006-09-19 | 2009-12-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicide formation with a pre-amorphous implant |
| CN100539187C (zh) * | 2006-09-30 | 2009-09-09 | 中芯国际集成电路制造(上海)有限公司 | 金属氧化物半导体器件及其制造方法 |
-
2009
- 2009-08-06 CN CN200910056022A patent/CN101989549B/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109037070A (zh) * | 2017-06-09 | 2018-12-18 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法及半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101989549B (zh) | 2012-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7855414B2 (en) | Semiconductor device with increased breakdown voltage | |
| US8318571B2 (en) | Method for forming P-type lightly doped drain region using germanium pre-amorphous treatment | |
| US6696729B2 (en) | Semiconductor device having diffusion regions with different junction depths | |
| KR100638546B1 (ko) | 트랜지스터 구조물 형성방법 및 트랜지스터 구조물 | |
| CN103426769A (zh) | 半导体器件制造方法 | |
| CN100547793C (zh) | 双栅cmos半导体器件及其制造方法 | |
| JP4514023B2 (ja) | ソース／ドレイン拡張部からドーパントが外方拡散しないようにするための、シリコン酸化物ライナーのイオン注入 | |
| CN102800595A (zh) | Nmos晶体管形成方法及对应cmos结构形成方法 | |
| US7151032B2 (en) | Methods of fabricating semiconductor devices | |
| US5504024A (en) | Method for fabricating MOS transistors | |
| CN100590817C (zh) | Pmos晶体管及其形成方法 | |
| CN101393893B (zh) | 具有不同侧壁层宽度的cmos器件及其制造方法 | |
| CN101989550B (zh) | Nmos晶体管的制造方法 | |
| US20190115450A1 (en) | Semiconductor structure | |
| CN101989549B (zh) | Nmos晶体管的制造方法 | |
| US7135373B2 (en) | Reduction of channel hot carrier effects in transistor devices | |
| US20080160710A1 (en) | Method of fabricating mosfet device | |
| CN101996886B (zh) | 半导体器件的制造方法 | |
| US6541341B1 (en) | Method for fabricating MOS field effect transistor | |
| KR100508867B1 (ko) | ｐ채널형 모스 트랜지스터 및 상보형 모스 트랜지스터의제조 방법 | |
| KR20000009491A (ko) | 단채널 효과를 개선한 모스 트랜지스터 제조방법 | |
| WO2011066786A1 (en) | Ultra-shallow junction and method for forming the same | |
| CN101996994B (zh) | 半导体器件及其制造方法 | |
| CN101459081A (zh) | Mos晶体管的形成方法 | |
| KR100815964B1 (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA Effective date: 20121101 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121101 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Patentee after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |