KR20010106718A - 반도체 소자의 소자분리막 형성 방법 - Google Patents

반도체 소자의 소자분리막 형성 방법 Download PDF

Info

Publication number
KR20010106718A
KR20010106718A KR1020000027647A KR20000027647A KR20010106718A KR 20010106718 A KR20010106718 A KR 20010106718A KR 1020000027647 A KR1020000027647 A KR 1020000027647A KR 20000027647 A KR20000027647 A KR 20000027647A KR 20010106718 A KR20010106718 A KR 20010106718A
Authority
KR
South Korea
Prior art keywords
forming
semiconductor substrate
film
device isolation
layer
Prior art date
Application number
KR1020000027647A
Other languages
English (en)
Other versions
KR100500923B1 (ko
Inventor
원대희
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-2000-0027647A priority Critical patent/KR100500923B1/ko
Priority to US09/745,444 priority patent/US6407005B2/en
Priority to JP2001073892A priority patent/JP2001332615A/ja
Publication of KR20010106718A publication Critical patent/KR20010106718A/ko
Application granted granted Critical
Publication of KR100500923B1 publication Critical patent/KR100500923B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 채널 에피층 소자에서 문턱전압이 게이트폭이 줄어듦에 따라 감소하는 INWE현상을 방지하는데 적합한 소자분리막의 형성 방법에 관한 것으로, 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성하는 제 1 단계; 상기 제 1 단계의 결과물 전면에 상기 트렌치를 매립하도록 필드절연막을 형성하는 제 2 단계; 상기 필드절연막의 높이를 조절하도록 부분 습식식각하여 소자분리막을 형성하는 제 3 단계; 상기 반도체 기판과 소자분리막의 경계 부분에 산화막 스페이서를 형성하는 제 4 단계; 및 상기 반도체 기판의 표면상에 선택적 에피 실리콘층을 형성하는 제 5 단계를 포함하여 이루어진다.

Description

반도체 소자의 소자분리막 형성 방법{METHOD FOR FORMING ISOLATION IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 초미세 DRAM의 제조 방법 중 소자분리막의 형성 방법에 관한 것이다.
최근에, 소자가 점점 미세화(0.13㎛ 이하)됨에 따라 게이트 길이에 따른 문턱전압(Theshold Voltage; Vt) 변동폭을 감소시키기 위한 하나의 방법으로서, 선택적 에피 실리콘층(Selective epi-silicon)을 이용한 에피채널 소자의 제조 공정이 제안되고 있다.
도 1a 내지 도 1c은 종래기술에 따른 소자분리막 형성 방법을 나타낸 도면이다.
도 1a에 도시된 바와 같이, 반도체 기판(11)에 패드산화막(Pad oxide)(12)과 질화막(Nitride)(13)을 증착한 다음, 상기 질화막(13) 및 패드산화막(12)을 선택적으로 패터닝하여 소자분리영역을 정의한다. 이어 상기 패터닝된 질화막(13) 및 패드산화막(12)을 마스크로 이용하여 상기 반도체 기판(11)을 소정깊이로 식각하여 트렌치(14)를 형성한다. 이상 STI(Shallow Trench Isolation)공정이라 한다.
도 1b에 도시된 바와 같이, 상기 트렌치(14)의 측면에 산화공정을 실시하여 측면산화막(15)을 형성한 다음, 상기 트렌치(14)를 충분히 매립하도록 구조 전면에 필드산화막(도시 생략)을 매립한다. 이어 상기 질화막(13)이 노출될때까지 상기 필드산화막을 화학적기계적연마(CMP)한다.
이어 상기 필드산화막을 일부 식각한 다음, 상기 질화막(13)을 제거하고, 상기 필드산화막을 습식식각으로 등방성식각하여 소자분리막(16)을 형성한다. 이 때, 상기 필드산화막이 등방성 식각되므로 결국에는 소자분리막(16)이 반도체 기판(11)보다 낮아지는 현상(이하 '모우트(Moat)현상'이라 함)('A')이 발생하게 된다.
도 1c에 도시된 바와 같이, 상기 구조 전면에 웰 이온주입 공정을 실시한 다음, 문턱전압 이온주입을 위한 스크린산화막(도시 생략)을 형성하고, 전면에 문턱전압을 이온주입한다. 이어 상기 스크린산화막을 제거한 다음, 반도체 기판(11)의 표면에 선택적 에피성장법으로 채널용 에피실리콘층(17)을 형성한다. 이 때, 상기 모우트현상으로 인해 소자분리막(16)과 반도체 기판(11)의 경계면 부분에 홈이 발생되었기 때문에 채널용 에피실리콘층(17)이 상기 모서리 부분까지 성장하게 된다. 이와 같이, 채널용 에피실리콘층(17)의 성장 과정 중에 드러난 측면의 반도체기판 (11)에서도 채널용 에피 실리콘층(17)이 성장하게 되므로, 반도체 기판(11)의 모양을 라운드(round)하게 할 수 없다.
이와 같이 모서리에 성장한 채널용 에피 실리콘층(17)은 게이트 산화막 형성 공정에서 산화막이 얇게 형성되고, 워드라인 형성 공정에서 폴리실리콘 식각시 폴리실리콘이 남게되어 소자의 단락을 유발시킬 수도 있으며, 측면으로 성장한 채널용 에피실리콘층(17)의 모서리 부근에서의 전기장 집중에 의한 소자의 전기적 특성 열화를 초래할 수 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로, 소자분리막과 활성영역의 모서리에서 집중되는 전기장에 의해 문턱전압이 게이트폭이 줄어듦에 따라 작아지는 INWE(Inverse Narrow Width Effect)현상을 방지하는데 적합한 반도체 소자의 소자분리막 형성 방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1c는 종래기술에 따른 소자분리막 형성 방법을 나타낸 도면,
도 2a 내지 도 2e는 본 발명의 실시예에 따른 소자분리막 형성 방법을 나타낸 도면.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 패드산화막
23 : 질화막 24 : 트렌치
25 : 열산화막 26 : 필드절연막
26a : 소자분리막 27 : 산화물 스페이서
28 : 채널용 에피 실리콘층
상기의 목적을 달성하기 위한 본 발명은 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성하는 제 1 단계; 상기 제 1 단계의 결과물 전면에 상기 트렌치를 매립하도록 필드절연막을 형성하는 제 2 단계; 상기 필드절연막의 높이를 조절하도록 부분 습식식각하여 소자분리막을 형성하는 제 3 단계; 상기 반도체 기판과 소자분리막의 경계 부분에 산화막 스페이서를 형성하는 제 4 단계; 및 상기 반도체 기판의 표면상에 선택적 에피 실리콘층을 형성하는 제 5 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 소자분리막의 형성 방법을 나타낸 도면이다.
도 2a에 도시된 바와 같이, 반도체 기판(21) 상에 패드산화막(22)과 질화막 (23)을 형성한다. 이 때 패드산화막(22)은 50∼200Å의 두께로 형성하고, 질화막 (23)은 1000∼3000Å의 두께로 형성한다.
이어 소자분리를 위한 마스크(도시 생략)를 형성한 다음, 상기 마스크를 이용하여 질화막(23)과 패드산화막(22)을 식각한다. 이어 상기 식각된 질화막(23)과패드산화막(22)을 마스크로 이용하여 하측의 반도체 기판(21)을 식각하는데, 소정 두께만큼 식각하여 트렌치(24)를 형성한다. 이 때, 상기 식각되는 반도체 기판(21)은 1500∼4000Å두께만큼 식각되며, 트렌치(24)를 제외한 반도체 기판(21)은 활성영역 (21a)으로 정의된다.
도 2b에 도시된 바와 같이, 상기 트렌치(24)의 표면에 측면산화공정을 진행하여 트렌치(24)의 측벽에 50∼200Å두께의 열산화막(25)을 형성한 다음, 구조 전면에 상기 트렌치(24)를 충분히 매립하도록 필드절연막(26)을 형성한다. 이어 화학적기계적연마(Chemical Mechanical Polishing; CMP)를 이용하여 질화막(23)이 드러날 때까지 상기 필드절연막(26)을 연마한다. 여기서, 상기 열산화막(25)은 습식 또는 건식 산화의 두 가지 방법을 모두 사용하여 형성할 수 있고, 상기 필드절연막 (26)은 고밀도 플라즈마 화학기상증착법(High Density Plasma CVD) 또는 오존티오스 화학기상증착법(O3-TEOS CVD) 중 어느 하나를 사용하여 상기 질화막(23)의 높이보다 3000∼5000Å만큼 더 높게 증착한다.
도 2c에 도시된 바와 같이, 필드절연막(26)의 높이를 습식식각 공정으로 일부 제거하고 질화막(23)을 제거한 다음 상기 남아있는 필드절연막(26)을 소정 두께로 등방성식각하여 소자분리막(26a)을 형성한다. 이 때, 상기 필드절연막(26)의 높이 조절을 위한 습식식각은 산화물 식각 용액에서 필드절연막(26)이 200∼500Å두께로 식각되도록 하고, 질화막(23)은 인산용액을 이용하여 습식식각 방식으로 제거하며, 통상에서 나타난 바와 같이, 습식식각으로 인해 소자분리막(26a)과 활성영역(21a)의 경계면 부분에 소자분리막(26a)이 활성영역(21a)보다 낮아지는 모우트(Moat) 현상('B')이 발생된다.
도 2d에 도시된 바와 같이, 고에너지 이온주입 장치를 이용하여 웰 이온주입을 실시하고 급속열처리(Rapid Thermal Processing; RTP)공정으로 950℃에서 수 십초 동안 열처리를 실시하여 웰 이온을 활성화시킨다.
이어 문턱전압 이온주입시 활성영역(21a)의 손실을 방지하기 위한 스크린 산화막('X')을 형성하고, 구조 전면에 문턱전압(Vt) 조절을 위한 이온('C')을 이온주입한 후, 상기 스크린 산화막을 제거한다. 이 때, 상기 문턱전압 조절을 위한 이온 주입은 반도체 기판(21)의 활성영역(21a) 표면에 얕게 이온주입을 하기 위해 극저에너지 이온주입 공정을 실시한다.
이어 구조 전면에 스페이서용 산화막(도시 생략)을 형성한 다음, 에치백하여 상기 모우트가 발생된 소자분리막(26a)의 모서리를 채우는 산화물 스페이서(27)를 형성하므로써, 상기 필드절연막(26) 습식제거시 손실된 소자분리막(26a)의 모서리 부분을 매립한다.
도 2e에 도시된 바와 같이, 선택적 에피 실리콘 성장 방법을 이용하여 활성영역(21a)의 표면에 채널용 에피 실리콘층(28)을 성장한다. 이 때 상기 채널용 에피실리콘층(28)은 저압화학적기상증착법(LPCVD) 또는 초고진공 화학기상증착법(UHV CVD)을 이용하여 도핑되지 않은 에피 실리콘을 100∼500Å두께로 형성한다. 이 때, 상기 반도체 기판(21)의 활성영역(21a)에 접하는 소자분리막(26a)의 측면에 산화물 스페이서(27)를 형성하였기 때문에, 채널용 에피 실리콘층(28)의 측면 성장을 억제할 수 있어 후속 게이트전극 공정 후에 액티브 모서리 부분에 전기장이 집중되는것을 방지하여, 문턱전압이 게이트폭이 감소함에 따라 작아지는 INWE현상을 방지할 수 있다. 이어 후속 공정으로 통상의 게이트산화막(29), 게이트전극(30) 형성 공정을 진행하는데, 폴리실리콘 증착 후 게이트패터닝할 때, 모우트현상이 발생된 부분에 산화물 스페이서(27)를 형성하므로, 폴리실리콘의 잔막을 방지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 소자분리막의 모서리부분에 산화물 스페이서를 형성하므로써 에피 실리콘층의 측면성장을 방지하여 전기장의 집중현상을 방지할 수 있고, 게이트전극 형성시 폴리실리콘식각으로 인한 잔막을 남기지 않고 식각할 수 있으므로 소자의 전기적 특성을 향상시킬 수 있다.

Claims (13)

  1. 반도체 소자의 제조 방법에 있어서,
    반도체 기판을 소정 깊이로 식각하여 트렌치를 형성하는 제 1 단계;
    상기 제 1 단계의 결과물 전면에 상기 트렌치를 매립하도록 절연막을 형성하는 제 2 단계;
    상기 절연막의 높이를 조절하도록 부분 습식식각하여 소자분리막을 형성하는 제 3 단계;
    상기 반도체 기판과 소자분리막의 경계 부분에 산화막 스페이서를 형성하는 제 4 단계; 및
    상기 반도체 기판의 표면상에 선택적 에피 실리콘층을 형성하는 제 5 단계
    를 포함하여 이루어짐을 특징으로 하는 소자 분리막 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1 단계는,
    상기 반도체 기판 상에 패드산화막, 질화막을 차례로 형성하는 단계;
    상기 질화막과 패드산화막을 선택적으로 식각하는 단계; 및
    상기 식각된 질화막을 마스크로 이용하여 상기 반도체 기판을 소정 깊이로 식각하여 상기 트렌치를 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 소자분리막 형성 방법.
  3. 제 2 항에 있어서,
    상기 패드산화막은 50∼200Å두께로 형성되는 것을 특징으로 하는 소자분리막 형성 방법.
  4. 제 2 항에 있어서,
    상기 질화막은 1000∼3000Å두께로 형성되는 것을 특징으로 하는 소자분리막 형성 방법.
  5. 제 1 항에 있어서,
    상기 트렌치는 상기 반도체 기판을 1500∼4000Å두께로 식각하여 형성되는 것을 특징으로 하는 소자분리막 형성 방법.
  6. 제 1 항에 있어서,
    상기 제 1 단계 후,
    상기 트렌치의 측벽에 건식산화 또는 습식산화 중 어느 하나를 이용하여 50∼200Å두께의 열산화막을 형성하는 단계를 더 포함하여 이루어짐을 특징으로 하는 소자분리막 형성 방법.
  7. 제 1 항에 있어서,
    상기 제 2 단계에서,
    상기 필드절연막은 고밀도 플라즈마 화학기상증착법 또는 오존티오스 화학기상증착법 중 어느 하나를 이용하여 형성되는 것을 특징으로 하는 소자분리막 형성 방법.
  8. 제 1 항에 있어서,
    상기 제 2 단계 후,
    상기 필드절연막을 화학적기계적연마하는 단계를 더 포함하여 이루어짐을 특징으로 하는 소자분리막 형성 방법.
  9. 제 1 항에 있어서,
    상기 제 3 단계에서,
    상기 필드절연막은 산화물 식각용액에서 200∼500Å두께만큼 부분 습식 식각되는 것을 특징으로 하는 소자분리막 형성 방법.
  10. 제 1 항에 있어서,
    상기 제 5 단계에서,
    상기 선택적 에피 실리콘층은 도핑되지 않은 에피 실리콘층이며, 100∼500Å두께로 형성되는 것을 특징으로 하는 소자분리막 형성 방법.
  11. 제 1 항에 있어서,
    상기 제 5 단계에서,
    상기 선택적 에피 실리콘층은 저압화학기상증착법 또는 초고진공 화학기상증착법 중 어느 하나를 이용하여 형성되는 것을 특징으로 하는 소자분리막 형성 방법.
  12. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 단계에서,
    상기 필드절연막은 상기 질화막 상부로 3000∼5000Å 더 높게 형성되는 것을특징으로 하는 소자분리막 형성 방법.
  13. 제 1 항에 있어서,
    상기 제 3 단계 후,
    상기 반도체 기판에 웰 형성을 위한 이온을 이온주입하는 단계;
    상기 반도체 기판 표면에 스크린 산화막을 형성하는 단계; 및
    상기 반도체 기판에 문턱전압 이온을 이온주입하는 단계
    를 더 포함하여 이루어짐을 특징으로 하는 소자분리막 형성 방법.
KR10-2000-0027647A 2000-05-23 2000-05-23 반도체 소자의 제조 방법 KR100500923B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2000-0027647A KR100500923B1 (ko) 2000-05-23 2000-05-23 반도체 소자의 제조 방법
US09/745,444 US6407005B2 (en) 2000-05-23 2000-12-26 Method for forming semiconductor device to prevent electric field concentration from being generated at corner of active region
JP2001073892A JP2001332615A (ja) 2000-05-23 2001-03-15 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0027647A KR100500923B1 (ko) 2000-05-23 2000-05-23 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20010106718A true KR20010106718A (ko) 2001-12-07
KR100500923B1 KR100500923B1 (ko) 2005-07-14

Family

ID=19669721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0027647A KR100500923B1 (ko) 2000-05-23 2000-05-23 반도체 소자의 제조 방법

Country Status (3)

Country Link
US (1) US6407005B2 (ko)
JP (1) JP2001332615A (ko)
KR (1) KR100500923B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772114B1 (ko) * 2006-09-29 2007-11-01 주식회사 하이닉스반도체 반도체 소자의 제조방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10131237B8 (de) * 2001-06-28 2006-08-10 Infineon Technologies Ag Feldeffekttransistor und Verfahren zu seiner Herstellung
KR100458732B1 (ko) * 2002-06-27 2004-12-03 동부전자 주식회사 반도체 소자의 제조 방법
KR100473733B1 (ko) * 2002-10-14 2005-03-10 매그나칩 반도체 유한회사 반도체 소자 및 그의 제조방법
KR100673896B1 (ko) * 2004-07-30 2007-01-26 주식회사 하이닉스반도체 트렌치 구조의 소자분리막을 갖는 반도체소자 및 그 제조방법
KR100733429B1 (ko) * 2004-12-28 2007-06-29 주식회사 하이닉스반도체 반도체 장치의 제조방법
KR100713924B1 (ko) * 2005-12-23 2007-05-07 주식회사 하이닉스반도체 돌기형 트랜지스터 및 그의 형성방법
KR101576203B1 (ko) * 2010-01-18 2015-12-11 삼성전자주식회사 최적화된 채널 영역을 갖는 모스 트랜지스터들을 구비하는 반도체 소자들 및 그 제조방법들
CN103531519B (zh) * 2012-07-02 2016-03-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US9236287B2 (en) 2012-11-02 2016-01-12 GLOBALFOUNDIES Inc. Fabrication of localized SOI on localized thick box lateral epitaxial realignment of deposited non-crystalline film on bulk semiconductor substrates for photonics device integration
CN103928386B (zh) * 2013-01-15 2017-03-15 中芯国际集成电路制造(上海)有限公司 一种浅沟槽隔离结构的制造方法
JP6255692B2 (ja) * 2013-03-29 2018-01-10 富士通セミコンダクター株式会社 半導体装置の製造方法
CN104167384A (zh) * 2014-09-02 2014-11-26 上海华力微电子有限公司 消除浅沟槽隔离凹坑的方法
CN106257650B (zh) * 2015-06-19 2019-12-27 中芯国际集成电路制造(上海)有限公司 半导体器件及其制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04245455A (ja) * 1991-01-30 1992-09-02 Kawasaki Steel Corp 半導体装置の製造方法
JP2798057B2 (ja) * 1996-05-30 1998-09-17 日本電気株式会社 半導体装置およびその製造方法
KR980006079A (ko) * 1996-06-28 1998-03-30 김주용 반도체장치의 소자 분리막 형성방법
JPH1092922A (ja) * 1996-09-10 1998-04-10 Sony Corp 半導体装置の製造方法及び半導体装置
KR100216267B1 (ko) * 1996-12-26 1999-08-16 구본준 트렌치 격리구조를 갖는 반도체 장치 제조방법
US5960297A (en) * 1997-07-02 1999-09-28 Kabushiki Kaisha Toshiba Shallow trench isolation structure and method of forming the same
KR100464388B1 (ko) * 1997-07-15 2005-02-28 삼성전자주식회사 반도체장치의트렌치소자분리형성방법
US5925575A (en) 1997-09-29 1999-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Dry etching endpoint procedure to protect against photolithographic misalignments
TW379404B (en) 1997-12-31 2000-01-11 United Semiconductor Corp Manufacturing method of shallow trench isolation
JP2000031480A (ja) * 1998-07-15 2000-01-28 Sony Corp 半導体層の形成方法及び半導体装置の製造方法
TW400615B (en) * 1998-11-23 2000-08-01 United Microelectronics Corp The structure process of Shallow Trench Isolation(STI)
US6271143B1 (en) 1999-05-06 2001-08-07 Motorola, Inc. Method for preventing trench fill erosion

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772114B1 (ko) * 2006-09-29 2007-11-01 주식회사 하이닉스반도체 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR100500923B1 (ko) 2005-07-14
US6407005B2 (en) 2002-06-18
US20010046775A1 (en) 2001-11-29
JP2001332615A (ja) 2001-11-30

Similar Documents

Publication Publication Date Title
KR100720232B1 (ko) 핀 구조의 반도체 소자의 형성방법
KR100500923B1 (ko) 반도체 소자의 제조 방법
KR19990055121A (ko) 반도체 소자 제조 방법
KR100398041B1 (ko) 반도체 소자의 에피 채널 형성 방법
KR20090056568A (ko) 반도체 소자 및 그의 제조방법
KR100809601B1 (ko) 반도체 소자의 제조 방법
KR100332119B1 (ko) 반도체 소자 제조 방법
KR0161430B1 (ko) 스페이서를 이용한 트렌치 형성방법
KR100718248B1 (ko) 리세스 구조의 형성 방법, 이를 이용한 리세스된 채널을갖는 트랜지스터 및 그 제조 방법
KR20050006511A (ko) 반도체소자의 소자분리막 형성방법
KR100672768B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100464270B1 (ko) 모스펫 소자 제조 방법
KR100756774B1 (ko) 반도체소자의 제조방법
KR100498500B1 (ko) 유효 채널 길이가 증대된 반도체 소자 및 그 제조방법
KR20030059391A (ko) 반도체 소자의 제조방법
KR100439110B1 (ko) 반도체 소자의 소자분리 방법
KR100557960B1 (ko) 반도체 장치의 소자 분리막 형성 방법
KR20020002547A (ko) 트렌치구조의 소자분리막 형성 방법
KR20040059998A (ko) 반도체 장치의 소자 분리막 형성방법
KR0161728B1 (ko) 반도체소자의 트랜지스터 제조방법
KR20010003615A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100348314B1 (ko) 반도체소자 및 그의 제조방법
KR20050010161A (ko) 반도체 소자의 웰 형성방법
KR100595877B1 (ko) 반도체 소자 제조 방법
KR100523608B1 (ko) 반도체 소자의 ｍｏｓｆｅｔ 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee