JPH04245455A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体装置の製造方
法に関し、特に、素子領域同士の間を分離する素子分離
領域の微細化を図ったものである。

【０００２】

【従来の技術】半導体装置の素子領域同士の間を分離す
る素子分離領域の形成に従来から最も利用されている方
法は、選択酸化法（ＬＯＣＯＳ酸化法）である。ＬＯＣ
ＯＳ酸化法を簡単に説明すると、シリコン基板上に薄い
シリコン酸化膜を介してシリコン窒化膜を積層し、その
シリコン窒化膜を素子分離領域に対応してエッチングし
て素子領域のみに残し、そして、この状態で酸化を行う
ことにより、素子分離領域のみに厚い酸化膜（ＬＯＣＯ
Ｓ酸化膜）を形成して、素子領域同士の間を電気的に分
離している。

【０００３】

【発明が解決しようとする課題】しかしながら、ＬＯＣ
ＯＳ酸化法には、ＬＯＣＯＳ酸化膜が形成される際に、
素子領域側にバーズビークが成長してしまうという欠点
があるため、高集積化を望む半導体装置には不向きであ
り、また、ＬＯＣＯＳ酸化膜を形成した部位は他の部位
に比べて厚いので、シリコン基板表面に凹凸ができてし
まい、半導体装置の多層化の際の障壁等になっていた。

【０００４】この発明は、このような従来の技術が有す
る未解決の課題に着目してなされたものであり、素子分
離領域の微細化及び表面の平坦化が図られる素子分離領
域の形成方法を提供することを目的としている。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、半導体基板の表面に凹部を
形成する工程と、前記凹部の内面に絶縁膜を形成する工
程と、前記凹部の底面に形成された絶縁膜を除去する工
程と、前記凹部の底面に露出した半導体基板上にその半
導体基板と同じ半導体材料を成長させて前記凹部の内側
を半導体材料で埋める工程と、を備えた。

【０００６】また、請求項２記載の発明は、上記請求項
１記載の発明において、凹部の内側を埋める半導体材料
の表面の高さを、前記凹部を形成していない半導体基板
の表面の高さと同じにするものである。

【０００７】

【作用】請求項１記載の発明にあっては、凹部の底面に
形成された絶縁膜を除去すると、凹部の側面には絶縁膜
が残存するから、この状態で凹部の内側を半導体材料で
埋めると、残存した絶縁膜が半導体材料で挟み込まれた
ようになり、その絶縁膜が素子分離領域となり、絶縁膜
を挟んだ両側の部分が素子領域となる。

【０００８】そして、請求項２記載の発明のように、凹
部の内側を埋める半導体材料の表面の高さを、凹部を形
成していない半導体基板の表面の高さと同じにすると、
半導体基板の表面全体が平坦になる。

【０００９】

【実施例】以下、この発明の実施例を図面に基づいて説
明する。図１（ａ）〜（ｄ）は、本発明の一実施例であ
る半導体装置の製造工程を示す断面図である。先ず、半
導体基板としてのシリコン基板１上に、薄いシリコン酸
化膜２を介してシリコン窒化膜３を積層し、そして、フ
ォト工程及びエッチング工程を経て、シリコン窒化膜３
の所定部分を開口する（図１（ａ）参照）。

【００１０】次いで、シリコン窒化膜３の開口部のシリ
コン酸化膜２を除去した後に、その開口部に臨むシリコ
ン基板１の表面を、異方性エッチングにより所定の深さ
までエッチングして、凹部としての側面が垂直な溝４を
形成し、さらに、その溝４の内面を熱酸化により酸化し
て、溝４の内面にも絶縁膜としてのシリコン酸化膜２を
形成する（図１（ｂ）参照）。

【００１１】そして、溝４の底面に形成されたシリコン
酸化膜２を除去して、溝４の底面にシリコン基板１を露
出させて、そのシリコン基板１の表面を成長の種として
シリコンを選択エピタキシャル成長させて、溝４の内側
をシリコン５で埋める（図１（ｃ）参照）。この選択エ
ピタキシャル成長は、例えば、ＬＰＣＶＤ（減圧ＣＶＤ
）であれば、導入ガスとしてＳｉＨ２　Ｃｌ２　＋ＨＣ
ｌ、圧力１００Ｔｏｒｒ以下（５０Ｔｏｒｒ程度が望ま
しい）、温度８５０〜１０００℃（９５０℃程度が望ま
しい）という条件で行う。

【００１２】なお、必要に応じて、溝４の底面に形成さ
れたシリコン酸化膜２を除去した後に、その底面を再度
薄くパッド酸化し、その上からリンイオン又はヒ素イオ
ンを打ち込んでチャネルストッパを形成し、その後に、
パッド酸化膜を除去して、シリコン５を選択エピタキシ
ャル成長させてもよい。そして、シリコン５を所定高さ
まで成長させたら、シリコン窒化膜３と、シリコン基板
１上のシリコン酸化膜２とを除去し、さらに、エッチバ
ックによりシリコン基板１の表面の高さとシリコン５の
表面の高さとを同じにして、シリコン基板１表面全体を
平坦にする（図１（ｄ）参照）。

【００１３】なお、シリコン５の表面の高さがシリコン
基板１の表面の高さと一致した時点で、選択エピタキシ
ャル成長を終了させれば、平坦化のためのエッチバック
は不要である。また、シリコン基板１とシリコン５とは
、例えば、シリコン基板１をｐ型，シリコン５をｎ型、
或いは、シリコン基板１をｎ型，シリコン５をｐ型とい
うように互いに逆型にしてもよいし、シリコン基板１及
びシリコン５の両方をｐ型又はｎ型というように同じ型
にしてもよい。

【００１４】そして、図１（ｄ）の状態になった後は、
シリコン基板１及びシリコン５に、公知の方法で必要な
半導体素子を作り込む。この場合、凹部４の側面に残存
したシリコン酸化膜２が素子分離領域となり、そのシリ
コン酸化膜２を挟んだ両側の素子領域に形成された半導
体素子は、電気的に分離されてそれぞれ正常に動作する
ことができる。

【００１５】しかも、本実施例にあっては、図１（ｄ）
からも明らかなように、素子分離領域となるシリコン酸
化膜２の微細化が達成されている。ちなみに、ＬＯＣＯ
Ｓ酸化法を利用した従来の半導体装置では、シリコン５
が形成された部位全体と同程度の範囲が素子分離領域で
あった。この結果、素子分離領域が小さくなった分、シ
リコン基板１の素子領域の割合が大きくなり、半導体装
置の集積度が向上する。

【００１６】また、ＬＯＣＯＳ酸化法を利用した素子分
離とは異なり、図１（ｄ）に示すように、素子分離領域
を形成した後のシリコン基板１の表面全体が平坦である
から、フォトリソ時の焦点深度の調整が特に複雑になら
ないし、さらには、多層構造とした場合であっても、段
差に起因していた配線断線の危険性が低減し、歩留りが
向上するという利点もある。

【００１７】

【発明の効果】以上説明したように、請求項１記載の発
明によれば、素子分離領域の微細化が図られるから、素
子分離領域が小さくなった分素子領域の割合が増大し、
半導体装置の集積度が向上するという効果がある。また
、請求項２記載の発明であれば、素子分離領域を形成し
た後の半導体基板の表面全体が平坦になるから、フォト
リソ時の焦点深度の調整が特に複雑にならないし、さら
には、多層構造とした場合であっても、段差に起因して
いた配線断線の危険性が低減し、歩留りが向上するとい
う効果もある。

【図面の簡単な説明】

【図１】本発明の一実施例の製造工程を示す断面図であ
る。

【符号の説明】

１　　　　　　シリコン基板（半導体基板）２　　　　
　　シリコン酸化膜（絶縁膜）３　　　　　　シリコン
窒化膜 ４　　　　　　溝（凹部）

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　半導体基板の表面に凹部を形成する工
   程と、前記凹部の内面に絶縁膜を形成する工程と、前記
   凹部の底面に形成された絶縁膜を除去する工程と、前記
   凹部の底面に露出した半導体基板上にその半導体基板と
   同じ半導体材料を成長させて前記凹部の内側を半導体材
   料で埋める工程と、を備えたことを特徴とする半導体装
   置の製造方法。
2. 【請求項２】　　凹部の内側を埋める半導体材料の表面
   の高さを、前記凹部を形成していない半導体基板の表面
   の高さと同じにする請求項１記載の半導体装置の製造方
   法。