KR19980059911A - 반도체 소자내의 인덕터 제조방법 - Google Patents

반도체 소자내의 인덕터 제조방법 Download PDF

Info

Publication number
KR19980059911A
KR19980059911A KR1019960079257A KR19960079257A KR19980059911A KR 19980059911 A KR19980059911 A KR 19980059911A KR 1019960079257 A KR1019960079257 A KR 1019960079257A KR 19960079257 A KR19960079257 A KR 19960079257A KR 19980059911 A KR19980059911 A KR 19980059911A
Authority
KR
South Korea
Prior art keywords
inductor
metal layer
layer
forming
trench
Prior art date
Application number
KR1019960079257A
Other languages
English (en)
Other versions
KR100226835B1 (ko
Inventor
김기철
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019960079257A priority Critical patent/KR100226835B1/ko
Publication of KR19980059911A publication Critical patent/KR19980059911A/ko
Application granted granted Critical
Publication of KR100226835B1 publication Critical patent/KR100226835B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 높은 주파수에서 동작할 수 있고 신호전달 손실이 경감되도록 기판에 트렌치 공법을 이용하여 인덕터 제조시 금속층이나 기판자체로의 누설전류 성분과 누설 커패시터 성분을 대폭적으로 경감할 수 있는 인덕터의 제조방법을 제공하기 위한 것이다.
이와 같은 본 발명의 목적을 달성하기 위한 반도체 소자내의 인덕터의 제조방법은, 기판상에 산화막 및 제1절연층을 순차적으로 형성하는 단계와, 상기 제1절연층상에 제1금속층을 증착한후 소정 형상으로 패터닝하여 배선층을 형성하는 단계와, 상기 배선층을 포함한 기판 전면에 제2절연층을 형성하는 단계와, 상기 제2절연층상에 마스크로 사용할 제2금속층을 증착하여 패터닝한후 패턴닝된 제3금속층을 마스크로 하여 기판내부 깊이까지 식각하여 제거한후 상기 트렌치를 절연막으로 입혀 메워서 평탄화하는 단계와, 상기 배선층으로의 접속공을 형성한후 상기 접속공 및 트렌치를 포함하는 전면에 제3금속층을 증착한후 상기 트렌치내의 절연막위의 제2금속층 부분 및 상기 접속공을 통하여 상기 배선층과 전기적으로 접속되는 제3금속층 부분이 남겨지도록 패터닝하여 인덕터를 형성하는 단계를 포함함을 특징으로 하고 있다.

Description

반도체 소자내의 인덕터 제조방법
본 발명은 반도체 소자내의 인덕터 제조방법에 관한 것으로, 특히 반도체 소자내에 트렌치를 형성하고 그위에 인덕터의 배선을 배치함으로써 높은 주파수에서 동작할 수 있고 신호전달의 손실을 경감하도록한 반도체 소자내의 인덕터 제조방법에 관한 것이다.
일반적으로 인덕터의 특성을 평가하는 항목으로서 신호전달 특성을 평가하는 Q값(Q factor)과, 소자의 동작주파수를 나타내는 공진주파수와, 소자 내에서의 전력량의 손실비율을 나타내는 삽입손실이 있다.
상기 Q값은 인덕터의 입력 임피던스(Zin)의 허수성분값을 Im(Zin)이라 하고, 인덕터의 입력임피던스(Zin)의 실수성분값을 Re(Zin)이라 할때, Q=Im(Zin)/ Re(Zin)으로 표시되며, 상기 Q값이 높아야만 적은 손실로 매칭이 가능할 뿐만 아니라 오실 레이터 설계시 효율적으로 사용할 수 있다.
한편, 인덕터의 입력에서의 반사계수를 S11이라 하고, 인덕터의 입력에 대한 출력의 전달계수를 S21이라 하면, 삽입손실 = │S21│2/1-│S11│2로 표시된다.
즉, 삽입손실은 소자내에서 잃어버리는 전력의 량으로서, 이것 역시 작은 값을 가져야만 회로손실이 적다.
공진주파수는 인덕턴스의 반사계수 항목인 S11, S22가 주파수 증가에 따른 기생 커패시턴스로 인하여 허수성분이 음수로 되고 이것에 의해 이 주파수 부터는 인덕터가 더 이상 인덕터가 아니고 커패시터로 되며 이 값 공진주파수는 높을수록 좋은 특성이다.
또한 반도체 소자내에서의 인덕터의 등가회로는 도 1과 같다. 도 1에서 L은 설계하고자 하는 인덕터의 인덕턴스값이고, Rs는 인덕터의 금속저항, Cf는 금속간의 카플링 커패시턴스, Cp1, Cp2는 각각 기판의 특성에 따라 정해지는 입력 및 출력측의 누설 커패시턴스, Rp1, Rp2 역시 각각 기판의 특성에 따라 정해지는 입력 및 출력측의 누설저항으로서, 이들 등가성분들은 공진주파수, 삽입손실값에 큰 영향을 미친다.
그리고 Q값은 저주파 영역에서는 주파수가 올라감에 따라 Q가 증가하지만, 고주파 영역에서는 기생 커패시터에 의해 Q가 감소한다. 공진주파수값은 누설 커패시턴스 Cp1, Cp2의 값이 낮을수록 커지며, 손입손실은 누설 커패시턴스 Cp1, Cp2의 값 및 누설저항 Rp1, Rp2의 값이 작을수록 적게 된다.
그러나 종래의 CMOS내에 형성되어 있는 인덕턴스 소자는 통상 기판이나 또는 도전층위에 박막의 절연층을 형성하고 이 박막의 절연층위에 인덕턴스 소자를 패터닝하여 형성하기 때문에 기판으로의 누설 커패시턴스 Cp1, Cp2의 값 및 누설저항 Rp1, Rp2의 값이 크게 되어서 상술한 바 있는 인덕터의 Q값, 삽입손실 및 공진주파수 특성이 나쁘기 때문에 점차 증가되는 높은 주파수의 집적회로의 응용에 부응하지 못하게 되었다.
따라서, 본 발명은 전술한 종래 기술의 문제점을 감안하여 발명한 것으로, 높은 주파수에서 동작할수 있고 신호전달 손실이 경감되도록 기판에 트렌치 공법을 이용하여 인덕터 제조시 금속층이나 기판자체로의 누설저항 성분과 누설 커패시터 성분을 대폭적으로 경감할 수 있는 인덕터의 제조방법을 제공하기 위한 것이다.
도 1은 본 발명의 제1실시예의 인덕터의 레이아웃을 나타낸 도면
도 2a내지 도 2f는 본 발명의 제1실시예의 인덕터의 제조공정을 도 1의 A-A' 단면도에 도시한 단면도, 도 3a 내지 도 3f는 본 발명의 제2실시예의 인덕터의 제조공정을 일단면에 따라 도시한 단면도이다.
도면의 주요부분에 대한 부호의 설명
10:기판 11:산화막
12:절연체층 13:배선층
14:타이타늄층 15:인덕터가 형성될 타이타늄의 식각부분
16:트랜치 17:절연막
18:접속층 19:인덕트 형성용 금속층
20:절연층
이와 같은 본 발명의 목적을 달성하기 위한 반도체 소자내의 인덕터의 제조방법은, 기판상에 산화막 및 제1 절연층을 순차적으로 형성하는 단계와, 상기 제1절연층상에 제1금속층을 증착한후 소정 형상으로 패터닝하여 배선층을 형성하는 단계와, 상기 배선층을 포함한 기판 전면에 제2절연층을 형성하는 단계와, 상기 제2절연층상에 마스크로 사용할 제2금속층을 증착하여 패터닝한후 패턴닝된 제2금속층을 마스크로 하여 기판내부 깊이까지 식각하여 제거한후 상기 트렌치를 절연막으로 입혀 메워서 평탄화하는 단계와, 상기 배선층으로의 접속공을 형성한후 상기 접속공 및 트렌치를 포함하는 전면에 제3금속층을 증착한후 상기 트랜치내의 절연막위의 제3금속층 부분 및 상기 접속공을 통하여 상기 배선층과 전기적으로 접속되는 제3금속층 부분이 남겨지도록 패터닝하여 인덕터를 형성하는 단계를 포함함을 특징으로 하고 있다.
본 발명의 목적을 달성하기 위한 또 하나의 다른 양태의 반도체 소자내의 인덕터 제조방법은, 반도체 기판상에 제1절연층을 형성하는 단계와, 상기 제1절연층상에 마스크로 사용한 제1금속층을 증착하여 인덕터가 형성될 위치에 따라 상기 제1금속층을 패터닝한후 상기 패터닝된 제1금속층을 마스크로 사용 기판내부까지 식각하여 트렌치 구조를 형성하는 단계와, 상기 제1금속층을 식각하여 제거한후 상기 트렌치를 절연막으로 입혀서 메운후 평탄화하는 단계와, 상기 평탄화된 전면에 제2금속층을 증착한후 패터닝하여 상기 트렌치내의 절연막위에 인덕터의 배선을 형성하는 단계와, 상기 인덕터의 배선을 포함하는 전면에 제2절연막을 형성하는 단계와, 상기 인덕터 배선의 일단과 통하도록 접속공을 형성하는 단계와, 상기 접속공을 포함한 상기 제2절연막상에 제2금속층을 증착한후 상기 접속공을 통하여 인덕터 배선의 일단과 전기적으로 접속되게 상기 제3금속층을 패터닝하여 배선층을 형성하는 단계를 포함함을 특징으로 한다.
이하 첨부도면에 근거하여 본 발명의 실시예를 설명한다.
실시예 1
도 1은 본 발명의 인덕터 레이아웃을 모식적으로 나타낸 것이고, 도 2a~도2f는 도 1의 A-A' 단면을 사용하여 본 발명의 인덕터 제조공정을 개략적으로 나타낸 것이다.
먼저 도 2e와 같이 통상이 CMOS 공정순서에 따라 기판(10)상에 SiO2산화막(11) 및 Si3N4의 절연체층(12)을 형성하여 상기 절연체층(12)위에 배선용 금속층을 증착시킨후 패터닝하여 배선층(13)을 형성한다.
도 2b와 같이 상기 배선층(13)을 포함하여 절연체층(12) 전면에 절연체층(12') 및 타이타늄(Ti)(14)을 증착시킨후 인덕터가 형성될 야 10㎛폭의 타이타늄의 부위(15)가 제거되도록 타이타늄(14)을 식긱한다.
이어 도 2c와 같이 상기 타이타늄(14)을 마스크로 하여 기판 깊이까지 식각하여 트렌치(16)를 형성한다.
그다음 도 2d와 같이 타이타늄(14)을 완전 제거한후 트렌치(16)에 질화막(Si3N4) 등의 절연막(17)을 입혀 평탄화한후 배선층(13)으로의 접속공(18)을 형성한 후 도 2e에 도시된 바와 같이 상기 평탄화된 전면에 인덕터를 형성할 금속층(19)을 증착시킨다.
그후 도 2f와 같이 트렌치(16)내의 절연막(17)위 및 접속공(18)에 접속된 부위만을 남겨지도록 상기 금속층(19)을 식각하여 인덕터를 형성한후 도 1에 도시된 바와 같이 상기 접속공(18)을 통하여 인덕터의 일단과 접속된 배선층(13)과 인덕터의 타단을 각각 전극(가), (나)에 접속한다.
실시예 2
상기 실시예에서는 배선층(13)을 먼저 만든후 인덕터를 만들었으나, 실시예 2에서는 인덕터를 먼저만든후 절연층을 입히고 그 위에 배선층을 형성한다.
즉, 도 3a에 도시된 바와 같이, 제1실시예와 같이 기판(10)위에 산화막(11) 및 절연체층(12)을 형성하고, 상기 절연체층(12)위에 타이타늄(Ti)(14)을 증착시킨후 인덕터가 형성될 부위를 패턴화 하고 도 3b와 같이 상기 패턴화된 타이타늄(14)을 마스크로 기판(10) 깊이 까지 식각하여 트렌치(16)를 형성하며, 도 3c와 같이 상기 타이타늄(14)을 완전 제거하고 상기 트렌치(16)에 질화막(Si3N3) 등의 절연막(17)을 입혀 메운후 평탄화 한다.
이어 도 3d와 같이 상기 평탄화된 전면에 걸쳐 인덕터 형성용 금속층(19)을 형성한후 도 3e와 같이 트렌치(16)의 절연막(17)위에만 금속층(19)이 남겨지도록 패턴화하여 상기 금속층(19)을 식각한다.
이때 형성되는 금속층(19)은 도 1의 레이아웃도에 도시된 바와 같은 와선형으로 된다.
그후 도 3f와 같이 상기 금속층(19)을 포함한 전면에 절연체층(20)을 형성한 후 포토/식각 공정으로 금속층(19)의 일단에 이르도록 집속공(18)을 형성하고 상기 집속공(18)을 포함한 절연체층(20)위에 배선용 금속층(13)을 증착한 후 패터닝하여 주변의 전극(도 1 참조)과 연결되는 배선층(13)을 형성한다.
나머지 인덕터의 하단도 주변의 전극과 통상의 방법으로 접속공을 형성하여 접속한다.
이상과 같이 본 발명의 제조방법은 기판 및 절연층에 트렌치를 형성하고 상기 트렌치내에 저항성분 및 커패시터 성분이 아주 낮은 절연물질로 입혀서 메우고, 이 절연물질위에만 인덕터용 배선을 형성하였기 때문에 상기 인덕터의 기판으로의 저항성분과 커패시터 성분을 대폭적으로 경감시킬수 있어 값, 삽입손실 및 공진주파수의 특성을 크게 개선할 수 있기 때문에 CMOS 등의 반도체 소자내에 형성하더라도 높은 동작주파수에서도 신호전달이 뛰어난 인덕터를 형성하도록 할수 있다는 효과가 있다.

Claims (8)

  1. 기판상에 산화막 및 제1절연층을 순차적으로 형성하는 단계와, 상기 제1절연층상에 제1금속층을 증착한후 소정 형상을 패터닝하여 배선층을 형성하는 단계와, 상기 배선층을 포함한 기판 전면에 제2절연층을 형성하는 단계와, 상기 제2절연층상에 마스크로 사용할 제2금속층을 증착하여 패터닝한후 패터닝된 제2금속층을 마스크로 하여 기판내부 깊이까지 식각하여 제거한후 상기 트렌치를 절연막으로 입력 메워서 평탄화하는 단계와, 상기 배선층으로의 접속공을 형성한후 상기 접속공 및 트렌체를 포함하는 전면에 제3금속층을 증착한후 상기 트렌치내의 절연막위의 제3금속층 부분 및 상기 접속공을 통하여 상기 배선층과 전기적으로 접속되는 제3금속층 부분이 남겨지도록 패터닝하여 인덕터를 형성하는 단계를 구비하는 반도체소자내의 인덕터 제조방법.
  2. 제1항에 있어서, 상기 인덕터는 와선형으로 형성되고 그의 일단이 배선층을 통하여 일 전극패드와 접속되고 그의 타단은 직접 또 하나의 전극패드와 접속되게 형성하는 반도체 소자내의 인덕터 제조방법.
  3. 제1항에 있어서, 제2금속층은 타이타늄을 사용하여 형성되는 반도체 소자내의 인덕터 제조방법.
  4. 제1항에 있어서, 상기 트렌치 내부를 메우는 절연막은 질화막(Si3N4)으로 형성된 반도체 소자내의 인덕터 제조방법.
  5. 반도체 소자내의 인덕터 제조방법은, 반도체 기판상에 제1절연층을 형성하는 단계와, 상기 제1절연층상에 마스크로 사용한 제1금속층을 증착하여 인덕터가 형성될 위치에 따라 상기 제1금속층을 패터닝한후 상기 패터닝된 제1금속층을 마스크로 사용 기판 내부까지 식각하여 트렌치 구조를 형성하는 단계와, 상기 제1금속층을 식각하여 제거한 후 상기 트렌치를 절연막으로 입혀서 메운후 평탄화하는 단계와, 상기 평탄화된 전면에 제2금속층을 증착한후 패터닝하여 상기 트렌치내의 절연막위에 인덕터를 형성하는 단계와, 상기 인덕터를 포함하는 전면에 제2절연막을 형성하는 단계와 상기 인덕터 배선의 일단과 통하도록 접속공을 형성하는 단계와, 상기 접속공을 포함한 상기 제2절연막상에 제2금속층을 증착한후 상기 접속공을 통하여 인덕터 일단과 전기적으로 접속되게 상기 제3금속층을 패터닝하여 배선층을 형성하는 단계를 포함한 반도체 소자내의 인덕터 제조방법.
  6. 제5항에 있어서, 상기 인덕터는 와선상으로 형성되고 그의 일단은 상기 배선층을 통하여 하나의 전극패드에 접속되고 그의 타단은 하나의 접속공을 통하여 다른 또 하나의 전극패드에 접속되게 형성되는 반도체 소자내의 인덕터 제조방법.
  7. 제5항에 있어서, 상기 제1금속층은 타이타늄을 사용하여 형성되는 반도체 소자내의 인덕터 제조방법.
  8. 제5항에 있어서, 상기 트렌치 내부를 메우는 절연막은 질화막(Si3N4)으로 형성된 반도체 소자 내의 인덕터 제조방법.
KR1019960079257A 1996-12-31 1996-12-31 반도체 소자내의 인덕터 제조방법 KR100226835B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960079257A KR100226835B1 (ko) 1996-12-31 1996-12-31 반도체 소자내의 인덕터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960079257A KR100226835B1 (ko) 1996-12-31 1996-12-31 반도체 소자내의 인덕터 제조방법

Publications (2)

Publication Number Publication Date
KR19980059911A true KR19980059911A (ko) 1998-10-07
KR100226835B1 KR100226835B1 (ko) 1999-10-15

Family

ID=19493103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960079257A KR100226835B1 (ko) 1996-12-31 1996-12-31 반도체 소자내의 인덕터 제조방법

Country Status (1)

Country Link
KR (1) KR100226835B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392254B1 (ko) * 2000-12-05 2003-07-23 한국전자통신연구원 박막 인덕터 제작방법
KR100415190B1 (ko) * 1997-06-25 2004-03-26 삼성전자주식회사 고주파 반도체 소자 및 그 제조방법
KR100611474B1 (ko) * 2003-12-30 2006-08-09 매그나칩 반도체 유한회사 반도체 소자의 인덕터 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415190B1 (ko) * 1997-06-25 2004-03-26 삼성전자주식회사 고주파 반도체 소자 및 그 제조방법
KR100392254B1 (ko) * 2000-12-05 2003-07-23 한국전자통신연구원 박막 인덕터 제작방법
KR100611474B1 (ko) * 2003-12-30 2006-08-09 매그나칩 반도체 유한회사 반도체 소자의 인덕터 제조 방법

Also Published As

Publication number Publication date
KR100226835B1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
US6355535B2 (en) Method and structure of manufacturing a high-Q inductor with an air trench
US6800533B1 (en) Integrated vertical spiral inductor on semiconductor material
US5736749A (en) Integrated circuit device with inductor incorporated therein
US7405643B2 (en) Inductor and method of forming the same
EP0812016A1 (en) Integrated circuit air bridge structures and methods of fabricating same
KR19990055422A (ko) 실리콘 기판에서의 인덕터 장치 및 그 제조 방법
US6207560B1 (en) Method for manufacturing thin-film resistor
US20020028552A1 (en) Capacitor of semiconductor integrated circuit and its fabricating method
JP2003526904A (ja) コンデンサ構造を有する半導体装置及びその製造方法
KR19980059911A (ko) 반도체 소자내의 인덕터 제조방법
KR100435137B1 (ko) 두꺼운도체를갖는모노리식마이크로파집적회로를제조하는방법
US6518141B2 (en) Method for manufacturing a radio frequency integrated circuit on epitaxial silicon
JPH0963847A (ja) インダクタ素子及びその製造方法
US20100133652A1 (en) Semiconductor device and method of manufacturing the same
JP3740272B2 (ja) 通信機器用ｉｃの製造方法
KR20010043405A (ko) 반도체 디바이스 제조 방법
WO1998056020A2 (en) Method for arrangement of a buried capacitor, and a buried capacitor arranged according to said method
KR100508538B1 (ko) 반도체 금속 라인 제조 공정에서의 에어 갭 형성 방법
KR100741874B1 (ko) 금속-절연체-금속 구조의 커패시터를 제조하는 방법
KR100244188B1 (ko) 반도체 기판상의 인덕터 및 그의 제조방법
JP4956874B2 (ja) 半導体装置及び半導体の製造方法
KR19980053158A (ko) 인덕터의 제조방법
KR100288776B1 (ko) 반도체장치의인덕터및그제조방법
KR100498855B1 (ko) 집적 반도체 구조물 내에 규화된 폴리실리콘 콘택을제조하기 위한 방법
WO2023226667A1 (zh) 高压隔离器件及其制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050607

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee