KR100415190B1 - 고주파 반도체 소자 및 그 제조방법 - Google Patents
고주파 반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100415190B1 KR100415190B1 KR1019970027037A KR19970027037A KR100415190B1 KR 100415190 B1 KR100415190 B1 KR 100415190B1 KR 1019970027037 A KR1019970027037 A KR 1019970027037A KR 19970027037 A KR19970027037 A KR 19970027037A KR 100415190 B1 KR100415190 B1 KR 100415190B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- metal pattern
- oxide film
- film
- interlayer insulating
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명의 고주파 반도체 소자는, 반도체 기판 내에 트랜치를 형성하고 그 내부에 불순물이 도핑되지 않은 실리콘을 채움으로써 캐패시터의 양 도전판으로 제공되는 금속패턴과 상기 반도체 기판 간의 간격을 넓게 하여 상기 반도체 기판과 하부의 금속패턴간에 존재하는 기생기패시터의 용량을 최소화함으로써 Q값의 저하를 방지할 수 있다.
Description
본 발명은 반도체 소자에 관한 것으로서, 특히 트랜지스터와 같은 능동소자와 R, L, C 의 수동소자를 구비하는 고주파 반도체 소자에서 상기 L의 자장손실을 최소화할 수 있는 고주파 반도체 소자 및 그 제조방법에 관한 것이다.
고주파 반도체 소자는 최근 휴대폰을 비롯한 다양한 통신장치의 개발 및 상용화에 발맞추어 라디오 주파수(RF) 및 극초단파(microwave) 대역의 고주파신호를 처리하기 위해 그 사용이 대폭적으로 증가하고 있다.
상기 고주파 반도체 소자에서는 트랜지스터와 같은 능동소자와 더불어 신호를 커플링(coupling)하거나 바이패스(bypass) 또는 매칭(matching) 시키키위해 R, L, C 등의 수동소자를 사용하고 있으며, 도 1 은 이러한 수동소자 중 인덕터(L)를 구비한 고주파 반도체 소자의 구조를 도시한 것이다.
상기 고주파 반도체 소자는, 반도체 기판(1)과, 소자형성영역 및 소자분리 영역을 정의하기 위해 형성된 필드산화막(9)과, 소자형성영역에 형성된 소스와 드레인 및 게이트를 구비한 트랜지스터(도시하지 않음)의 콘택홀을 제외한 전면을 제 2구조물과 절연시키기 위한 층간절연막(10)과, 상기 층간절연막(10)의 소정영역에 형성된 하부의 제 1 금속패턴(11)과, 상기 제 1 금속패턴(11) 및 층간절연막(10) 위에 형성된 제 2 산화막(12)과, 상기 제 1 금속패턴(11)과 함께 인덕터로 제공되며 비아홀을 통해 상기 제 1 금속패턴(11)과 연결됨과 아울러 상기 제 2 산화막(12) 위에 n회 감긴 원형 또는 장방형으로 형성된 상부의 제 2 금속패턴(13)을 구비하였다.
상기 제 1 및 제 2 금속패턴으로 이루어지는 인덕터에서는 에너지 축적 능력을 결정하는 Q값(Quality Factor)이 매우 중요한데, 상기와 같은 종래의 고주파 반도체 소자의 경우 상기 n형 또는 p형의 반도체 기판과 상기 제 1 금속패턴간에 존재하는 기생 캐패시터에 의해 상기 Q 값이 저하되는 문제점이 있다.
따라서 본 발명의 목적은 상기와 같은 종래기술의 문제점을 해결하여, 상기 반도체 기판과 하부의 제 1 금속패턴간에 존재하는 기생기패시터의 용량을 최소화함으로써 Q값의 저하를 방지할 수 있는 고주파 반도체 소자를 제공하는 것이다.
본 발명의 다른 목적은 상기 고주파 반도체 소자를 효율적으로 제조할 수 있는 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 고주파 반도체 소자는, 반도체 기판 내에 형성된 트랜치와, 상기 트랜치 내에 형성된 절연층과, 상기 절연층 위에 형성된 산화막과, 상기 산화막 위에 형성된 층간절연막과, 상기 층간절연막 위에 형성된 수동소자를 포함하여 구성된 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 다른 고주파 반도체 소자는, 반도체 기판 내에 형성된 트랜치와, 상기 트랜치 내에 형성된 절연층과, 상기 트랜치와 절연층 사이에 형성된 박막 산화막과, 상기 절연층 위에 형성된 산화막과, 상기 산화막 위에 형성된 제 1 층간절연막과, 상기 제 1 층간절연막 위에 형성된 제 1 금속패턴과, 상기 제 1 층간절연막 및 제 1 금속패턴 위에 형성된 제 2 층간절연막과, 상기 제 2 층간절연막 위에 형성되며 비아홀을 통해 상기 제 1 금속패턴과 연결되는 제 2 금속패턴을 포함하여 구성된 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 고주파 반도체 소자 제조방법은, 반도체 기판 위에 제 1 산화막, 절연막 및 제 2 산화막을 순차적층시킨 후 사진식각공정으로 식각하는 단계와, 상기 식각된 제 2 산화막을 마스크로 적용하여 상기 반도체 기판을 식각함으로써 트랜치를 형성하는 단계와, 상기 트랜치 내에 박막산화막을 형성하는 단계와, 상기 박막산화막이 형성된 트랜치를 절연물질로 채우는 단계와, 상기 절연물질로 채워진 트랜치 위에 제 3 산화막을 형성한 후 상기 절연막을 식각하여 제거하는 단계와, 상기 제 3 산화막 위에 제 1 층간절연막을 형성하는 단계와, 상기 제 1 층간절연막 위에 수동소자를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1 은 종래의 기술에 의한 고주파 반도체 소자의 구조를 도시한 단면도이고,
도 2 는 본 발명에 의한 고주파 반도체 소자의 구조를 도시한 단면도이며,
도 3 내지 도 7 은 도 2 의 고주파 반도체 소자를 구현하기 위한 제조순서를 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
101 : 반도체 기판102 : 제 1 산화막
103 : 절연막104 : 제 2 산화막
105 : 포토레지스트106 : 트랜치
107 : 박막 산화막108 : 절연층
109 : 제 3 산화막110 : 제 1 층간절연막
111 : 제 1 금속패턴112 : 제 2 층간절연막
113 : 제 2 금속패턴
이하, 첨부도면을 참조하여 본 발명을 보다 상세히 설명하고자 한다.
도 2 는 본 발명에 의한 고주파 반도체 소자를 도시한 것으로, 도 1 의 종래 고주파 반도체 소자와 비교해 볼때 반도체 기판(101) 내에 트랜치를 형성하고 그 내부에 불순물이 도핑되지 않은 실리콘을 채움으로써 캐패시터의 양 도전판으로 제공되는 제 1 금속패턴(111)과 상기 반도체 기판(101)간의 간격을 넓게 하여 캐패시턴스를 최소화하였다.
도 3 내지 도 7 은 상기 고주파 반도체 소자를 제조하기 위한 제조방법을 도시한 것으로, 활성영역에서의 능동소자는 표시하지 않았으며 소자분리영역에서의 수동소자에 대한 제조방법만 도시한다.
먼저 도 3 에서는 반도체 기판(101) 위에 100∼500Å 정도의 제 1 산화막(102)을 형성하고, 상기 제 1 산화막(102) 위에 다시 절연물질로서 예를들면 실리콘 나이드 라이드를 500∼1500Å 정도로 증착시켜 절연막(103)을 형성하며, 상기 절연막(103) 위에 3000∼10000Å 정도의 제 2 산화막(104)을 형성한 후 상기 제 2 산화막(104) 위에 포토레지스트(105)를 도포한 다음 상기 포토레지스트(105)를 패터닝한다. 계속하여 상기 패터닝된 포토레지스트(105)를 마스크로 하여 상기 반도체 기판(101)이 노출될때까지 상기 제 2 산화막(104), 절연막(103) 및 제 1 산화막(102)을 순차적으로 식각한다.
이어서 도 4 에서는 상기 포토레지스트를 제거한 후 식각된 상기 제 2 산화막(104)을 마스크로 하여 상기 반도체 기판(101)을 1∼5㎛ 정도 식각하여 트랜치(106)을 형성한다.
이어서 도 5 및 도 6 에서는 상기 제 2 산화막(104)을 제거한 후 상기 트랜치(106) 내부에 박막산화막(107)을 성장시키고 그 결과물의 전면에 불순물이 도핑되지 않은 실리콘을 침적하고 평탄화하여 상기 트랜치(106) 내부에 절연층(108)을 형성하며, 상기 절연층(108) 상부에 3000∼10000Å 정도의 제 3 산화막(109)을 형성한 후 상기 절연막(103)을 제거한다.
이어서 도 7 에서는 상기 결과물의 표면에 도시하지는 않았으나 활성영역상의 능동소자를 상부의 금속배선층과 절연시키기 위해 5000∼15000Å 정도의 제 1 층간절연막(110)을 형성하고 상기 제 1 층간절연막(110) 위에 금속물질을 5000∼10000Å 정도로 스퍼터링한 후 사진 및 식각공정을 이용하여 식각함으로써제 1 금속패턴(111)을 형성하며, 계속하여 상기 결과물의 표면에 상기 제 1 금속패턴(111)과 도 2 의 제 2 금속패턴(113)간을 절연시키기 위한 제 2 층간절연막(112)을 5000∼15000Å 정도의 두께로 형성한 후 선택적으로 식각하여 상기 제 1 금속패턴(111)을 노출시킨 비아홀을 형성한다.
마지막으로 상기 도 7 의 공정 후 결과물의 표면에 상기 비아홀을 통해 상기 제 1 금속패턴(111)과 연결되도록 5000∼15000Å금속물질을 침적시킨 후 장방형 또는 원형의 나선구조로 패턴닝하여 제 2 금속패턴(113)을 형성한다.(도 2)
이상에서와 같이 본 발명에 의하면, 반도체 기판 내에 트랜치를 형성하고 그 내부에 불순물이 도핑되지 않은 실리콘을 채움으로써 캐패시터의 양 도전판으로 제공되는 금속패턴과 상기 반도체 기판 간의 간격을 넓게 하여 상기 반도체 기판과 하부의 금속패턴간에 존재하는 기생기패시터의 용량을 최소화함으로써 Q값의 저하를 방지할 수 있는 효과가 있다.
Claims (11)
- 반도체 기판 내에 형성된 트랜치와, 상기 트랜치 내에 형성된 절연층과, 상기 절연층 위에 형성된 산화막과, 상기 산화막 위에 형성된 층간절연막과, 상기 층간절연막 위에 형성된 수동소자를 포함하여 구성된 것을 특징으로 하는 고주파 반도체 소자.
- 제 1 항에 있어서, 상기 트랜치는 깊이가 1∼5㎛ 정도임을 특징으로 하는 고주파 반도체 소자.
- 제 1 항에 있어서, 상기 절연층은 불순물이 도핑되지 않은 실리콘임을 특징으로 하는 고주파 반도체 소자.
- 제 1 항에 있어서, 상기 트랜치와 절연층 사이에 박막 산화막을 더 포함하여 구성된 것을 특징으로 하는 고주파 반도체 소자.
- 반도체 기판 내에 형성된 트랜치와, 상기 트랜치 내에 형성된 절연층과, 상기 트랜치와 절연층 사이에 형성된 박막 산화막과, 상기 절연층 위에 형성된 산화막과, 상기 산화막 위에 형성된 제 1 층간절연막과, 상기 제 1 층간절연막 위에 형성된 제 1 금속패턴과, 상기 제 1 층간절연막 및 제 1 금속패턴 위에 형성된 제 2층간절연막과, 상기 제 2 층간절연막 위에 형성되며 비아홀을 통해 상기 제 1 금속패턴과 연결되는 제 2 금속패턴을 포함하여 구성된 것을 특징으로 하는 고주파 반도체 소자.
- 제 5 항에 있어서, 상기 절연층은 불순물이 도핑되지 않은 실리콘임을 특징으로 하는 고주파 반도체 소자.
- 제 5 항에 있어서, 상기 제 2 금속패턴은 장방형 나선구조임을 특징으로 하는 고주파 반도체 소자.
- 제 5 항에 있어서, 상기 제 2 금속패턴은 원형 나선구조임을 특징으로 하는 고주파 반도체 소자.
- 반도체 기판 위에 제 1 산화막, 절연막 및 제 2 산화막을 순차적층시킨 후 사진식각공정으로 식각하는 단계와, 상기 식각된 제 2 산화막을 마스크로 적용하여 상기 반도체 기판을 식각함으로써 트랜치를 형성하는 단계와, 상기 트랜치 내에 박막산화막을 형성하는 단계와, 상기 박막산화막이 형성된 트랜치를 절연물질로 채우는 단계와, 상기 절연물질로 채워진 트랜치 위에 제 3 산화막을 형성한 후 상기 절연막을 식각하여 제거하는 단계와, 상기 제 3 산화막 위에 제 1 층간절연막을 형성하는 단계와, 상기 제 1 층간절연막 위에 수동소자를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 고주파 반도체 소자 제조방법.
- 제 9 항에 있어서, 상기 트랜치를 절연물질로 채우는 단계는 상기 트랜치 형성 후 결과물의 전면에 불순물이 도핑되지 않은 실리콘을 침적시킨 다음 평탄화하여 이루어지는 것을 특징으로 하는 고주파 반도체 소자 제조방법.
- 제 9 항에 있어서, 상기 수동소자를 형성하는 단계는 상기 제 1 층간절연막 위에 금속물질을 증착시킨 후 선택적으로 식각하여 제 1 금속패턴을 형성하는 단계와, 상기 결과물의 표면에 제 2 층간절연막을 형성하는 단계와, 상기 제 2 층간절연막을 선택적으로 식각하여 상기 제 1 금속패턴을 노출시켜 비아홀을 형성하는 단계와, 상기 제 2 층간절연막 위에 상기 비아홀을 통해 상기 제 1 금속패턴과 연결되도록 금속물질을 침적시킨 후 선택적으로 식각하여 제 2 금속패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 고주파 반도체 소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970027037A KR100415190B1 (ko) | 1997-06-25 | 1997-06-25 | 고주파 반도체 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970027037A KR100415190B1 (ko) | 1997-06-25 | 1997-06-25 | 고주파 반도체 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990003213A KR19990003213A (ko) | 1999-01-15 |
| KR100415190B1 true KR100415190B1 (ko) | 2004-03-26 |
Family
ID=37319014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970027037A KR100415190B1 (ko) | 1997-06-25 | 1997-06-25 | 고주파 반도체 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100415190B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100778878B1 (ko) * | 2001-12-28 | 2007-11-22 | 매그나칩 반도체 유한회사 | 반도체 소자의 수동 소자 제조 방법 |
| KR100709782B1 (ko) * | 2006-02-16 | 2007-04-23 | 충북대학교 산학협력단 | 고주파 반도체 수동 소자 및 그 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03104163A (ja) * | 1989-09-18 | 1991-05-01 | Mitsubishi Electric Corp | 半導体記憶装置及びその製造方法 |
| KR960026727A (ko) * | 1994-12-13 | 1996-07-22 | 양승택 | 고주파 반도체 장치의 제조방법 |
| KR960026417A (ko) * | 1994-12-09 | 1996-07-22 | 양승택 | 초자기정렬 수직구조 바이폴라 트랜지스터의 제조방법 |
| KR19980059911A (ko) * | 1996-12-31 | 1998-10-07 | 구자홍 | 반도체 소자내의 인덕터 제조방법 |
-
1997
- 1997-06-25 KR KR1019970027037A patent/KR100415190B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03104163A (ja) * | 1989-09-18 | 1991-05-01 | Mitsubishi Electric Corp | 半導体記憶装置及びその製造方法 |
| KR960026417A (ko) * | 1994-12-09 | 1996-07-22 | 양승택 | 초자기정렬 수직구조 바이폴라 트랜지스터의 제조방법 |
| KR960026727A (ko) * | 1994-12-13 | 1996-07-22 | 양승택 | 고주파 반도체 장치의 제조방법 |
| KR19980059911A (ko) * | 1996-12-31 | 1998-10-07 | 구자홍 | 반도체 소자내의 인덕터 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990003213A (ko) | 1999-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100319743B1 (ko) | 기생 캐패시턴스 및 자장의 간섭을 감소시킬 수 있는 집적소자및 그 제조 방법 | |
| KR100292940B1 (ko) | 디램 셀 캐패시터의 제조 방법 | |
| US5915188A (en) | Integrated inductor and capacitor on a substrate and method for fabricating same | |
| KR100415190B1 (ko) | 고주파 반도체 소자 및 그 제조방법 | |
| US6518141B2 (en) | Method for manufacturing a radio frequency integrated circuit on epitaxial silicon | |
| US6998321B2 (en) | Method for forming inductor in semiconductor device | |
| KR20000013840A (ko) | 커패시터 및 그의 제조방법 | |
| KR100281637B1 (ko) | 기판 변환 기술에 의한 고성능 인덕터 소자의 제조방법 | |
| KR20040007155A (ko) | Ｍｉｍ 구조의 커패시터 제조방법 | |
| KR20050013830A (ko) | 반도체 소자의 제조 방법 | |
| KR20000071920A (ko) | 다공성 산화 실리콘층을 이용하여 형성한 초고주파용 소자 및 그 형성 방법 | |
| KR100477547B1 (ko) | 반도체 소자의 인덕터 형성방법 | |
| KR0144422B1 (ko) | 반도체소자 및 그 제조방법 | |
| US6867095B2 (en) | Method for the fabrication of a semiconductor device utilizing simultaneous formation of contact plugs | |
| KR100195837B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| KR100308499B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR100357174B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960013634B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR101264077B1 (ko) | 모스 버랙터 | |
| KR20030011706A (ko) | 고주파 반도체 소자 및 그 제조 방법 | |
| KR100495576B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100256239B1 (ko) | 반도체 소자의 전하저장전극 형성 방법 | |
| KR200263538Y1 (ko) | 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용소자 | |
| KR20000033517A (ko) | 공기가 채워진 트렌치를 갖는 집적소자 및 그제조 방법 | |
| KR20000042813A (ko) | 반도체 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090102 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |