KR960026417A - 초자기정렬 수직구조 바이폴라 트랜지스터의 제조방법 - Google Patents

초자기정렬 수직구조 바이폴라 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR960026417A
KR960026417A KR1019940033483A KR19940033483A KR960026417A KR 960026417 A KR960026417 A KR 960026417A KR 1019940033483 A KR1019940033483 A KR 1019940033483A KR 19940033483 A KR19940033483 A KR 19940033483A KR 960026417 A KR960026417 A KR 960026417A
Authority
KR
South Korea
Prior art keywords
film
bipolar transistor
manufacturing
vertical structure
super
Prior art date
Application number
KR1019940033483A
Other languages
English (en)
Other versions
KR0137574B1 (ko
Inventor
염병렬
한태현
이수민
조덕호
이성현
강진영
Original Assignee
양승택
재단법인 한국전자통신연구소
조백제
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소, 조백제, 한국전기통신공사 filed Critical 양승택
Priority to KR1019940033483A priority Critical patent/KR0137574B1/ko
Publication of KR960026417A publication Critical patent/KR960026417A/ko
Application granted granted Critical
Publication of KR0137574B1 publication Critical patent/KR0137574B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66242Heterojunction transistors [HBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66272Silicon vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은 고속정보처리 및 저전력을 요하는 컴퓨터용 디지탈집적회로와 고주파 대역의 통신기기 및 정보처리시스템 유용한 초자기정렬 수직구조 바이폴라 트랜지스터를 제조하는 방법에 관한 것이다.
본 발명은 간단한 사진식각공정(photolithograph)을 이용하여 활성영역을 격리함으로써 집적도 저하 및 소자성능 열화의요인인 트렌치격리(trench isolation) 공정을 배제하였으며, 에미터, 베이스 및 컬렉터 영역을 수직구조로 초자기정렬함으로써, 상하향동작모드가 가능하다.
또한, 사진식각에 의해 패터닝된 다수의 박막들을 이용하여 기판과 배선전극간의 절연막 두께를 임의로 조절할 수 있다.
그 결과, 집적도를 개선하고, 기생용량을 현저하게 줄일 수 있으며, 제작공정을 크게 단순화시켜 공정의 재현성과 생산성을 증가시킬 수 있다.

Description

초자기정렬 수직구조 바이폴라 트랜지스터의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의해 제작된 바이폴라 트랜지스터의 단면도.

Claims (12)

  1. 초자기정렬 바이폴라 트랜지스터의 제조방법에 있어서, a) 도전성 매몰(conductive buried) 컬렉터(22)가 형성된 실리콘 기판(21)의 전면에 SiO2층(23), 질화막(24), 다결정규소층(25), 산화막(26), 질화막패턴(27), 불순물이 첨가된 전도성 다결정규소막 패턴(28), 규소산화막(29), 질화막(17) 및규소산화막(18)을 포함하는 다수의 박막들을 순차적으로 형성하는 기판의 준비단계; b) 소정의 감광막 패턴에 의해 정의된 활성영역의 상기 규소산화막(18), 질화막(17), 규소산화막(29), 다결정규소막 패턴(28), 및 질화막패턴(27)을 식각한 후, 이 식각부위의 측면에 측면막(19)을 형성하는 단계; c) 상기 공정에 의해 정의된 활성영역의 도전성 메몰컬렉터(22)를 개구하는 단계; d) 상기 공정을 통하여 개구된 메몰컬렉터(22) 상부에 선택적으로 컬렉터(31)를 형성하는 단계; e) 상기 측벽막(19)을 제거하여 노출된 외성베이스 영역인 다결정규소막 패턴(28)의 측면과 상기 컬렉터(31) 상부에 선택적으로 초박막 베이스(32)를 형성하는 단계; f) 에미터 영역을 정의하기 위한 측벽산화막(33)을 형성한 후, 사진식각공정을 이용하여 에미터(34)를 형성하는 단계; 및 g) 각 전극(36)들을 배선하는 단계로 이루어진 초자기정렬 수직구조 바이폴라 트랜지스터의 제조방법.
  2. 제1항에 있어서, 상기 (c) 단계의 도전성 매몰컬렉터를 개구하는 공정시, 상기 비활성영역의 다결정규소막(25)과 개구된 활성영역과의 절연을 위해 상기 다결정규소막(25)의 측면의 소정부위에 산화막(30)을 형성하는 열산화 공정을 부가하는 초자기정렬 수직구조 바이폴라트랜지스터의 제조방법.
  3. 제1항에 있어서, 상기 (d)단계의 컬렉터(31) 형성공정시 컬렉터에 도전성을 부여하기 위한 불순물이 선택적결정성장과 동시에 첨가되는 초자기정렬 수직구조 바이폴라 트랜지스터의 제조방법.
  4. 제3항에 있어서, 상기 컬렉터에 도전성을 부여하기 위한 불순물이 컬렉터 형성후, 열처리를 수반하는 이온주입 이나 확산공정에 의해 첨가되는 초자기정렬 수직구조 바이폴라 트랜지스터의 제조방법.
  5. 제1항에 있어서, 상기 전도성 베이스(32) 물질이 10×1018cm-3이상의 고농도불순물 농도를 가진 단이의 단결정 SiGe으로 이루어진 초자기정렬 수직구조 바이폴라 트랜지스터의 제조방법.
  6. 제1항에 있어서, 상기 전도성 베이스(32) 물질이 SiGe/Si 또는 Si/SiGe/Si의 다층구조로 이루어진 초자기정렬 수직구조 바이폴라트랜지스터의 제조방법.
  7. 제1항에 있어서, 상기 SiGe 베이스(32)내의 저매늄 함량분포를 선형적으로 변화시킨 초자기정렬 수직구조 바이폴라트랜지스터의 제조방법.
  8. 제7항에 있어서, 상기 SiGe 베이스(32)내의 Ge의 함량분포를 30% 이하로 일정하게 변화시킨 초자기정렬 수직구조 바이폴라트랜지스터의 제조방법.
  9. 제7항에 있어서, 상기 SiGe 베이스(32)내의 Ge의 함량분포를 하부에서 상부측으로 30%에서 0%로 선형적으로 변화시킨 초자기정렬 수직구조바이폴라트랜지스터의 제조방법.
  10. 제7항에 있어서, 상기 SiGe 베이스(32)내의 Ge의 함량분포를 하부에서 상부로 30% 이하에서 어느 부분까지는 일정하다가 다시 0%로 선형적으로 변화시킨 초자기정렬 수직구조 바이폴라트랜지스터의 제조방법.
  11. 제7항에 있어서, 상기 SiGe 베이스(32)내의 Ge의 함량분포를 0%에서 30% 이하로 선형적 증가를 시키다가 다시 30% 이하에서 0%로 선형적감소를 시키는 방법으로 저매늄의 함량분포를 변화시키는 초자기정렬 수직구조 바이폴라 트랜지스터의 제조방법.
  12. 제1항에 있어서, 상기 (f)공정의 측벽산화막(33)이 n-p-n 트랜지스터의 경우 붕소를 포함한 BSG(Boron Silica Glass)로 이루어지고, p-n-p트랜지스터인 경우에는 인을 포함한 PSG(Phosphorous Silica Glass)로 이루어진 초자기정렬 수직구조 바이폴라 트랜지스터의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940033483A 1994-12-09 1994-12-09 초자기정렬 수직구조 바이폴라 트랜지스터의 제조방법 KR0137574B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940033483A KR0137574B1 (ko) 1994-12-09 1994-12-09 초자기정렬 수직구조 바이폴라 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940033483A KR0137574B1 (ko) 1994-12-09 1994-12-09 초자기정렬 수직구조 바이폴라 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR960026417A true KR960026417A (ko) 1996-07-22
KR0137574B1 KR0137574B1 (ko) 1998-06-01

Family

ID=19400869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940033483A KR0137574B1 (ko) 1994-12-09 1994-12-09 초자기정렬 수직구조 바이폴라 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR0137574B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415190B1 (ko) * 1997-06-25 2004-03-26 삼성전자주식회사 고주파 반도체 소자 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415190B1 (ko) * 1997-06-25 2004-03-26 삼성전자주식회사 고주파 반도체 소자 및 그 제조방법

Also Published As

Publication number Publication date
KR0137574B1 (ko) 1998-06-01

Similar Documents

Publication Publication Date Title
KR100275540B1 (ko) 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법
US5484737A (en) Method for fabricating bipolar transistor
KR100205017B1 (ko) 이종접합 바이폴러 트랜지스터의 제조방법
JPS6045065A (ja) 横型トランジスタの製造方法
KR940702647A (ko) 높은 얼리전압, 고주파성능 및 고항복전압 특성을 구비한 상보형 바이폴라 트랜지스터 및 그 제조방법(complementary bipolar transistors having high early voltage, high frezuency performance and high breakdown voltage characteristics and method of making same)
KR100205024B1 (ko) 초 자기 정렬 바이폴러 트랜지스터의 제조방법
JPH04112541A (ja) 半導体装置の製法
JP3172031B2 (ja) 半導体装置の製造方法
KR880003438A (ko) 폴리실리콘 리본을 갖는 바이폴라 트랜지스터의 제조
JPH08274108A (ja) 半導体装置及びその製造方法
JPH0831478B2 (ja) バイポーラ・トランジスタおよびその製造方法
KR960026417A (ko) 초자기정렬 수직구조 바이폴라 트랜지스터의 제조방법
JP2613029B2 (ja) 超自己整合垂直構造バイポーラトランジスターの製造方法
KR0149434B1 (ko) 쌍극자 트랜지스터 및 그 제조방법
JP3063122B2 (ja) 半導体装置およびその製造方法
JPH0669430A (ja) 半導体装置の製造方法
JP3053831B2 (ja) 半導体装置およびその製造方法
JPH04287329A (ja) ラテラルバイポーラトランジスタの製造方法
JPH10135235A (ja) 半導体装置の製造方法
JP2524079B2 (ja) 上向構造型バイポ―ラトランジスタ及びその製造方法
JPH0629304A (ja) 半導体装置およびその製造方法
KR0152546B1 (ko) 바이폴라 트랜지스터 및 그의 제조방법
JPH02207534A (ja) 半導体装置
KR100358307B1 (ko) 이종접합 바이폴라 소자
JP2000269232A (ja) バイポ−ラトランジスタ及び半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140123

Year of fee payment: 17

EXPY Expiration of term