JP3740272B2 - 通信機器用ｉｃの製造方法 - Google Patents
通信機器用ｉｃの製造方法 Download PDFInfo
- Publication number
- JP3740272B2 JP3740272B2 JP06656298A JP6656298A JP3740272B2 JP 3740272 B2 JP3740272 B2 JP 3740272B2 JP 06656298 A JP06656298 A JP 06656298A JP 6656298 A JP6656298 A JP 6656298A JP 3740272 B2 JP3740272 B2 JP 3740272B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- transistor
- forming
- gate electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004891 communication Methods 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000003990 capacitor Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、キャパシタを含む半導体装置の製造方法に係り、特に高周波信号を処理可能な通信機器用ＩＣの製造方法に関するものである。
【０００２】
【従来の技術】
近来、通信市場の急速な発展に伴い、関連の半導体装置の開発が活発に行われている。通信機器用半導体装置は、用途が特殊な専門分野に限られ、市場規模が小さかっため、価格面よりも性能に主眼を置き、高速で高周波（ＲＦ）特性が優れたＧａＡｓのような化合物半導体を主軸として開発されていた。しかし、最近においては、個人用の通信手段が発達し、その市場が急速に成長している。それに伴い、通信機器に対しても低価格が要求されるようになった。通信機器の主要部品である半導体装置もそれに応じて低価格が強く求められている。従って、製造コストが高くて高集積化の技術がまだ成熟されていない化合物半導体装置よりも、シリコン半導体装置を用いた通信機器用半導体装置の開発が急がれている。
【０００３】
一方、シリコン半導体装置の技術も、集積化が進み、新たな技術の開発が行われて、素子の動作速度や高周波特性が大幅に向上して、シリコン半導体を用いた半導体装置も通信機器用として十分に利用可能になってきた。これは、半導体装置の製造において、微細線幅技術、ＣＭＯＳ回路設計技術、配線と基板の接触抵抗及び線抵抗を低下させることができるシリサイド及びサリサイド形成技術の確立等により可能になった。しかし、通信機器用ＲＦ半導体装置は、一般的なＣＭＯＳ回路とは異なり、トランジスタ以外にキャパシタやインダクタンス等をも一緒に集積しなければならず、それに従う新たな工程技術や集積化技術を必要とする。半導体装置それ自体の性能を向上させる技術は、既存のＤＲＡＭや論理素子の製造技術により可能であるが、新たな機能をもつ単位素子であるキャパシタやコイル等を既存の装置に取り込んで集積化させる技術が通信機器用高周波ＩＣの製造技術の核心となった。
【０００４】
以下、上記の従来の通信機器用高周波ＩＣの製造方法を添付図面に基づき説明する。
図１は従来の通信機器用ＩＣの工程平面図であり、図２、３は従来の通信機器用ＩＣの工程断面図である。
従来の通信機器用ＩＣの製造方法は、まず、図２ａのように、シリコン基板１に主としてトランジスタを形成させる活性領域と単位素子を形成させる領域との間の電気的な絶縁のための隔離酸化膜２を形成し、全面にゲート絶縁膜３を熱酸化方式でほぼ８０Å程度に成長させる。そして、その上にトランジスタのゲート電極とキャパシタの下部電極になる第１導電層４（リン（Ｐ）のドーピングされた多結晶シリコン）をＬＰＣＶＤ法でほぼ２０００Å程度の厚さに堆積し、第１導電層４上にトランジスタのキャップ絶縁膜となるとともにキャパシタの誘電層になる絶縁膜（シリコン酸化膜）５をほぼ７００Å程度に堆積する。図２ｂに示すように、絶縁膜５上にキャパシタの上部電極となる第２導電層６をＬＰＣＶＤ法でほぼ２０００Å程度に堆積する。図１ａ及び図２ｃのように、第２導電層６上に第１感光膜７を堆積し、露光及び現像工程で単位素子を形成させる領域にキャパシタの上部電極になる部分を定める。
【０００５】
図２ｄに示すように、第１感光膜７で覆われていなかった第２導電層６及び絶縁膜５を選択的に除去してキャパシタの上部電極６ａを形成する。第１感光膜７を除去して図３ｅのように、全面に第２感光膜８を堆積する。図１ｂ及び図３ｆのように、第２感光膜８を露光及び現像してキャパシタ及びトランジスタのゲートとする位置を定め、これをマスクに用いて露出された第１導電層４とゲート絶縁膜３を選択的に除去してキャパシタの下部電極６ｂ及びトランジスタのゲート電極９を形成する。図３ｇのように、第２感光膜８を除去し、全面に絶縁膜（ＣＶＤ酸化膜）を堆積し、異方性エッチングしてキャパシタの上部電極６ａと下部電極６ｂ及びトランジスタのゲート電極９のそれぞれの側壁に側壁絶縁膜１０を形成する。その側壁を形成させた後、トランジスタのゲート電極９と側壁１０をマスクに用いて基板の活性領域に不純物イオンを注入してトランジスタのソース／ドレイン領域１１を形成する。
【０００６】
【発明が解決しようとする課題】
上記の従来の通信機器用ＩＣの製造方法においては、素子隔離領域にキャパシタを形成させ、活性領域にトランジスタを形成させるようにしているので、その領域間に段差が生じ、キャパシタの下部電極形成時にトランジスタのゲート電極を形成させているので、その段差によって焦点が双方に一致するということがないので、特にゲート電極の正確且つ均一なパターンが得られない。
本発明は、上記の問題点を解決するためになされたもので、キャパシタの下部電極とトランジスタのゲート電極の形成時に発生するゲート電極パターンが不均一に形成されるという問題を解決して、工程のマージンを向上するとともに、安定したＩＣの製造技術を確立し、信頼度が向上した通信機器用ＩＣの製造方法を提供することが目的である。
【０００７】
【課題を解決するための手段】
上記の目的を達成するための本発明の通信機器用ＩＣの製造方法は、ゲート電極となるパターンをキャパシタの上部電極形成時に一緒に形成させるようにしたことを特徴とするものである。
すなわち、半導体基板に素子間の隔離のための隔離酸化膜を形成する段階と、半導体基板の全面にゲート絶縁膜、第１導電層、絶縁膜、第２導電層を順次に形成する段階と、第２導電層及び絶縁膜を選択的に除去してキャパシタの形成領域にキャパシタの上部電極を形成し、かつトランジスタの形成領域にゲート電極状パターンを形成する段階と、キャパシタの下部電極の形成領域をマスキングして第１導電層とゲート絶縁膜を選択的に除去するとともに、ゲート電極状パターンを除去してキャパシタの下部電極及びトランジスタのゲート電極を形成する段階とを有することを特徴とする。
【０００８】
【発明の実施の形態】
以下、本発明実施形態の通信機器用ＩＣの製造方法を添付図面に基づき詳細に説明する。
図４、５は本発明の一実施形態の通信機器用ＩＣの製造工程平面図であり、図６、７は本実施形態の通信機器用ＩＣの製造工程断面図である。
本実施形態の通信機器用ＩＣの製造方法は、図４ａ及び図６ａのように、シリコン基板２１に活性領域と単一素子との間の電気的な絶縁のための隔離酸化膜２２を形成し、全面にゲート絶縁膜２３を熱酸化方式でほぼ６０〜１００Å（好適には８０Å）程度に成長させる。そして、トランジスタのゲート電極とキャパシタの下部電極になる第１導電層２４（リン（Ｐ）のドーピングされた多結晶シリコン）を全面にＬＰＣＶＤ法でほぼ１５００〜２５００Å（好適には２０００Å）程度の厚さに堆積する。その第１導電層２４上にトランジスタのキャップ絶縁膜となるとともにキャパシタの誘電層になる絶縁膜（シリコン酸化膜）２５を５００〜９００Å（好適には７００Å）程度に堆積し、その上にキャパシタの上部電極になる第２導電層２６をＬＰＣＶＤ法でほぼ１５００〜２５００Å（好適には２０００Å）程度に堆積し、第２導電層２６上に第１感光膜２７を堆積し、露光及び現像工程でキャパシタの上部電極になる部分とトランジスタのゲート電極になる部分とを定める。
【０００９】
図４ｂ及び図６ｂのように、第１感光膜２７で覆われていない第２導電層２６及び絶縁膜２５を選択的に除去してキャパシタの上部電極２６ａを形成する。このとき同時に、活性領域上においては、トランジスタのゲート電極状に第２導電層２６がパターニングされる。この第２導電層２６のゲート電極状のパターニングはゲート電極ではなく、ゲート電極の位置決めである。図４ｃ及び図７ｃのように、第１感光膜２７を除去し、全面に第２感光膜２８を堆積してその第２感光膜２８を露光及び現像してキャパシタの下部電極形成領域を定める。このとき、前記トランジスタのゲート電極状部分は露出される。
【００１０】
図５ｄ及び図７ｄのように、第２感光膜２８とトランジスタのゲート電極状のパターンニングをマスクに用いて露出された第１導電層２４とゲート絶縁膜２３を選択的に除去することにより、キャパシタの下部電極２６ｂ及びトランジスタのゲート電極２９を形成する。このとき、ゲート電極状にパターニングした第２導電層２６も一緒に除去されるが、絶縁膜２５はゲート電極２９の上に残る。
図５ｅ及び図７ｅのように、第２感光膜２８を除去し、全面に絶縁膜（ＣＶＤ酸化膜）を堆積し、異方性エッチングでキャパシタの上部電極２６ａ及び下部電極２６ｂとトランジスタのゲート電極２９のそれぞれの側面に側壁絶縁膜３０を形成する。そして、図示していないが、トランジスタのゲート電極２９をマスクに用いて基板の活性領域に不純物イオンを注入してトランジスタのソース／ドレイン領域３１を形成する。
【００１１】
【発明の効果】
上述したように、本発明の通信機器用ＩＣの製造方法においては、キャパシタの上部電極の形成時に、同時にトランジスタのゲート電極状のパターンを同時に形成するので、キャパシタとトランジスタのゲートとの間に段差が発生しない。また、段差が発生したとしてもごく少ない。よって、トランジスタのゲートラインの線幅を均一に形成することができる。
【図面の簡単な説明】
【図１】 従来の通信機器用ＩＣの製造工程平面図。
【図２】 従来の通信機器用ＩＣの製造工程断面図。
【図３】 従来の通信機器用ＩＣの製造工程断面図。
【図４】 本発明の一実施形態の通信機器用ＩＣの製造工程平面図。
【図５】 本発明の一実施形態の通信機器用ＩＣの製造工程平面図。
【図６】 本発明の一実施形態の通信機器用ＩＣの製造工程断面図。
【図７】 本発明の一実施形態の通信機器用ＩＣの製造工程断面図。
【符号の説明】
２１ シリコン基板
２２ 隔離酸化膜
２３ ゲート絶縁膜
２４、２６ 第１導電層
２５ 絶縁膜
２６ａ キャパシタ上部電極
２６ｂ キャパシタ下部電極
２９ トランジスタのゲート電極
Claims (2)
- 半導体基板に素子間の隔離のための隔離酸化膜をそれ以外の箇所より表面が高くなるように形成する第１工程と、
前記半導体基板の全面にゲート絶縁膜、第１導電層、絶縁膜、第２導電層を順次に形成する第２工程と、
前記第２工程で積層された層の上に感光膜をその表面が同一の高さになるように形成させる第３工程と、
前記感光膜をパターニングして前記第２導電層及び絶縁膜を選択的に除去して前記隔離酸化膜上のキャパシタの形成領域にキャパシタの上部電極を形成し、かつ前記半導体基板の前記隔離酸化膜が形成されていず、前記キャパシタ形成領域より低い位置にあるトランジスタの形成領域にゲート電極状パターンを形成する第４工程と、
前記キャパシタの形成領域上部に前記キャパシタの下部電極を形成するためのマスクを形成する第５工程と、
前記キャパシタの下部電極を形成するためのマスクを利用したエッチング工程で前記第１導電層とゲート絶縁膜を選択的に除去するとともに、前記ゲート電極状パターンを除去して前記キャパシタの下部電極及び前記トランジスタのゲート電極を形成する第６工程とを有することを特徴とする通信機器用ＩＣの製造方法。 - 前記キャパシタの上部電極、下部電極、トランジスタのゲート電極のそれぞれの側面に側壁絶縁膜を形成する段階と、
前記トランジスタのゲート電極をマスクに用いて活性領域の基板にトランジスタのソース／ドレイン領域を形成する段階と、
を更に有することを特徴とする請求項１に記載の通信機器用ＩＣの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR8970/1997 | 1997-03-17 | ||
| KR1019970008970A KR100198663B1 (ko) | 1997-03-17 | 1997-03-17 | 통신용 아이씨(ic) 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10275894A JPH10275894A (ja) | 1998-10-13 |
| JP3740272B2 true JP3740272B2 (ja) | 2006-02-01 |
Family
ID=19499914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06656298A Expired - Lifetime JP3740272B2 (ja) | 1997-03-17 | 1998-03-17 | 通信機器用ｉｃの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6080615A (ja) |
| JP (1) | JP3740272B2 (ja) |
| KR (1) | KR100198663B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6228703B1 (en) * | 1998-12-10 | 2001-05-08 | United Microelectronics, Corp. | Method of fabricating mixed-mode semiconductor device having a capacitor and a gate |
| JP2000349145A (ja) * | 1999-04-02 | 2000-12-15 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP4125848B2 (ja) * | 1999-12-17 | 2008-07-30 | ローム株式会社 | ケース付チップ型発光装置 |
| US6995412B2 (en) * | 2002-04-12 | 2006-02-07 | International Business Machines Corporation | Integrated circuit with capacitors having a fin structure |
| KR100517152B1 (ko) * | 2003-02-04 | 2005-09-26 | 동부아남반도체 주식회사 | Ｐｉｐ 커패시터 및 로직 트랜지스터를 갖는 엠베디드 반도체 소자의 제조 방법 |
| US8048790B2 (en) * | 2009-09-17 | 2011-11-01 | Globalfoundries Inc. | Method for self-aligning a stop layer to a replacement gate for self-aligned contact integration |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4931407A (en) * | 1987-06-25 | 1990-06-05 | Kabushiki Kaisha Toshiba | Method for manufacturing integrated bipolar and MOS transistors |
| US5550068A (en) * | 1990-11-05 | 1996-08-27 | Nippon Telegraph And Telephone Corporation | Process of fabricating a circuit element for transmitting microwave signals |
| US5173437A (en) * | 1991-08-01 | 1992-12-22 | Chartered Semiconductor Manufacturing Pte Ltd | Double polysilicon capacitor formation compatable with submicron processing |
| US5338701A (en) * | 1993-11-03 | 1994-08-16 | Taiwan Semiconductor Manufacturing Company | Method for fabrication of w-polycide-to-poly capacitors with high linearity |
| US5470775A (en) * | 1993-11-09 | 1995-11-28 | Vlsi Technology, Inc. | Method of forming a polysilicon-on-silicide capacitor |
| US5500387A (en) * | 1994-02-16 | 1996-03-19 | Texas Instruments Incorporated | Method of making high performance capacitors and/or resistors for integrated circuits |
| US5804488A (en) * | 1995-08-24 | 1998-09-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a tungsten silicide capacitor having a high breakdown voltage |
| JP2874620B2 (ja) * | 1995-11-14 | 1999-03-24 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5686329A (en) * | 1995-12-29 | 1997-11-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming a metal oxide semiconductor field effect transistor (MOSFET) having improved hot carrier immunity |
| US5670410A (en) * | 1996-09-25 | 1997-09-23 | Chartered Semiconductor Manufacturing Pte Ltd. | Method of forming integrated CMP stopper and analog capacitor |
-
1997
- 1997-03-17 KR KR1019970008970A patent/KR100198663B1/ko not_active IP Right Cessation
-
1998
- 1998-01-05 US US09/002,679 patent/US6080615A/en not_active Expired - Lifetime
- 1998-03-17 JP JP06656298A patent/JP3740272B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6080615A (en) | 2000-06-27 |
| KR100198663B1 (ko) | 1999-06-15 |
| KR19980073607A (ko) | 1998-11-05 |
| JPH10275894A (ja) | 1998-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7808019B2 (en) | Gate structure | |
| JP3740272B2 (ja) | 通信機器用ｉｃの製造方法 | |
| KR20020019138A (ko) | 고주파 집적회로 장치 및 그 제조 방법 | |
| JP2000156467A (ja) | 半導体装置の製造方法 | |
| KR20010043405A (ko) | 반도체 디바이스 제조 방법 | |
| US5620911A (en) | Method for fabricating a metal field effect transistor having a recessed gate | |
| US5817570A (en) | Semiconductor structure for an MOS transistor and method for fabricating the semiconductor structure | |
| KR100416813B1 (ko) | 반도체소자의필드산화막형성방법 | |
| JP4299380B2 (ja) | 半導体装置及びその製造方法 | |
| KR100694996B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100513364B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100596879B1 (ko) | 반도체 소자의 폴리레지스터형성방법 | |
| KR100258202B1 (ko) | 반도체 장치의 제조 방법 | |
| JP3523244B1 (ja) | 半導体装置の製造方法 | |
| KR100399966B1 (ko) | 반도체 소자 제조방법 | |
| JP2828089B2 (ja) | 半導体装置の製造方法 | |
| TW591758B (en) | Method of improving the top plate electrode stress inducing voids for 1T SRAM process | |
| KR0147770B1 (ko) | 반도체 장치 제조방법 | |
| JP2002057220A (ja) | 半導体装置およびその製造方法 | |
| JPH05226278A (ja) | 半導体装置の製造方法 | |
| JP2003529222A (ja) | 各回路素子間の電気接続部の製造方法 | |
| KR20030000824A (ko) | 반도체소자의 커패시터 제조방법 | |
| KR20000046782A (ko) | 반도체 장치 제조방법 | |
| JPH06342774A (ja) | 半導体集積回路の製造方法 | |
| KR20040069806A (ko) | 박막 커패시터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050601 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051107 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20060712 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131111 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |