KR100596879B1 - 반도체 소자의 폴리레지스터형성방법 - Google Patents
반도체 소자의 폴리레지스터형성방법 Download PDFInfo
- Publication number
- KR100596879B1 KR100596879B1 KR1020030101951A KR20030101951A KR100596879B1 KR 100596879 B1 KR100596879 B1 KR 100596879B1 KR 1020030101951 A KR1020030101951 A KR 1020030101951A KR 20030101951 A KR20030101951 A KR 20030101951A KR 100596879 B1 KR100596879 B1 KR 100596879B1
- Authority
- KR
- South Korea
- Prior art keywords
- polyresist
- forming
- nitride film
- electrode
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 23
- 229920005591 polysilicon Polymers 0.000 claims abstract description 23
- 150000004767 nitrides Chemical class 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 9
- 238000002955 isolation Methods 0.000 claims abstract description 8
- 125000006850 spacer group Chemical group 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000005468 ion implantation Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
Abstract
본 발명은 반도체 소자의 폴리레지스터 형성방법에 관한 것으로, 보다 자세하게는 비정질 실리콘이나 도핑된 폴리실리콘을 증착하여 폴리레지스터를 형성함으로써 폴리레지스터의 낮은 저항을 실현하고 공정을 단순화 할 수 있는 방법에 관한 것이다.
본 발명의 반도체 소자의 폴리레지스터 형성방법은 소자분리막이 구비된 반도체 기판에 게이트 산화막과 질화막을 형성하는 단계; 상기 질화막을 부분식각하고 폴리레지스터 물질을 증착하는 단계; 상기 폴리레지스터 물질과 질화막을 부분식각하고 폴리실리콘을 증착하는 단계; 상기 폴리실리콘과 폴리레지스터 물질을 질화막이 노출될 때까지 CMP 공정으로 평탄화 하는 단계; 상기 질화막과 게이트 산화막을 부분식각하고 게이트 전극과 폴리레지스터 전극을 형성하는 단계; 상기 게이트 전극을 마스크로 하여 LDD 영역을 형성하는 단계; 및 상기 게이트 전극과 폴리레지스터 전극의 측벽부에 스페이서를 형성하는 단계로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 반도체 소자의 폴리레지스터 형성방법은 비정질 실리콘이나 도핑된 폴리실리콘을 증착하여 폴리레지스터를 형성함으로써 폴리레지스터의 낮은 저항을 실현하고 공정을 단순화 할 수 있는 효과가 있다.
폴리레지스터
Description
도 1a 내지 도 1c는 종래기술에 의한 폴리레지스터 형성방법의 공정단면도.
도 2a 내지 도 2g는 본 발명에 의한 폴리레지스터 형성방법의 공정단면도.
본 발명은 반도체 소자의 폴리레지스터(polyresistor) 형성방법에 관한 것으로, 보다 자세하게는 비정질(amorphous) 실리콘이나 도핑된 폴리실리콘(doped polysilicon)을 증착하여 폴리레지스터를 형성함으로써 폴리레지스터의 낮은 저항을 실현하고 공정을 단순화 할 수 있는 방법에 관한 것이다.
일반적으로 아날로그 반도체 장치는 로우와 하이의 두 가지 상태만의 신호를 갖는 디지탈 반도체 장치와는 다르게 여러 상태의 정보를 저장하기 위해서 회로의 필요한 각각의 노드(node)에 레지스터와 캐패시터(capacitor)를 첨가하게 되며, 이러한 레지스터의 저항값과 캐패시터의 용량은 전압의 변화에 따라 변화가 큰 경우 불량이 발생된다. 그러므로 모오스 전계효과 트랜지스터(metal-oxide-semiconductor field effect transistor)와 폴리 레지스터가 결합된 아날로그 반도체 장치에서는 레지스터가 특정 저항값을 갖도록 요구된다.
또한, 일반적으로 반도체 소자가 초고집적화 될수록 기생저항(parasitic resistance) 효과를 줄이기 위해 게이트 전극과 소오스/드레인 전극에 선택적으로 금속층이나 금속 실리사이드층을 형성하는 자기 정렬 방식의 실리사이드(self-aligned silicide) 즉 살리사이드(sailcide) 구조를 도입하게 되는데, 이러한 살리사이드 구조가 레지스터로 사용되는 폴리실리콘상에도 형성되므로써 특정 저항값을 갖는 레지스터를 형성하기 위해서는 별도의 공정을 추가하여 이러한 레지스터상에는 실리사이드가 형성되지 않도록 해야 한다.
도 1a부터 도 1c는 종래의 실시 예에 따라 아날로그용 폴리레지스터를 제조하는 과정을 나타내는 공정 단면도이다.
먼저, 도 1a에 도시한 바와 같이, 반도체 기판(1)에 소자 분리막(2)을 형성한 다음, 상기 소자 분리막(2) 상부에는 폴리실리콘을 증착하고 소정의 불순물을 이온주입하여 특정 저항값을 가지는 폴리 레지스터(24)를 형성한다. 액티브 영역에는 게이트 산화막(3), 게이트 전극(4)과 소오스/드레인 전극(5)을 형성한다. 이 후, 전면에 산화막을 소정 두께로 증착한 다음, 비등방성 식각하여 게이트의 측벽과 폴리레지스터의 측벽, 캐패시터의 측벽에 스페이서 산화막(12)을 형성한다. 이 후, 전면에 층간 절연막(100)을 형성하고, 소자 분리막의 가장자리 소정 부분을 포함한 소오스/드레인 및 게이트 전극 영역을 노출시킨다.
다음, 도 1b와 같이, 전면에 Ti, Cr, Ni 등과 같은 고융점 금속막을 소정두께로 전면에 증착한 다음, 열처리 공정을 통하여 실리콘 영역에 실리사이드막(300)을 형성하고, 산화막 상의 반응하지 않은 금속은 식각하여 제거함으로써, 소오스/드레인 및 게이트 영역에 실리사이드를 형성한다. 상기한 실리사이드 형성공정을 살리사이드 공정이라 한다.
다음, 도 1c와 같이, 전면에 층간 절연막(6)을 소정 두께로 증착한 다음, 소자 분리막 위에 형성된 폴리 레지스터의 상부 소정 부분과 상부 캐패시터 상의 소정 부분, 소오스 드레인 영역에 형성된 실리사이드의 소정 부분을 노출시키는 콘택홀을 형성하고, 상기 노출된 부분과 전기적으로 연결되는 금속배선(7A, 7B, 7C, 7D, 7E)을 형성한다.
상기한 종래의 방법에 따르면 레지스터 물질로서 폴리실리콘을 증착하고 불순물을 이온주입하여 폴리레지스터를 형성하였다. 하지만, 상기 폴리실리콘 물질은 낮은 저항을 실현하기 위해 이온주입을 고농도로 실시하여야 하기 때문에 소오스/드레인 및 게이트를 형성하기 위한 공정과 동시에 실시되지 못하고 별도의 공정으로 진행하여야 한다. 따라서 공정이 복잡해 지고, 낮은 저항의 폴리레지스터 형성이 어렵다는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 비정질 실리콘이나 도핑된 폴리실리콘을 증착하여 폴리레지스터를 형성함으로 써 폴리레지스터의 낮은 저항을 실현하고 공정을 단순화 할 수 있는 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 소자분리막이 구비된 반도체 기판에 게이트 산화막과 질화막을 형성하는 단계; 상기 질화막을 부분식각하고 폴리레지스터 물질인 비정질 실리콘 또는 도핑된 폴리실리콘을 증착하는 단계; 상기 폴리레지스터 물질과 질화막을 부분식각하고 폴리실리콘을 증착하는 단계; 상기 폴리실리콘과 폴리레지스터 물질을 질화막이 노출될 때까지 CMP 공정으로 평탄화 하는 단계; 상기 질화막과 게이트 산화막을 부분식각하고 게이트 전극과 폴리레지스터 전극을 형성하는 단계; 상기 게이트 전극을 마스크로 하여 LDD 영역을 형성하는 단계; 및 상기 게이트 전극과 폴리레지스터 전극의 측벽부에 스페이서를 형성하는 단계로 이루어진 반도체 소자의 폴리레지스터 형성방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
먼저, 도 2a는 폴리레지스터 패턴을 형성하는 단계이다. 실리콘 기판(1)에 소자분리막(20)을 형성하고 게이트 산화막(2)과 질화막(3)을 순차적으로 증착한다. 이후 폴리레지스터 전극이 형성될 부분을 개방하는 패턴(4)을 형성한다.
다음, 도 2b는 폴리레지스터 물질(5)을 증착하는 단계이다. 상기 폴리레지스 터 패턴을 식각마스크로 하여 게이트 산화막이 노출될 때까지 질화막을 식각하고 폴리레지스터 전극용 물질 즉, 비정질 실리콘 또는 도핑된 폴리실리콘을 증착한다.
다음, 도 2c는 추가적인 이온주입 공정단계이다. 상기 폴리레지스트의 저항을 더욱 낮추기 위해 이온주입을 실시한다. 이 단계는 구현하고자 하는 폴리레지스터의 저항값에 따라 선택적으로 실시될 수 있다.
다음, 도 2d는 게이트 패턴(6)을 형성하는 단계이다. 상기 폴리레지스터 물질의 상부에 폴리레지스터가 형성될 영역을 개방하는 패턴을 형성한다.
다음, 도 2e는 폴리실리콘(7)을 증착하는 단계이다. 상기 게이트 패턴을 식각마스크로 하여 게이트 산화막이 노출될 때까지 폴리레지스터 물질과 질화막을 식각한다. 이후 게이트 전극용 폴리실리콘을 증착한다.
다음, 도 2f는 평탄화 단계이다. CMP(chemical mechanical polishing) 공정으로 질화막이 노출될 때까지 폴리실리콘과 폴리레지스터 물질을 제거하여 평탄화 한다.
다음, 도 2g는 스페이서가 구비된 게이트 전극 및 폴리레지스터 전극이 형성되는 단계이다. 종래의 트랜지스터 제조공정과 동일하게 질화막을 제거하고 게이트 전극의 측면 하부에 LDD(lightly doped drain) 영역(미도시)을 형성하는 이온주입을 실시한다. 이후 게이트 전극과 폴리레지스터 전극의 측벽에 스페이서(spacer, 8)를 형성한다.
상술한 바와 같이 비정질 실리콘이나 도핑된 폴리실리콘을 증착하여 폴리레지스터를 형성함으로써 이후 이온주입을 실시하지 않고도 낮은 저항의 폴리레지스 터를 형성할 수 있고, 추가적인 이온주입 단계를 실시할 경우에는 더욱 낮은 저항의 폴리레지스터를 형성할 수 있다. 또한 소오스/드레인 및 게이트 전극을 형성하는 종래의 트랜지스터 제조공정과 동시에 진행할 수 있어서, 공정의 단순화에 기여할 수 있다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 반도체 소자의 폴리레지스터 형성방법은 비정질 실리콘이나 도핑된 폴리실리콘을 증착하여 폴리레지스터를 형성함으로써 폴리레지스터의 낮은 저항을 실현하고 공정을 단순화 할 수 있는 효과가 있다.
Claims (5)
- 반도체 소자의 폴리레지스터 형성방법에 있어서,소자분리막이 구비된 반도체 기판에 게이트 산화막과 질화막을 형성하는 단계;상기 질화막 부분식각하고 폴리레지스터 물질인 비정질 실리콘 또는 도핑된 폴리실리콘을 증착하는 단계;상기 폴리레지스터 물질 상에 이온주입 공정을 하는 단계;상기 폴리레지스터 물질과 질화막을 부분식각하고 폴리실리콘을 증착하는 단계;상기 폴리실리콘과 폴리레지스터 물질을 질화막이 노출될 때까지 CMP 공정으로 평탄화 하는 단계;상기 질화막과 게이트 산화막을 부분식각하고 게이트 전극과 폴리레지스터 전극을 형성하는 단계;상기 게이트 전극을 마스크로 하여 LDD 영역을 형성하는 단계; 및상기 게이트 전극과 폴리레지스터 전극의 측벽부에 스페이서를 형성하는 단계;를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 폴리레지스터 형성방법.
- 삭제
- 제 1항에 있어서,상기 별도의 이온주입 공정으로 폴리레지스터의 저항이 더욱 낮아짐을 특징으로 하는 반도체 소자의 폴리레지스터 형성방법.
- 삭제
- 제 1항에 있어서,상기 게이트 전극 및 폴리레지스터 전극을 형성하는 단계는 실리콘 기판을 식각정지막으로 하여 질화막과 게이트 산화막을 부분식각하여 동시에 형성됨을 특징으로 하는 반도체 소자의 폴리레지스터 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101951A KR100596879B1 (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자의 폴리레지스터형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101951A KR100596879B1 (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자의 폴리레지스터형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050071099A KR20050071099A (ko) | 2005-07-07 |
| KR100596879B1 true KR100596879B1 (ko) | 2006-07-04 |
Family
ID=37261083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030101951A KR100596879B1 (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자의 폴리레지스터형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100596879B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103811322A (zh) * | 2012-11-13 | 2014-05-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
-
2003
- 2003-12-31 KR KR1020030101951A patent/KR100596879B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103811322A (zh) * | 2012-11-13 | 2014-05-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050071099A (ko) | 2005-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100945785B1 (ko) | 완전 실리사이드화 금속 게이트의 형성 방법 | |
| KR101201489B1 (ko) | Ｓｏｉ 디바이스 제조 방법 | |
| US6872627B2 (en) | Selective formation of metal gate for dual gate oxide application | |
| US7118954B1 (en) | High voltage metal-oxide-semiconductor transistor devices and method of making the same | |
| US6784054B2 (en) | Method of manufacturing semiconductor device | |
| KR19990047737A (ko) | 반도체소자 및 이의 제조방법 | |
| KR100602110B1 (ko) | 이중 스페이서를 갖는 반도체 소자 및 이의 제조 방법 | |
| KR20030050995A (ko) | 고집적 트랜지스터의 제조 방법 | |
| US7141469B2 (en) | Method of forming poly insulator poly capacitors by using a self-aligned salicide process | |
| JPH08330511A (ja) | 半導体装置とその製造方法 | |
| KR100596879B1 (ko) | 반도체 소자의 폴리레지스터형성방법 | |
| KR100563095B1 (ko) | 반도체 소자의 실리사이드 형성방법 | |
| KR100546723B1 (ko) | 반도체 소자의 폴리레지스터 형성방법 | |
| US20060091436A1 (en) | Methods of forming field effect transistors having metal silicide gate electrodes | |
| KR100386452B1 (ko) | 반도체 장치의 제조방법 | |
| KR20050071119A (ko) | 반도체 소자의 폴리레지스터형성방법 | |
| KR100661229B1 (ko) | 반도체 소자의 핀형 트랜지스터 제조 방법 | |
| US7186603B2 (en) | Method of forming notched gate structure | |
| KR100501542B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR0161724B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0146245B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR101102775B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100290890B1 (ko) | 반도체소자의제조방법 | |
| KR100497194B1 (ko) | 반도체 소자의 게이트 및 실리사이드 형성 방법 | |
| KR100587593B1 (ko) | 화학적기계적연마를 이용한 선택적 실리사이드 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120521 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |