CN102143652B - 电路板 - Google Patents

电路板 Download PDF

Info

Publication number
CN102143652B
CN102143652B CN2010103009480A CN201010300948A CN102143652B CN 102143652 B CN102143652 B CN 102143652B CN 2010103009480 A CN2010103009480 A CN 2010103009480A CN 201010300948 A CN201010300948 A CN 201010300948A CN 102143652 B CN102143652 B CN 102143652B
Authority
CN
China
Prior art keywords
carbon nano
layer
tube bundle
conductive
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010103009480A
Other languages
English (en)
Other versions
CN102143652A (zh
Inventor
白耀文
唐攀
李小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peng Ding Polytron Technologies Inc
Wang Heng Sheng Electronic Technology (huaian) Co Ltd
Original Assignee
Wang Heng Sheng Electronic Technology (huaian) Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wang Heng Sheng Electronic Technology (huaian) Co Ltd, Zhending Technology Co Ltd filed Critical Wang Heng Sheng Electronic Technology (huaian) Co Ltd
Priority to CN2010103009480A priority Critical patent/CN102143652B/zh
Priority to US12/795,839 priority patent/US20110186339A1/en
Publication of CN102143652A publication Critical patent/CN102143652A/zh
Application granted granted Critical
Publication of CN102143652B publication Critical patent/CN102143652B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0242Shape of an individual particle
    • H05K2201/026Nanotubes or nanowires
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明提供一种电路板,其依次包括第一导电层、第一复合材料层以及第二导电层,所述第一导电层形成有第一导电图形,所述第二导电层形成有第二导电图形,所述第一复合材料层包括聚合物基体以及至少一个设置于聚合物基体中的碳纳米管束,所述至少一个碳纳米管束的一端与第一导电图形电连接,另一端与第二导电图形电连接。本发明的电路板具有较佳的信号传输性能。

Description

电路板
技术领域
本发明涉及电路板技术领域,尤其涉及一种电路板。
背景技术
在信息、通讯及消费性电子产业中,电路板是所有电子产品不可或缺的基本构成要件。随着电子产品往小型化、高速化方向发展,电路板也从单面电路板往双面电路板、多层电路板方向发展。多层电路板由于具有较多的布线面积和较高的装配密度而得到广泛的应用,请参见Takahashi,A.等人于1992年发表于IEEE Trans.on Components,Packaging,andManufacturing Technology的文献“High density multilayer printed circuit boardfor HITAC M~880”。
多层电路板具有交替排列的多层导电层和多层绝缘层,各层导电层之间通常通过导通孔实现电性连接。导通孔的制作工艺较为复杂,通常包括孔壁清洁、化学沉铜、黑化以及电镀铜等流程。每个流程中均有多个步骤,一个步骤的处理参数不当就容易造成导通孔的失效或者不稳定。并且,由于导通孔中的铜层一般难以具有均匀的厚度,因此,导通孔通常具有较大的阻抗。也就是说,现有技术中电路板的制作技术较为复杂,而且制成的电路板中的导通孔难以具有良好的导电性能。也就是说,现有技术中的电路板难以具有良好的信号传输性能。
因此,有必要提供一种具有较佳信号传输性能的电路板。
发明内容
以下将以实施例说明一种电路板。
一种电路板,其依次包括第一导电层、第一复合材料层以及第二导电层,所述第一导电层形成有第一导电图形,所述第二导电层形成有第二导电图形,所述第一复合材料层包括聚合物基体以及至少一个设置于聚合物基体中的碳纳米管束,所述至少一个碳纳米管束的一端与第一导电图形电连接,另一端与第二导电图形电连接。
本技术方案的电路板中具有复合材料层,所述复合材料层包括至少一个碳纳米管束,碳纳米管束具有良好的导电性,可以较好地电连接电路板中的各个导电层,并具有阻抗小、不易失效、稳定等优点。
附图说明
图1为本技术方案第一实施例提供的电路板的示意图。
图2为本技术方案第一实施例提供的第一导电层的示意图。
图3为本技术方案第一实施例提供的在第一导电层上形成第一催化剂层的示意图。
图4为本技术方案第一实施例提供的在第一催化剂层上生长多个碳纳米管束的示意图。
图5为本技术方案第一实施例提供的以聚合物填充多个碳纳米管束的间隙从而形成第一复合材料层的示意图。
图6为本技术方案第一实施例提供的在第一复合材料层表面形成第二导电层的示意图。
图7为本技术方案第二实施例提供的电路板的示意图。
图8为本技术方案第二实施例提供的第一线路基板、第二电路基板和第三电路基板的示意图。
图9为本技术方案第二实施例提供的在第一线路基板的相对两侧分别压和第一电路基板和第二电路基板后的示意图。
主要元件符号说明
Figure G201010300948020100130D000021
Figure G201010300948020100130D000031
具体实施方式
下面将结合附图及多个实施例,对本技术方案提供的电路板作进一步的详细说明。
请参阅图1,本技术方案第一实施例提供的电路板10依次包括第一导电层11、第一复合材料层12以及第二导电层13。
所述第一导电层11可以由铜、铝、银、金等具有较佳导电性能的材料制成,一般来说,第一导电层11的材料为铜,厚度为10至70微米。第一导电层11具有第一导电图形111,所述第一导电图形111包括至少一条第一导电线路1111和至少一个第一导电接点1112。所述至少一条第一导电线路1111用于传输信号,所述至少一个第一导电接点1112用于与其它导电图形电连接以实现信号传输,或者用于与封装元件电连接以实现信号处理。
所述第二导电层13的材料一般为铜,也可以由其它铝、银、金等具有较佳导电性能的材料制成。第二导电层13的厚度一般也为10至70微米。第二导电层13具有第二导电图形131,所述第二导电图形131包括至少一条第二导电线路1311和至少一个第二导电接点1312。所述至少一条第二导电线路1311用于传输信号,所述至少一个第二导电接点1312用于与其它导电图形电连接以实现信号传输,或者用于与封装元件电连接以实现信号处理。
本实施例中,第一导电线路1111和第二导电线路1311的数量均为多条,第一导电接点1112和第二导电接点1312的数量均为多个,且第一导电接点1112的数量和第二导电接点1312的数量相对应。也就是说,多个第一导电接点1112和多个第二导电接点1312均成一一对应。多个第一导电接点1112等间距地成阵列状分布,多个第二导电接点1312也等间距地成阵列状分布。
所述第一复合材料层12位于第一导电层11和第二导电层13之间。第一复合材料层12具有第一表面1201和第二表面1202。所述第一表面1201与第一导电层11相接触,所述第二表面1202与第一表面1201平行相对,且与第二导电层13相接触。具体地,所述第一复合材料层12包括聚合物基体121和设置于聚合物基体121中的至少一个碳纳米管束122。所述聚合物基体121可以为环氧(Epoxy)、聚酰亚胺(Polyimide,PI)、聚乙烯对苯二甲酸乙二醇酯(Polyethylene Terephtalate,PET)、聚四氟乙烯(Polytetrafluoroethylene,PTFE)、聚酰胺(Polyamide)、聚甲基丙烯酸甲酯(Polymethylmethacrylate,PMMA)、聚碳酸酯(Polycarbonate)或聚酰亚胺-聚乙烯-对苯二甲酯共聚物(Polyimide-polyethylene-terephthalate copolymer)等绝缘树脂。
所述至少一个碳纳米管束122埋设于聚合物基体121中,且自第一表面1201或靠近第一表面1201处向第二表面1202延伸,其延伸方向与第二表面1202的角度为80至100度,其延伸长度在20微米至2毫米之间。碳纳米管束122包括多根平行排列的碳纳米管,每一根碳纳米管的轴向与第二表面1202的角度均在80至100度之间,均基本垂直于第一表面1201和第二表面1202。也就是说,多根碳纳米管的轴向即为碳纳米管束122的延伸方向,碳纳米管束122基本垂直于第一表面1201和第二表面1202。所述至少一个碳纳米管束122的一端面与第二表面1202相齐平或略突出于第二表面1202,并与第二导电图形131电连接,另一端面则与第一表面1201相齐平或靠近第一表面1201,并与第一导电图形111电连接。从而,所述至少一个碳纳米管束122可以相当于至少一个导通孔,起到电连接第一导电层11和第二导电层13的作用,实现第一导电图形111和第二导电图形131的电导通。所述至少一个碳纳米管束122的端面可以与第一表面1201相齐平,从而直接与第一导电图形111的至少一个第一导电接点1112接触而实现与第一导电图形111的电连接;所述至少一个碳纳米管束122的端面也可以靠近第一表面1201,通过导电材料间接与第一导电图形111的至少一个第一导电接点1112实现电连接从而使得第一导电图形111和第二导电图形131电导通。
本实施例中,所述至少一个碳纳米管束122通过第一催化剂层14与第一导电图形111电连接。所述第一催化剂层14由铁、钴、镍、及其合金或其化合物等可以生长碳纳米管的材料制成,其厚度在1至50纳米之间。所述第一催化剂层14具有与至少一个碳纳米管束122相对应的图案。也就是说,第一催化剂层14包括与至少一个碳纳米管束122相对应的至少一个催化剂块141,所述至少一个催化剂块141位于所述至少一个碳纳米管束122与所述第一导电层11之间,用于在所述第一导电层11上催化生长所述至少一个碳纳米管束122。催化剂块141的数量以及分布位置均与碳纳米管束122相对应。
所述至少一个碳纳米管束122的数量与第一导电层11中需要与第二导电接点1312电连接的第一导电接点1112的数量相对应。本实施例中,由于多个第一导电接点1112需要与多个第二导电接点1312一一对应连接,因此,所述至少一个碳纳米管束122的数量也为多个,且其数量与第一导电接点1112的数量相同。多个碳纳米管束122基本平行排列,彼此具有一定间隔地成阵列状嵌置于聚合物基体121中。也就是说,所述多个碳纳米管束122彼此绝缘地设置于第一导电层11和第二导电层13之间。相对应地,催化剂块141的数量也为多个,每个催化剂块141均位于一个碳纳米管束122与一个第一导电接点1112之间。每个碳纳米管束122的延伸长度与一个催化剂块141的厚度的加和等于第一表面1201和第二表面1202的间距,从而可以使得每个碳纳米管束122的一端面恰好与第二表面1202相齐平,另一端面则与一个催化剂块141相接触,而每个催化剂块141与第一导电接点1112相接触的表面均与第一表面1201相齐平。
由于第一催化剂层14具有良好的导电性,碳纳米管在其轴向具有较佳的导电性,因此碳纳米管束122在其延伸方向上也具有良好的导电性,从而,碳纳米管束122可以起到导通孔的效果,较好地电连接第一导电层11的第一导电图形111与第二导电层13的第二导电图形131。从而,可以避免现有技术中制作导通孔的复杂工艺,还可以避免现有技术制作出的导通孔可能出现的阻抗高、易失效的缺点。
本技术方案第一实施例提供的电路板10可以通过如下步骤制备:
第一步,请参阅图2,提供第一导电层11。第一导电层11可为铜层、铝层或金层等金属层。第一导电层11的厚度可在10至70微米之间。
第二步,请参阅图3,在第一导电层11上形成图案化的第一催化剂层14。
所述第一催化剂层14的材料为铁、钴、镍、及其合金或其化合物等可以生长碳纳米管的材料。并且,第一催化剂层14具有预定图案。所述预定图案的形状、分布可以根据实际的电路板设计而定,但需使得生长出的多个碳纳米管束彼此具有一定间隔。本实施例中,第一催化剂层14包括多个阵列排列的催化剂块141,以使得生长出的多个碳纳米管束成阵列状。所述预定图案的形成方法也不限。例如,可以通过先在第一导电层11表面形成图案化的光致抗蚀剂,再在第一导电层11表面电镀催化剂材料而形成;也可以通过先以电镀、蒸镀、溅镀或者气相沉积方法在第一导电层11表面形成一整层的催化剂层,再选择性地蚀刻该一整层的催化剂层而形成。
第三步,请参阅图4,在第一催化剂层14上生长出多个碳纳米管束122。
由于第一催化剂层14具有预定的阵列图案,因此,生长出的多个碳纳米管束122也按预定图案呈阵列分布,彼此具有一定间隔,从而确保多个碳纳米管束122之间的绝缘。
所述多个碳纳米管束122的生长方式不限。例如,在以化学气相沉积法制备时,可将形成有第一催化剂层14的第一导电层11放入反应炉中,在700至1000摄氏度下,通入乙炔、乙烯等碳源气,从而在第一催化剂层14上生长出多个碳纳米管束122。多个碳纳米管束122的生长高度可通过生长时间来控制,一般生长高度可以为20微米至2毫米。每个碳纳米管束122中多根碳纳米管的排列方向较为一致,多根碳纳米管的轴向与第一导电层11表面的夹角均大致在80至100度之间。也就是说,多个碳纳米管束122的延伸方向基本垂直于第一导电层11的表面。
第四步,在第一导电层11表面形成第一复合材料层12,从而形成单面电路基板101。
请参阅图5,以涂布、挤压或其它方式将聚合物基体121施加在第一导电层11表面,填充在多个催化剂块141之间,并填充在多个碳纳米管束122之间。并且,还使得聚合物基体121与多个碳纳米管束122远离第一催化剂层14的一端相齐平,从而形成平整的第二表面1202,使得聚合物基体121起到连接并隔绝多个碳纳米管束122的作用,且并不遮蔽多个碳纳米管束122远离第一催化剂层14的一端。如此即可获得第一复合材料层12,形成单面电路基板101。
另外,如果将聚合物基体121施加在多个碳纳米管束122时聚合物基体121遮蔽了多个碳纳米管束122远离第一催化剂层14的一端,使得多个碳纳米管束122整体均埋设于聚合物基体121中时,可以通过机械切割、激光烧蚀或其它方式去除部分聚合物基体121,以形成平整的第二表面1202,并露出多个碳纳米管束122远离第一催化剂层14的一端。
第五步,将第二导电层13压合于第一复合材料层12的第二表面1202,从而获得双面电路基板102,如图6所示。
第六步,通过图像转移法以及蚀刻工序将第一导电层11形成第一导电图形111,将第二导电层13形成第二导电图形131,从而即可获得如图1所示的电路板10。
另外需要说明的是,如果需要制备不包括第一催化剂层14的电路板10,可以利用与如上所示的步骤相近的方法。具体地,可以采用如下步骤:提供基底;在基底上形成图案化的第一催化剂层14;在第一催化剂层14上生长多个碳纳米管束122;在基底上形成聚合物基体121,使得聚合物基体121填充于多个碳纳米管束122之间以及图案化的第一催化剂层14之间,从而形成远离基底的平整的第二表面1202并使得多个碳纳米管束122的一端暴露于第二表面1202;去除基底、第一催化剂层14以及部分填充于第一催化剂层14之间的聚合物基体121,形成平整的第一表面1201并使得多个碳纳米管束122的另一端暴露于第一表面1201;在第一表面1201压合第一导电层11,在第二表面1202压合第二导电层13;将第一导电层11形成第一导电图形111,将第二导电层13形成第二导电图形131,从而即可获得不包括第一催化剂层14的电路板10。
请参阅图7,本技术方案第二实施例提供的电路板20包括第一线路基板21、第二线路基板22以及第三线路基板23。
所述第一线路基板21位于第二线路基板22和第三线路基板23之间,且具有与第一实施例的电路板10相同的结构。第一线路基板21依次包括第一导电层211、第一复合材料层212以及第二导电层213。第一导电层211、第一复合材料层212以及第二导电层213分别与第一实施例的第一导电层11、第一复合材料层12以及第二导电层13具有相同的结构。第一导电层211具有第一导电图形2111。第二导电层213具有第二导电图形2131。第一复合材料层212包括聚合物基体2121与至少一个碳纳米管束2122。本实施例中,碳纳米管束2122的数量为多个,多个碳纳米管束2122彼此绝缘地设置于聚合物基体2121中。多个碳纳米管束2122与第一导电层211之间通过图案化的第一催化剂层214电连接,第一催化剂层214的图案与多个碳纳米管束2122的分布相对应。
第二线路基板22包括第三导电层221和第二复合材料层222。第三导电层221和第二复合材料层222分别与第一实施例的第一导电层11和第一复合材料层12具有相近似的结构。所述第三导电层221具有第三导电图形2211。所述第二复合材料层222设置于第一导电层211和第三导电层221之间,所述第二复合材料层222也包括聚合物基体2221以及至少一个设置于聚合物基体2221中的碳纳米管束2222。所述第二复合材料层222的至少一个碳纳米管束2222的一端与第一导电图形2111电连接,另一端通过第二催化剂层224与第三导电图形2211电连接。也就是说,所述第二催化剂层224与第二复合材料层222的至少一个碳纳米管束2222相对应,形成于所述第二复合材料层222的至少一个碳纳米管束2222与所述第三导电层221之间。本实施例中,碳纳米管束2222的数量也为多个。
第三线路基板23包括第四导电层231和第三复合材料层232。第四导电层231和第三复合材料层222分别与第一实施例的第一导电层11和第一复合材料层12具有相近似的结构。所述第四导电层231具有第四导电图形2311。所述第三复合材料层232设置于第二导电层213和第四导电层231之间,所述第三复合材料层232也包括聚合物基体2321以及至少一个设置于聚合物基体2321中的碳纳米管束2322。所述第三复合材料层232的至少一个碳纳米管束2322的一端与第二导电图形2131电连接,另一端通过第三催化剂层234与第四导电图形2311电连接。也就是说,所述第三催化剂层234与第三复合材料层232的至少一个碳纳米管束2322相对应,形成于所述第三复合材料层232的至少一个碳纳米管束2322与所述第四导电层231之间。本实施例中,碳纳米管束2322的数量也为多个。
本技术方案第二实施例提供的电路板20可以通过与制备第一实施例的电路板10相近似的步骤制备,具体地,可以采用如下步骤:
首先,请参阅图8,提供第一线路基板21、第二电路基板220以及第三电路基板230。所述第一线路基板21具有与第一实施例的电路板10相同的结构,因此可以通过第一实施例中第一步至第六步的步骤来制备。第二电路基板220具有与在制备第一实施例的电路板10的过程中形成的单面电路基板101相同的结构,因此可以通过第一实施例中第一步至第四步的步骤来制备。第三电路基板230具有与在制备第一实施例的电路板10的过程中形成的单面电路基板101相同的结构,因此可以通过第一实施例中第一步至第四步的步骤来制备。
其次,请参阅图9,将第二电路基板220和第三电路基板230压合在第一线路基板21的相对两侧,并使得第二电路基板220和第三电路基板230的导电层均远离第一线路基板21。
再次,将第二电路基板220和第三电路基板230的导电层均形成导电图形,从而将第二电路基板220和第三电路基板230分别形成第二线路基板22和第三线路基板23,即可获得如图7所示的电路板20。
碳纳米管束在其延伸方向上也具有良好的导电性,从而,碳纳米管束可以起到导通孔的效果,较好地电连接电路板20中各导电层的导电图形,具有阻抗小,不易失效的优点。从而,可以避免现有技术中制作导通孔的复杂工艺,还可以避免现有技术制作出的导通孔可能出现的阻抗高、易失效、不稳定等缺点。
可以理解的是,对于本领域的普通技术人员来说,可以根据本发明的技术构思做出其它各种相应的改变与变形,而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (9)

1.一种电路板,其依次包括第一导电层、第一复合材料层以及第二导电层,所述第一导电层形成有第一导电图形,所述第二导电层形成有第二导电图形,所述第一复合材料层包括聚合物基体以及至少一个设置于聚合物基体中的碳纳米管束,所述至少一个碳纳米管束的一端与第一导电图形电连接,另一端与第二导电图形电连接,其特征在于,所述电路板还包括与所述至少一个碳纳米管束相对应的第一催化剂层,所述第一催化剂层形成于所述至少一个碳纳米管束与所述第一导电层之间,用于在所述第一导电层上催化生长所述至少一个碳纳米管束。
2.如权利要求1所述的电路板,其特征在于,所述第一复合材料层具有相对的第一表面和第二表面,所述第一表面与第一导电层接触,所述第二表面与第二导电层接触,所述至少一个碳纳米管束自第一表面或自靠近第一表面处向第二表面延伸,所述至少一个碳纳米管束的延伸方向与第二表面的夹角在80度至100度之间。
3.如权利要求2所述的电路板,其特征在于,所述至少一个碳纳米管束的延伸长度在20微米至2毫米之间。
4.如权利要求2所述的电路板,其特征在于,所述至少一个碳纳米管束的延伸长度和第一催化剂层的厚度的加和等于第一表面和第二表面之间的距离。
5.如权利要求1所述的电路板,其特征在于,所述至少一个碳纳米管束包括多根平行排列的碳纳米管。
6.如权利要求1所述的电路板,其特征在于,所述至少一个碳纳米管束为多个碳纳米管束,所述多个碳纳米管束彼此绝缘地设置于聚合物基体中。
7.如权利要求1所述的电路板,其特征在于,所述电路板还包括第三导电层和第二复合材料层,所述第三导电层具有第三导电图形,所述第二复合材料层设置于第一导电层和第三导电层之间,所述第二复合材料层也包括聚合物基体以及至少一个设置于聚合物基体中的碳纳米管束,所述第二复合材料层的碳纳米管束的一端与第一导电图形电连接,另一端与第三导电图形电连接。
8.如权利要求7所述的电路板,其特征在于,所述电路板还包括第四导电层和第三复合材料层,所述第四导电层具有第四导电图形,所述第三复合材料层设置于第二导电层和第四导电层之间,所述第三复合材料层也包括聚合物基体以及至少一个设置于聚合物基体中的碳纳米管束,所述第三复合材料层的碳纳米管束的一端与第二导电图形电连接,另一端与第四导电图形电连接。
9.如权利要求8所述的电路板,其特征在于,所述电路板还包括第一催化剂层、第二催化剂层以及第三催化剂层,所述第一催化剂层与第一复合材料层的至少一个碳纳米管束相对应,形成于所述第一复合材料层的至少一个碳纳米管束与所述第一导电层之间,所述第二催化剂层与第二复合材料层的至少一个碳纳米管束相对应,形成于所述第二复合材料层的至少一个碳纳米管束与所述第三导电层之间,所述第三催化剂层与第三复合材料层的至少一个碳纳米管束相对应,形成于所述第三复合材料层的至少一个碳纳米管束与所述第四导电层之间。
CN2010103009480A 2010-01-30 2010-01-30 电路板 Active CN102143652B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2010103009480A CN102143652B (zh) 2010-01-30 2010-01-30 电路板
US12/795,839 US20110186339A1 (en) 2010-01-30 2010-06-08 Printed circuit board with carbon nanotube bundle

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010103009480A CN102143652B (zh) 2010-01-30 2010-01-30 电路板

Publications (2)

Publication Number Publication Date
CN102143652A CN102143652A (zh) 2011-08-03
CN102143652B true CN102143652B (zh) 2012-07-18

Family

ID=44340642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010103009480A Active CN102143652B (zh) 2010-01-30 2010-01-30 电路板

Country Status (2)

Country Link
US (1) US20110186339A1 (zh)
CN (1) CN102143652B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103298247A (zh) * 2012-02-24 2013-09-11 宏恒胜电子科技(淮安)有限公司 电路板及其制作方法
DE102017107708A1 (de) * 2017-04-10 2018-10-11 Prüftechnik Dieter Busch AG Differenzsonde, Prüfvorrichtung und Herstellungsverfahren
CN109294233B (zh) * 2018-09-25 2021-03-19 重庆大学 一种纳米导电纤维/高分子复合材料应变传感器
EP4255131A1 (en) * 2022-03-31 2023-10-04 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method for producing a component carrier
EP4255132A1 (en) * 2022-03-31 2023-10-04 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101400218A (zh) * 2007-09-28 2009-04-01 三星电机株式会社 印刷电路板的多个层的互连方法
CN101686609A (zh) * 2008-09-25 2010-03-31 富葵精密组件(深圳)有限公司 电路板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441751B1 (ko) * 2001-12-28 2004-07-27 한국전자통신연구원 전계 방출 소자의 제조 방법
US6933222B2 (en) * 2003-01-02 2005-08-23 Intel Corporation Microcircuit fabrication and interconnection
US20040152240A1 (en) * 2003-01-24 2004-08-05 Carlos Dangelo Method and apparatus for the use of self-assembled nanowires for the removal of heat from integrated circuits
US7112472B2 (en) * 2003-06-25 2006-09-26 Intel Corporation Methods of fabricating a composite carbon nanotube thermal interface device
CN100539041C (zh) * 2004-10-22 2009-09-09 富士通微电子株式会社 半导体器件及其制造方法
TWI420628B (zh) * 2005-03-28 2013-12-21 奈米碳管結合墊結構及其方法
KR100791948B1 (ko) * 2006-09-27 2008-01-04 삼성전자주식회사 탄소나노튜브 배선 형성방법 및 이를 이용한 반도체 소자의배선 형성방법
JP4364253B2 (ja) * 2007-04-05 2009-11-11 株式会社東芝 配線、電子装置及び電子装置の製造方法
KR20100101886A (ko) * 2009-03-10 2010-09-20 삼성전기주식회사 Cnt를 포함하는 회로층 구조 및 cnt를 포함하는 회로층의 제조방법
US20100252317A1 (en) * 2009-04-03 2010-10-07 Formfactor, Inc. Carbon nanotube contact structures for use with semiconductor dies and other electronic devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101400218A (zh) * 2007-09-28 2009-04-01 三星电机株式会社 印刷电路板的多个层的互连方法
CN101686609A (zh) * 2008-09-25 2010-03-31 富葵精密组件(深圳)有限公司 电路板

Also Published As

Publication number Publication date
US20110186339A1 (en) 2011-08-04
CN102143652A (zh) 2011-08-03

Similar Documents

Publication Publication Date Title
CN101668383B (zh) 电路板以及电路板封装结构
CN101662894B (zh) 封装基板以及封装结构
CN102143652B (zh) 电路板
CN101578009B (zh) 电路板基膜、电路板基板及电路板
EP1810332B1 (en) Nanotube-based circuit connection approach
CN101360387B (zh) 柔性电路板基膜、柔性电路板基板及柔性电路板
CN101790788A (zh) 多元件封装中的互连
CN104145536B (zh) 立体层叠布线基板
US11394094B2 (en) Waveguide connector having a curved array of waveguides configured to connect a package to excitation elements
JP7178480B2 (ja) 誘導素子を製造するための方法及び誘導素子
KR101001816B1 (ko) 하이브리드 집적 회로 장치와 그 제조 방법
CN103400810A (zh) 半导体芯片的层叠封装结构及其制造方法
US20090133917A1 (en) Multilayered Circuit Board for Connection to Bumps
CN103402303A (zh) 柔性线路板及其制作方法
CN101252806A (zh) 配线电路基板
JP2000151041A (ja) プリント配線板
CN101686609B (zh) 电路板
CN107635349A (zh) 电路板及终端设备
CN202434236U (zh) 挠性平型线缆
CN102300401A (zh) 实现多信号传输的通孔结构及其制造方法
TWI376996B (en) Printed circuit board and packaging structure having the same
WO2003053117A1 (en) Layered circuit boards and methods of production thereof
CN108922661A (zh) 多端连接ffc的制作工艺及其结构
US20170359896A1 (en) Apparatus and method for configuring a vertical interconnection access and a pad on a 3d printed circuit utilizing a pin
EP1528642A3 (en) Production method of anisotropic conductive film

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 223005 Foxconn Road, Huaian Economic Development Zone, Jiangsu, No. 168

Applicant after: Wang Heng Sheng Electronic Technology (Huaian) Co. Ltd.

Co-applicant after: Zhending Technology Co., Ltd.

Address before: 223005 Foxconn Road, Huaian Economic Development Zone, Jiangsu, No. 168

Applicant before: Wang Heng Sheng Electronic Technology (Huaian) Co. Ltd.

Co-applicant before: Honsentech Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170713

Address after: No. 168, Foxconn Road, Huaian Economic Development Zone, Jiangsu, China

Co-patentee after: Peng Ding Polytron Technologies Inc

Patentee after: Wang Heng Sheng Electronic Technology (Huaian) Co. Ltd.

Address before: 223005 Foxconn Road, Huaian Economic Development Zone, Jiangsu, No. 168

Co-patentee before: Zhending Technology Co., Ltd.

Patentee before: Wang Heng Sheng Electronic Technology (Huaian) Co. Ltd.