CN109449138B - 一种差分多比特硅通孔结构及其制备方法 - Google Patents

一种差分多比特硅通孔结构及其制备方法 Download PDF

Info

Publication number
CN109449138B
CN109449138B CN201811139696.0A CN201811139696A CN109449138B CN 109449138 B CN109449138 B CN 109449138B CN 201811139696 A CN201811139696 A CN 201811139696A CN 109449138 B CN109449138 B CN 109449138B
Authority
CN
China
Prior art keywords
reference line
carbon nanotube
dielectric layer
metal
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811139696.0A
Other languages
English (en)
Other versions
CN109449138A (zh
Inventor
赵文生
胡庆豪
傅楷
王高峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN201811139696.0A priority Critical patent/CN109449138B/zh
Publication of CN109449138A publication Critical patent/CN109449138A/zh
Application granted granted Critical
Publication of CN109449138B publication Critical patent/CN109449138B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种差分多比特硅通孔结构及其制备方法，包括硅衬底、第一介质层、第一参考线、第二介质层、碳纳米管束、第三介质层、第二参考线、第一金属焊盘、第二金属焊盘、第三金属焊盘和第四金属焊盘。本发明将碳纳米管作为传输通道，并在碳纳米管两端设置四个金属焊盘，组成两个信号传输通道，分别传输正信号和负信号，在不增加额外芯片面积下使得层与层之间的I/O口数量变为两倍；正信号和负信号的差分结构设计可有效抑制共模噪声和电磁干扰，提高高速信号的传输质量；显著缩小了差分传输结构的尺寸并且减少了其占用面积，有效提高了芯片面积的利用率。

Description

一种差分多比特硅通孔结构及其制备方法
技术领域
本发明属于三维集成技术领域，涉及一种差分多比特硅通孔结构及其制备方法。
背景技术
三维集成电路是一种新型封装形式的半导体集成电路，具有封装尺寸小、互联效率高、芯片的功率损耗小以及成本低的优点，解决了传统集成电路发展带来的芯片尺寸问题，实现了性能的改进。通过硅通孔技术，多层芯片实现了垂直互联，因此三维集成电路可以在很小的占用空间中集成大量的功能，尤其是大大缩短通过设备的电路径，实现了更快的操作。
差分信号在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计。学术研究者们已经成功的对地-信号-信号-地结构差分硅通孔形式建立了等效电路模型，提高了高速信号的传输质量，有效抑制了外界的电磁干扰。但现有的地-信号-信号-地结构差分硅通孔需要用两个硅通孔来传输差分信号，存在占用芯片面积大的缺点。
碳纳米管是一种管状的碳分子，按照管子的层数不同可分为单壁碳纳米管和多壁碳纳米管。碳纳米管的分子结构使其具有独特的性质，具体表现为：在力学性质上拥有良好的柔韧性；在电学性质上具有良好的导电性，其纵向电导率通常比铜大3-4个数量级；在热学性质上具有良好的传热性能，掺杂碳纳米管的材料的热导率将会有很大的改善。
此外，碳纳米管的电导率具有各向异性，其纵向电导率通常比横向电导率大7-8个数量级，即在碳纳米管构成的硅通孔中电流一般不会横向传输。因此，若将碳纳米管和差分结构特性同时与硅通孔技术结合，可以将现有差分传输结构的尺寸缩小，提高芯片面积的利用率，必然会给三维集成电路带来重大改进。
发明内容
本发明的目的是针对现有技术的不足，提出一种差分多比特硅通孔结构及其制作方法。
本发明采用的技术方案如下：
本发明一种差分多比特硅通孔结构，包括硅衬底、第一介质层、第一参考线、第二介质层、碳纳米管束、第三介质层、第二参考线、第一金属焊盘、第二金属焊盘、第三金属焊盘和第四金属焊盘；所述的硅衬底中设有间距设置且呈圆柱形的第一参考线和第二参考线；第一参考线外设置有圆筒状的第一介质层，第二参考线外设置有呈圆筒状的第三介质层；所述第一参考线和第二参考线的材质为铜；所述第一介质层和第三介质层的材质为氧化物。所述的硅衬底中还设有呈圆柱形的碳纳米管束，碳纳米管束的中心轴线与第一参考线和第二参考线的对称中心线同轴设置，碳纳米管束外设置有第二介质层；所述碳纳米管束的材质为碳纳米管，第二介质层的材质为苯并环丁烯；第二介质层与第一介质层和第三介质层的间距相等。第一参考线、第二参考线、第一介质层、第三介质层、碳纳米管束以及第二介质层的两端均开放设置；所述碳纳米管束的一端设有第一金属焊盘和第二金属焊盘，另一端设有第三金属焊盘和第四金属焊盘；第一金属焊盘和第二金属焊盘相向且间距设置，第三金属焊盘和第四金属焊盘相向且间距设置，且第一金属焊盘和第三金属焊盘在硅衬底两端的位置对应，第二金属焊盘和第四金属焊盘在硅衬底两端的位置对应。
所述四个金属焊盘的结构完全一致，均呈弓形。
所述的第一金属焊盘和第三金属焊盘之间传输正信号，第二金属焊盘和第四金属焊盘之间传输负信号，或者在第一金属焊盘和第三金属焊盘之间传输负信号，第二金属焊盘和第四金属焊盘之间传输正信号。
本发明一种差分多比特硅通孔结构的制备方法，包括以下步骤：
步骤一：通过反应离子刻蚀技术在硅衬底上刻蚀间距设置的两个圆柱凹槽，两个圆柱凹槽底端封闭；
步骤二：在两个圆柱凹槽的内表面采用次常压化学气相沉积技术制备第一介质层和第三介质层；
步骤三：在第一介质层和第三介质层内通过电化学沉积法制备第一参考线和第二参考线，并用化学机械抛光技术完成对两根参考线的顶端端面抛光；
步骤四：在第一参考线和第二参考线对称中心线处的硅衬底上采用反应离子刻蚀技术刻蚀一个圆柱凹槽，该圆柱凹槽的高度等于步骤一中圆柱凹槽的高度；
步骤五：在一块生长基底上，通过700℃下化学气相沉积生长出碳纳米管束；
步骤六：将碳纳米管束与步骤四所述的圆柱凹槽底端在200℃下接合，并分离生长基底；
步骤七：在碳纳米管束与步骤四得到的圆柱凹槽之间的空隙中涂上第二介质层，然后对碳纳米管束顶端端面进行表面抛光；
步骤八：在碳纳米管束抛光后的顶端端面通过化学气相沉积形成第一金属焊盘和第二金属焊盘；
步骤九：将硅衬底底面和顶面翻转，在底面依次通过粗研磨和精研磨将硅衬底减薄至两根参考线和碳纳米管束露出；
步骤十：在硅衬底底面通过湿法刻蚀去除表层的损伤层，并在硅衬底底面露出的碳纳米管束端面通过化学气相沉积形成第三金属焊盘和第四金属焊盘。
所述生长基底的材质为硅。
本发明具有的有益效果：
1、本发明利用碳纳米管的各向异性，即其纵向电导率比横向电导率大7个数量级，可以实现硅通孔的多比特信号传输，使得一个硅通孔可以传输多个独立信号；
2、本发明将碳纳米管作为传输通道，并在碳纳米管两端设置四个金属焊盘，组成两个信号传输通道，分别传输正信号和负信号，在不增加额外芯片面积下使得层与层之间的I/O口数量变为两倍；正信号和负信号的差分结构设计可有效抑制共模噪声和电磁干扰，提高高速信号的传输质量；
3、本发明可以减少三维集成电路差分传输结构中的硅通孔数量，显著缩小了差分传输结构的尺寸并且减少了其占用面积，有效提高了芯片面积的利用率；
4、本发明用碳纳米管束作为传输通道填充材料，具有优越的力学性能、电学性能和热学性能。
附图说明
图1为本发明一种屏蔽差分多比特硅通孔结构的侧视图；
图2为本发明一种屏蔽差分多比特硅通孔结构的俯视图；
图3为本发明中不加工金属焊盘时的碳纳米管束的俯视图；
图4为本发明中加工金属焊盘时的碳纳米管束的俯视图；
图5a和5b分别为反应离子刻蚀间距设置的两个圆柱凹槽的侧视图和俯视图；
图6a和6b分别为次常压化学气相沉积制备第一介质层和第三介质层的侧视图和俯视图；
图7a和7b分别为电化学沉积制备第一参考线和第二参考线的侧视图和俯视图；
图8a和8b分别为反应离子刻蚀中心圆柱凹槽的侧视图和俯视图；
图9a和9b分别为化学气相沉积生长碳纳米管束的侧视图和俯视图；
图10a和10b分别为碳纳米管束和中心圆柱凹槽底端接合的侧视图和俯视图；
图11a和11b分别为碳纳米管束和中心圆柱凹槽接合后的空隙涂上第二介质层的侧视图和俯视图；
图12a和12b分别为化学气相沉积在碳纳米管束抛光后的顶端端面形成第一金属焊盘和第二金属焊盘的侧视图和俯视图；
图13a和13b分别为硅衬底底面粗研磨和精研磨后两根参考线和碳纳米管束露出的侧视图和俯视图；
图14a和14b分别为化学气相沉积在硅衬底底面露出的碳纳米管束端面形成第三金属焊盘和第四金属焊盘的侧视图和俯视图；
所有图中标记如下：100-第一介质层；101-第一参考线；102-第二介质层；103-碳纳米管束；104-第三介质层；105-第二参考线；106-第一金属焊盘；107-第二金属焊盘；108-第三金属焊盘；109-第四金属焊盘；110-硅衬底。
具体实施方式
以下结合附图对本发明作进一步说明。
如图1、图2、图3、图4所示，一种差分多比特硅通孔结构，包括硅衬底、第一介质层、第一参考线、第二介质层、碳纳米管束、第三介质层、第二参考线、第一金属焊盘、第二金属焊盘、第三金属焊盘和第四金属焊盘；硅衬底110中设有间距设置且呈圆柱形的第一参考线101和第二参考线105；第一参考线101外设置有圆筒状的第一介质层100，第二参考线105外设置有呈圆筒状的第三介质层104；第一参考线101和第二参考线105的材质为铜，作为电流的返回路径；第一介质层100和第三介质层104的材质为氧化物，用于隔离直流泄漏。硅衬底中还设有呈圆柱形的碳纳米管束103，碳纳米管束的中心轴线与第一参考线101和第二参考线105的对称中心线同轴设置，碳纳米管束103外设置有第二介质层102；碳纳米管束103的材质为碳纳米管，用于传输电流，第二介质层102的材质为苯并环丁烯，用于隔离直流泄漏；第二介质层102与第一介质层100和第三介质层104的间距相等。第一参考线101、第二参考线105、第一介质层100、第三介质层104、碳纳米管束103以及第二介质层102的两端均开放设置；碳纳米管束103的一端设有第一金属焊盘106和第二金属焊盘107，另一端设有第三金属焊盘108和第四金属焊盘109；四个金属焊盘的结构完全一致，均呈弓形；第一金属焊盘106和第二金属焊盘107相向且间距设置，第三金属焊盘108和第四金属焊盘109相向且间距设置，且第一金属焊盘106和第三金属焊盘108在硅衬底110两端的位置对应，第二金属焊盘107和第四金属焊盘109在硅衬底110两端的位置对应。在第一金属焊盘106和第三金属焊盘108之间传输正信号，第二金属焊盘107和第四金属焊盘109之间传输负信号，或者在第一金属焊盘106和第三金属焊盘108之间传输负信号，第二金属焊盘107和第四金属焊盘109之间传输正信号，从而实现了差分信号传输。
一种差分多比特硅通孔结构的制备方法包括以下步骤：
步骤一：通过反应离子刻蚀技术在硅衬底110上刻蚀间距设置的两个圆柱凹槽，两个圆柱凹槽底端封闭，如图5a和图5b所示；
步骤二：在两个圆柱凹槽的内表面采用次常压化学气相沉积技术制备第一介质层100和第三介质层104，如图6a和图6b所示；
步骤三：在第一介质层100和第三介质层104内通过电化学沉积法制备第一参考线101和第二参考线105，并用化学机械抛光技术完成对两根参考线的顶端端面抛光，如图7a和图7b所示；
步骤四：在第一参考线101和第二参考线105对称中心线处的硅衬底110上采用反应离子刻蚀技术刻蚀一个圆柱凹槽，该圆柱凹槽的高度等于步骤一中圆柱凹槽的高度，如图8a和图8b所示；
步骤五：在一块生长基底上，通过700℃下化学气相沉积生长出碳纳米管束103，如图9a和图9b所示，本实施例中生长基底的材质为硅，相当于另外一块硅衬底110；
步骤六：将碳纳米管束103与步骤四所述的圆柱凹槽底端在200℃下接合，并分离生长基底，如图10a和图10b所示；
步骤七：在碳纳米管束103与步骤四得到的圆柱凹槽之间的空隙中涂上第二介质层102，然后对碳纳米管束103顶端端面进行表面抛光，如图11a和图11b所示；
步骤八：在碳纳米管束103抛光后的顶端端面通过化学气相沉积形成第一金属焊盘106和第二金属焊盘107，如图12a和图12b所示；
步骤九：将硅衬底110底面和顶面翻转，在底面依次通过粗研磨和精研磨将硅衬底减薄至两根参考线和碳纳米管束103露出，如图13a和图13b所示；
步骤十：在硅衬底底面通过湿法刻蚀去除表层的损伤层，并在硅衬底底面露出的碳纳米管束103端面通过化学气相沉积形成第三金属焊盘108和第四金属焊盘109，如图14a和图14b所示。

Claims (4)

1.一种差分多比特硅通孔结构，包括硅衬底、第一介质层、第一参考线、第三介质层和第二参考线；所述的硅衬底中设有间距设置且呈圆柱形的第一参考线和第二参考线；第一参考线外设置有圆筒状的第一介质层，第二参考线外设置有呈圆筒状的第三介质层；其特征在于：所述第一参考线和第二参考线的材质为铜；所述第一介质层和第三介质层的材质为氧化物；所述的硅衬底中还设有呈圆柱形的碳纳米管束，碳纳米管束的中心轴线与第一参考线和第二参考线的对称中心线同轴设置，碳纳米管束外设置有第二介质层；所述碳纳米管束的材质为碳纳米管，第二介质层的材质为苯并环丁烯；第二介质层与第一介质层和第三介质层的间距相等；第一参考线、第二参考线、第一介质层、第三介质层、碳纳米管束以及第二介质层的两端均开放设置；所述碳纳米管束的一端设有第一金属焊盘和第二金属焊盘，另一端设有第三金属焊盘和第四金属焊盘；第一金属焊盘和第二金属焊盘相向且间距设置，第三金属焊盘和第四金属焊盘相向且间距设置，且第一金属焊盘和第三金属焊盘在硅衬底两端的位置对应，第二金属焊盘和第四金属焊盘在硅衬底两端的位置对应；所述的第一金属焊盘和第三金属焊盘之间传输正信号，第二金属焊盘和第四金属焊盘之间传输负信号，或者在第一金属焊盘和第三金属焊盘之间传输负信号，第二金属焊盘和第四金属焊盘之间传输正信号。
2.根据权利要求1所述的一种差分多比特硅通孔结构，其特征在于：所述第一金属焊盘、第二金属焊盘、第三金属焊盘和第四金属焊盘的结构完全一致，均呈弓形。
3.一种制备如权利要求1或2所述的差分多比特硅通孔结构的方法，其特征在于：该方法包括以下步骤：
步骤一：通过反应离子刻蚀技术在硅衬底上刻蚀间距设置的两个圆柱凹槽，两个圆柱凹槽底端封闭；
步骤二：在两个圆柱凹槽的内表面采用次常压化学气相沉积技术制备第一介质层和第三介质层；
步骤三：在第一介质层和第三介质层内通过电化学沉积法制备第一参考线和第二参考线，并用化学机械抛光技术完成对两根参考线的顶端端面抛光；
步骤四：在第一参考线和第二参考线对称中心线处的硅衬底上采用反应离子刻蚀技术刻蚀一个圆柱凹槽，该圆柱凹槽的高度等于步骤一中圆柱凹槽的高度；
步骤五：在一块生长基底上，通过700℃下化学气相沉积生长出碳纳米管束；
步骤六：将碳纳米管束与步骤四所述的圆柱凹槽底端在200℃下接合，并分离生长基底；
步骤七：在碳纳米管束与步骤四得到的圆柱凹槽之间的空隙中涂上第二介质层，然后对碳纳米管束顶端端面进行表面抛光；
步骤八：在碳纳米管束抛光后的顶端端面通过化学气相沉积形成第一金属焊盘和第二金属焊盘；
步骤九：将硅衬底底面和顶面翻转，在底面依次通过粗研磨和精研磨将硅衬底减薄至两根参考线和碳纳米管束露出；
步骤十：在硅衬底底面通过湿法刻蚀去除表层的损伤层，并在硅衬底底面露出的碳纳米管束端面通过化学气相沉积形成第三金属焊盘和第四金属焊盘。
4.根据权利要求3所述的方法，其特征在于：所述生长基底的材质为硅。
CN201811139696.0A 2018-09-28 2018-09-28 一种差分多比特硅通孔结构及其制备方法 Active CN109449138B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811139696.0A CN109449138B (zh) 2018-09-28 2018-09-28 一种差分多比特硅通孔结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811139696.0A CN109449138B (zh) 2018-09-28 2018-09-28 一种差分多比特硅通孔结构及其制备方法

Publications (2)

Publication Number Publication Date
CN109449138A CN109449138A (zh) 2019-03-08
CN109449138B true CN109449138B (zh) 2022-09-02

Family

ID=65544612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811139696.0A Active CN109449138B (zh) 2018-09-28 2018-09-28 一种差分多比特硅通孔结构及其制备方法

Country Status (1)

Country Link
CN (1) CN109449138B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244066B (zh) * 2019-08-09 2021-12-07 杭州电子科技大学 便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
CN112652574B (zh) * 2020-12-16 2024-02-09 西安电子科技大学 一种基于碳纳米管的三位tsv及其参数提取方法
CN116435274A (zh) * 2023-06-15 2023-07-14 广东技术师范大学 一种集成硅通孔和微流道的三维集成电路结构及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1917958A (zh) * 2004-02-27 2007-02-21 住友电气工业株式会社 催化剂结构体和用其制备碳纳米管的方法
CN105810663A (zh) * 2016-05-06 2016-07-27 西安电子科技大学 一种屏蔽差分硅通孔结构及制作方法
WO2017217914A1 (en) * 2016-06-13 2017-12-21 Sht Smart High-Tech Ab Method for manufacturing interconnects
CN108538811A (zh) * 2018-03-20 2018-09-14 杭州电子科技大学 运用硅通孔的低阻止区差分传输结构及其层间互连结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040152240A1 (en) * 2003-01-24 2004-08-05 Carlos Dangelo Method and apparatus for the use of self-assembled nanowires for the removal of heat from integrated circuits
US8227708B2 (en) * 2009-12-14 2012-07-24 Qualcomm Incorporated Via structure integrated in electronic substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1917958A (zh) * 2004-02-27 2007-02-21 住友电气工业株式会社 催化剂结构体和用其制备碳纳米管的方法
CN105810663A (zh) * 2016-05-06 2016-07-27 西安电子科技大学 一种屏蔽差分硅通孔结构及制作方法
WO2017217914A1 (en) * 2016-06-13 2017-12-21 Sht Smart High-Tech Ab Method for manufacturing interconnects
CN108538811A (zh) * 2018-03-20 2018-09-14 杭州电子科技大学 运用硅通孔的低阻止区差分传输结构及其层间互连结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
新型同轴型混合碳纳米管填充的硅通孔;王兴君，史凌峰;《半导体技术》;20150403;第40卷(第4期);294-301 *

Also Published As

Publication number Publication date
CN109449138A (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
CN109449138B (zh) 一种差分多比特硅通孔结构及其制备方法
CN109411433B (zh) 一种屏蔽差分多比特硅通孔结构及其制备方法
US7985620B2 (en) Method of fabricating via first plus via last IC interconnect
CN107644837B (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
CN105810663B (zh) 一种屏蔽差分硅通孔结构及制作方法
KR101110804B1 (ko) 배선 구조체의 형성 방법
CN103650136B (zh) 具有电源电压的稳定化结构的三维集成电路及其制造方法
CN107644838B (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
CN102157442B (zh) 一种形成微电子芯片间互连的方法
CN111834306A (zh) 半导体装置和包括该半导体装置的电子设备
CN111244066B (zh) 便于工艺生产且节省芯片面积的差分硅通孔结构及其工艺
CN110400781B (zh) 基于玻璃衬底的三维集成封装转接板及其制作方法
CN107946238A (zh) 一种金属互连结构的制备工艺
CN103077921B (zh) 互连线结构及互连线结构的形成方法
CN105097575B (zh) 碳纳米管三维互连的形成方法
CN107644841B (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
CN109309484B (zh) 针对差分硅通孔传输通道的无源均衡器及其设计方法
CN103199086A (zh) 具有带屏蔽功能的微流道结构的硅基转接板及其制作方法
CN105826279B (zh) 半导体结构及其形成方法
CN103378060A (zh) 硅通孔及其填充方法
CN105702663A (zh) 一种基于石墨烯的集成电路中的屏蔽层结构
JP2016512397A (ja) 多層コア有機パッケージ基板
CN105336727B (zh) 一种苯环型基板通孔传输结构及基板通孔垂直传输结构
CN112194095A (zh) 一种基于硅基mems技术的小型化射频同轴结构及制造方法
CN102339790A (zh) 半导体器件制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant