CN103928392A - 局部互连结构的制作方法 - Google Patents

局部互连结构的制作方法 Download PDF

Info

Publication number
CN103928392A
CN103928392A CN201310009755.3A CN201310009755A CN103928392A CN 103928392 A CN103928392 A CN 103928392A CN 201310009755 A CN201310009755 A CN 201310009755A CN 103928392 A CN103928392 A CN 103928392A
Authority
CN
China
Prior art keywords
rete
side wall
patterned
local interlinkage
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310009755.3A
Other languages
English (en)
Other versions
CN103928392B (zh
Inventor
王冬江
黄敬勇
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310009755.3A priority Critical patent/CN103928392B/zh
Priority to US14/141,035 priority patent/US9111942B2/en
Publication of CN103928392A publication Critical patent/CN103928392A/zh
Application granted granted Critical
Publication of CN103928392B publication Critical patent/CN103928392B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种局部互连结构的制作方法，包括：提供半导体衬底，在所述半导体衬底上形成介质层；在所述介质层上形成图形化的第一膜层，定义局部互连结构围成的区域；在所述第一膜层周围形成侧墙；图形化所述侧墙，定义局部互连结构的位置；形成第二膜层，覆盖所述介质层且与侧墙顶面齐平；去除图形化后的侧墙，形成第一开口；形成第一开口后，刻蚀介质层至半导体衬底，在所述介质层中形成第二开口；在所述第二开口内填充导电材料，形成局部互连结构。采用本发明的方法可以形成变形较小的局部互连结构，以提高后续半导体器件的性能。

Description

局部互连结构的制作方法
技术领域
本发明涉及半导体制造领域，特别涉及一种局部互连结构的制作方法。
背景技术
随着半导体器件关键尺寸的减小，半导体工艺的工艺节点(二分之一孔距)比较小时，在193nm水沉浸式光刻条件下利用掩膜板形成图形化的掩膜层的工艺遇到了物理限制，相邻的图形孔距过小，由于光学邻近效应，会出现相邻图形发生粘连等现象。利用双重图形化(Double Pattening)方法可以解决以上所述的问题，双重图形化方法的核心思想是将需要形成的图形分割成两种图形，分别为第一图形和第二图形，第一图形和第二图形的关键尺寸分别为需要形成的图形的两倍，通过这样双重图形化的方法避免出现相邻图形孔距过小而导致的光学邻近效应。
在公开号为US2010062380A1(公开日：2010年3月11日)的美国专利文献中还能发现更多的关于双重图形化方法的信息。
现有技术中，局部互连结构的具体形成工艺如下：参考图1至图2，在形成有半导体元件的衬底上形成第一介质层101，其中，第一介质层101中形成接触插栓102，接触插栓102形成在源极、漏极和栅极105上。接着在第一介质层101表面形成铝层，采用双重图形化方法刻蚀铝层形成“L”形的局部互连结构104，该“L”形局部互连结构104一端与源极或漏极上的接触插栓相连102，另一端与栅极105上的接触插栓电连接。其中，采用双重图形化的方法形成“L”形互连结构104时，是将“L”形图形分割成两条相互垂直并且端点相交的线段图形，分别为以每条线段图形为掩膜刻蚀铝层，形成“L”形局部互连结构104。
但是，随着半导体器件关键尺寸的继续减小，双重图形化(DoublePattening)的方法也会出现光学邻近效应，同样会出现相邻图形发生粘连等现象，使得“L”形局部互连结构104变形较大，后续形成的局部互连结构的图形也不精确。例如，后续在不该有局部互连结构之处形成局部互连结构，从而使得形成的半导体器件产生漏电流。更为严重的是，如果形成的“L”形局部互连结构处于断裂状态，使得半导体器件无法工作。
发明内容
本发明解决的问题是现有形成局部互连结构的方法会影响器件的性能。
为解决上述问题，本发明提供一种局部互连结构的形成方法，包括：
提供半导体衬底，在所述半导体衬底上形成介质层；
在所述介质层上形成图形化的第一膜层，定义局部互连结构围成的区域；
在所述第一膜层周围形成侧墙；
图形化所述侧墙，定义局部互连结构的位置；
形成第二膜层，覆盖所述介质层且与侧墙顶面齐平；
去除图形化后的侧墙，形成第一开口；
形成第一开口后，刻蚀介质层至半导体衬底，在所述介质层中形成第二开口；
在所述第二开口内填充导电材料，形成局部互连结构。
可选的，形成侧墙后，图形化侧墙前，还包括：去除图形化的第一膜层；
形成第二开口后，填充导电材料之前，还包括去除所述第二膜层。
可选的，形成第二开口后，填充导电材料之前，还包括去除所述第一膜层、第二膜层。
可选的，在所述介质层上形成图形化的第一膜层的方法包括：
在所述介质层上形成第一膜层，在所述第一膜层上形成图形化的第一掩膜层，定义局部互连结构围成的区域，以所述图形化的第一掩膜层为掩膜刻蚀所述第一膜层，形成图形化的第一膜层；
刻蚀所述第一膜层后，去除所述图形化的第一掩膜层。
可选的，当局部互连结构的形状为两条线段的端点相交组成的角状图形时或为一条线段图形时，所述局部互连结构围成的区域为三角形、方形或多边形。
可选的，当局部互连结构的形状为“L”形时，所述局部互连结构围成的区域为方形。
可选的，当局部互连结构的形状为弧形时，所述局部互连结构围成的区域为圆形或半圆形。
可选的，所述在第一膜层周围形成侧墙包括：
在所述介质层和第一膜层表面形成侧墙材料层；
对所述侧墙材料层进行回刻，形成侧墙；
形成第二膜层后，利用化学机械抛光去除部分厚度的第二膜层和部分厚度的侧墙，使得侧墙上下宽度相等。
可选的，所述在第一膜层周围形成侧墙包括：
在所述介质层和第一膜层表面形成侧墙材料层；
对所述侧墙材料层进行化学机械抛光，使侧墙材料层的顶面与第一膜层的顶面相平；
化学机械抛光后，在所述第一膜层和侧墙材料层的表面形成图形化的第二掩膜层，定义侧墙的形成位置；
以所述图形化的第二掩膜层为掩膜，对化学机械抛光后的侧墙材料层进行刻蚀，形成侧墙；
去除所述刻蚀后的图形化的第二掩膜层；
可选的，图形化所述侧墙的方法为：
在所述侧墙上形成图形化的第三掩膜层，定义局部互连结构的位置；
以所述图形化的第三掩膜层为掩膜，刻蚀所述侧墙；
刻蚀所述侧墙后，去除所述图形化的第三掩膜层。
可选的，所述第一膜层的材料与所述侧墙的材料的刻蚀选择比大于等于10∶1。
可选的，所述第一膜层的材料为氧化硅、氮化硅、氮氧化硅、多晶硅或非晶碳。
可选的，图形化的第一膜层为光刻胶。
可选的，所述侧墙的材料为氧化硅、氮化硅、氮氧化硅、氮化硼、氮化钽、氮化铪、多晶硅或非晶碳。
可选的，所述侧墙材料与所述第二膜层材料的刻蚀选择比大于等于5∶1。
可选的，所述第二膜层的材料为非晶碳、光刻胶、底部抗反射涂层、有机绝缘涂层、有机图形涂层或零摩擦碳涂层、氮化硅、氧化硅或氮氧化硅。
可选的，形成第二膜层的方法包括：
在所述衬底上沉积第二膜层材料层；
去除高于图形化后的侧墙顶面的第二膜层材料层，形成第二膜层。
可选的，所述导电材料为铝、铜或钨。
与现有技术相比，本发明的实施例具有以下优点：
本发明根据局部互连结构的形状先定义了局部互连结构围成的图形，即，定义了第一膜层的图形，第一膜层的面积较大，在光刻形成第一膜层的过程中，发生光学邻近效应的几率很小，从而形成的第一膜层的形状变形很小，第一膜层的形状变形很小是形成精确度高的局部互连结构的前提。接着，在第一膜层周围形成侧墙，然后对侧墙进行图形化，图形化的侧墙定义了局部互连结构的位置。在图形化侧墙的过程中，侧墙已将需要形成的局部互连结构的关键位置形成，即使有光学邻近效应的影响，也不会影响图形化侧墙的整体形状和位置，使得图形化侧墙的变形较小，后续形成的局部互连结构的形状和位置也相对于现有技术准确，进而可以提高器件的性能。
附图说明
图1是现有技术中局部互连结构的立体结构示意图；
图2是现有技术中局部互连结构的俯视示意图；
图3是本发明局部互连结构的形成方法的流程示意图；
图4是本发明具体实施例形成的局部互连结构的俯视示意图；
图5是本发明的第一实施例的形成图形化后的第一膜层时的俯视示意图；
图6A～13A是本发明具体实施例局部互连结构的形成方法的俯面结构示意图；
图6B～13B是图6A～13A沿AA方向的剖面结构示意图；
图14是本发明第二实施例的形成图形化后的第一膜层时的俯视示意图；
图15是本发明第三实施例的形成图形化后的第二膜层时的俯视示意图。
具体实施方式
下面结合附图，通过具体实施例，对本发明的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明的可实施方式的一部分，而不是其全部。根据这些实施例，本领域的普通技术人员在无需创造性劳动的前提下可获得的所有其它实施方式，都属于本发明的保护范围。
图3是本发明的局部互连结构的形成方法的流程示意图。图4是本发明需要形成的局部互连结构的俯视示意图。图5是本发明的第一实施例的形成第一膜层时的俯视示意图。图6A～13A是本发明的局部互连结构的形成方法的俯面结构示意图。图6B～13B是图6A～13A沿AA方向的剖面结构示意图。
下面以形成L形互连结构为例详述本发明具体实施例，参考图4该L形互连结构305将源极的接触插栓303和栅极上的接触插栓307进行电性连接，L形互连结构306将漏极上的接触插栓304和栅极上的接触插栓308进行电性连接。具体的形成该L形互连结构的方法为：
首先参考图4、图5、图6A和图6B，执行图3中的步骤S11，提供半导体衬底200，在所述半导体衬底200上形成介质层201。
所述半导体衬底200可以是单晶硅(monocrystalline)衬底，也可以是绝缘体上硅(silicon on insulator)衬底。当然，它也可以是本领域技术人员所熟知的其它衬底材料。其中，半导体衬底200上可以形成有半导体元件，如晶体管(transistor)、电容器(capacitor)、整流器(rectifier)等。
在半导体衬底200上形成介质层201。本实施例中，形成介质层201的工艺可为化学气相沉积(CVD)、物理气相沉积(PVD)等；所述介电层201的材质可为低k介电材料，如SiO2、SiOF、SiCOH、SiO、SiCO或者SiCON等，还可以为超低k介电材料，如黑钻石等。
结合参考图4和图5，本实施例中，衬底上形成有晶体管，介质层中形成有源极、漏极的接触插栓303、304和栅极上的接触插栓307、308(在图4中用虚线表示)。
接着，结合参考图5、图6A和图6B，执行图3中的步骤S12，在所述介质层201上形成图形化的第一膜层202，定义局部互连结构围成的区域。
其中，局部互连结构围成的区域根据后续形成的局部互连结构的形状而定义。本实施例中，需要形成的局部互连结构的形状为“L”形，所述局部互连结构围成的区域为方形。具体为，请参考图4，需要将源极上的接触插栓303与栅极上的接触插栓307连接的局部互连结构的形状为“L”形，将漏极上的接触插栓304与栅极上的接触插栓308连接的局部互连结构的形状也为“L”形时，则，参考图5，局部互连结构围成的区域可以为两个正“L”形和两个倒“L”形围成的长方形，将源极上的接触插栓303与栅极上的接触插栓307连接、将漏极上的接触插栓304与栅极上的接触插栓308连接。
具体工艺为：参考图6A和图6B，在介质层201上形成第一膜层202的材料层，在所述第一膜层202的材料层上形成图形化的第一掩膜层(图未示)，定义局部互连结构围成的区域，以所述图形化的第一掩膜层为掩膜刻蚀所述第一膜层202的材料层，形成第一膜层202。其中，第一膜层202的形状为方形，该方形包括正方形或长方形。本实施例为长方形，为局部互连结构围成的区域(参考图5)。其中，第一膜层202的材料为氧化硅、氮化硅、氮氧化硅、多晶硅、非晶碳，形成方法为沉积。
图形化的第一膜层也可以为光刻胶，当第一膜层为光刻胶时，对光刻胶进行曝光、显影既可以形成图形化到第一膜层，无需在第一膜层上形成图形化的第一掩膜层。
形成第一膜层202后，去除图形化的第一掩膜层。
结合参考图7A、7B，执行图3中的步骤S12，在所述第一膜层202周围形成侧墙206。具体方法为：
形成图形化的第一膜层202后，在介质层201和第一膜层202表面形成侧墙材料层(图未示)，对侧墙材料层进行回刻形成侧墙206。由于侧墙206形成在图形化后的第一膜层的周围，因此侧墙206的形状与图形化的第一膜层202的轮廓相同。需要说明的是，该步骤中形成的侧墙206需要在之后形成第二膜层后，对第二膜层和该侧墙206进行化学机械抛光，以形成上下宽度相等的侧墙。
所述第一膜层的材料与所述侧墙的材料的刻蚀选择比大于等于10∶1。第一膜层的材料之所以与所述侧墙的材料的刻蚀选择比大于等于10∶1，是因为，后续在去除第一膜层202的步骤中，侧墙可以尽量保持完好无损。侧墙206的材料可以为氧化硅、氮化硅、氮氧化硅、氮化硼、氮化钽、氮化铪、多晶硅或非晶碳。例如，当第一膜层202的材料为光刻胶时，侧墙206的材料为氮化硅、氮氧化硅、氮化硼、氮化钽、氮化铪或多晶硅；当第一膜层202的材料为氧化硅时，侧墙206的材料可以为氮化硅；当第一膜层202的材料为氮化硅时，侧墙206的材料可以为氧化硅。
侧墙206可以为单层结构也可以为叠层结构。本实施例为单层结构。
结合参考图8A和图8B，本实施例中，形成侧墙206之后，去除所述第一膜层202。其中，去除第一膜层202的方法为湿法腐蚀。去除第一膜层202后，侧墙206的形状为为长方形框。
接着，参考图9A和9B，执行图3中的步骤S14，图形化所述侧墙206，定义局部互连结构的位置。
具体步骤为：在所述侧墙206上形成图形化的掩膜层(图未示)，以定义局部互连结构的位置；然后，以所述图形化的掩膜层为掩膜，刻蚀侧墙206，形成图形化的侧墙后，去除图形化的掩膜层。
本实施例，将侧墙206进行干法刻蚀处理，形成“L”形状的侧墙，“L”形状的方向、大小可以根据具体的工艺来控制。其中，参考图9A和图4，本实施例中的“L”形状为侧墙的左上拐角和右上拐角的“L”形状，也为本实施例的的局部互连金属结构的形状。
现有技术中，“L”形局部互连结构的形成方法为：采用光刻的方法刻蚀铝层，形成“L”形局部互连结构。但是，“L”形局部互连结构的特征尺寸非常小，在光刻的过程中会发生衍射等光学邻近效应，使得光刻后形成的“L”形局部互连结构变形较大。从而使得“L”形局部互连结构的位置和形状不准确。本发明是先定义了后续“L”形局部互连结构围成的图形，即，长方形的第一膜层202，第一膜层202的面积较大，在光刻形成第一膜层202的过程中，发生光学邻近效应的几率很小，从而形成的第一膜层202的形状变形很小。接着在第一膜层202周围形成侧墙206，去除第一膜层202后，侧墙206为长方形框，其四个拐角处为“L”形。图形化侧墙206，是将侧墙206的其中的左上拐角和右上拐角留下，其余拐角都去除的过程，在图形化侧墙206的过程中，即使有光学邻近效应的影响，也不会影响侧墙拐角处“L”形的形状和位置，使得“L”形的变形较小，后续形成的局部互连结构的形状和位置也相对于现有技术准确。
接着，参考图10A和图10B，执行图3中的步骤S15，形成第二膜层207，覆盖所述介质层201且与侧墙206顶面齐平。此处的“齐平”并不是严格意义上的齐平，在第二膜层207为透明膜层时，允许第二膜层略高于侧墙206且覆盖侧墙206。
第二膜层207的具体形成工艺为：在所述衬底上沉积形成第二膜层207，然后采用化学机械抛光的方法，去除高于图形化后的所述侧墙206顶面的第二膜层207。
需要说明的是，本实施例中，是采用回刻的方法形成的侧墙206，所述侧墙为弧形侧墙，弧形侧墙的上部和下部宽度不一致，尤其是形成的弧形侧墙上部的宽度很小，因此，为了得到上下宽度一致的侧墙，在进行去除高于所述弧形侧墙顶面的第二膜层207的步骤之后，需要继续采用化学机械抛光的方法将弧形侧墙的上部和第二膜层207的顶部去除至形成上下宽度一致的侧墙。上下宽度一致的侧墙，有利于后续去除第二膜层中的该侧墙工艺的进行，并且在去除第二膜层207中的该侧墙工艺的过程中，不会在第二膜层207内部形成侧墙残留。需要说明的是，本发明中的所描述的上下宽度一致的侧墙，并不是指上下宽度完全一致，只要保证上下宽度大概一致，有利于侧墙的去除，不会形成侧墙残留即可。
本实施例中，第二膜层207的材料与侧墙206的材料的刻蚀选择比大于等于1∶5，以使后续去除第二膜层207中的侧墙206的过程中，第二膜层207几乎不被腐蚀。具体为，第二膜层207的材料可以为非晶碳、光刻胶、有机绝缘涂层(ODL)、底部抗反射涂层(BRAC)、有机图形涂层(OPL)或零摩擦碳涂层(NFC)、氮化硅、氧化硅或氮氧化硅。第二膜层207之所以选择上述材料，是因为上述材料形成的第二膜层的流动性好，形成的第二膜层底部和表面更加平整。而且在后续工艺步骤中，第二膜层207容易被去除。
接着，参考图11A和图11B，执行图3中的步骤S16，去除图形化后的侧墙206，形成第一开口208；
其中，去除图形化后的侧墙206的方法可以为干法刻蚀或湿法腐蚀。例如，可以在第二膜层的顶部形成图形化的掩膜层，以图形化的掩膜层为掩膜，对第二膜层内的侧墙进行干法刻蚀。属于本领域技术人员熟知技术，在此不再赘述。
此时，第二膜层207中第一开口208的图形就是后续形成的局部互连结构的图形，去除第二膜层207中图形化后的侧墙206的目的是使得局部互连结构的图形转换在第二膜层207上。
需要说明的是，当第二膜层的材料为非透明材料时，例如，氮化硅、氧化硅或氮氧化硅等，如果用回刻的方法形成侧墙206，则在形成第二膜层后，对第二膜层和该侧墙206进行化学机械抛光，以形成上下宽度相等的侧墙。然后再采用干法刻蚀的方法去除第二膜层中的侧墙206。
如果第二膜层的材料为透明材料时，例如有机绝缘涂层(ODL)、底部抗反射涂层(BRAC)等，则在形成第二膜层后，第二膜层的顶部高于侧墙206的顶部。由于从透明的第二膜层顶部可以看到侧墙206的位置，因此，在此种情况下，可以无需对回刻之后的侧墙进行化学机械抛光工艺，可以直接在第二膜层上形成图形化的掩膜层，以图形化的掩膜层为掩膜刻蚀第二膜层以及侧墙，以去除侧墙形成第一开口。
接着，参考图12A和12B，执行图3中的步骤S17，形成第一开口208后，刻蚀介质层201至半导体衬底，在所述介质层201中形成第二开口209。其中，刻蚀为干法刻蚀，属于本领域技术人员熟知领域，在此不再赘述。
接着，参考图13A和图13B，执行图3中的步骤S18，在所述第二开口内209填充导电材料，形成局部互连结构210。图13A中的左侧的L形局部互连结构210就是图4中的局部互连结构305，图13A中的右侧的L形局部互连结构210就是图4中的局部互连结构306。
本实施例中，形成第二开口209后，去除第二膜层207后再填充导电材料。之所以先去除第二膜层207，因为去除第二膜层207后，第二开口209的侧壁高度会减小，从而使得第二开口209的深宽比减小，后续在第二开口209内填充金属层时，在第二开口209内部不容易产生空隙，进而提高器件的性能。去除第二膜层207的方法为灰化或湿法腐蚀。例如，当第二膜层207的材料为光刻胶或非晶碳时，可以采用灰化的方法去除。当第二膜层207的材料为底部抗反射涂层、有机绝缘涂层、有机图形涂层或零摩擦碳涂层、氮化硅、氧化硅或氮氧化硅时，采用湿法腐蚀的方法去除第二膜层207。
本实施例中，所述导电材料为金属，包括铝、铜或钨。其中，优选铝，因为铝具有低阻率的特性(3.65μΩ-cm)。具体形成方法为将铝金属溅射沉积在所述第二开口209内，然后用快速热处理的方法进行高温回流。当然，其他实施例中，所述第二开口209内电镀金属铜，也能实施本发明，并且电镀金属铜的方法简单方便。
其他实施例中，向第二开口209填充导电材料210时，可以不用去除第二膜层207，也可以不用去除第一膜层202，第二开口209中填充完导电材料后，再去除第二膜层207和第一膜层202，也能实施本发明。
需要说明的是，如果步骤S12中，没有去除第一膜层202，相应的，第二膜层207的形成方法为：在衬底200表面、图形化后的侧墙206表面和第一膜层202表面沉积第二膜层材料层207，然后去除高于图形化后的侧墙206顶面的第二膜层207。具体形成工艺为本领域技术人员熟知技术，在此不再赘述。
在第二实施例中，参考图14、图4和步骤S12中，局部互连结构围成的区域可以为两个长方形，其中一个长方形的的左上拐角可以作为“L”形局部互连结构305将源极上的接触插栓303与栅极上的接触插栓307进行电性连接，另一个长方形的右上拐角可以作为“L”形局部互连结构306将漏极上的接触插栓304与栅极上的接触插栓308进行电性连接。图形化后的侧墙的形状为：一个长方形左上拐角的“L”形状和另一个长方形右上拐角的“L”形状。在其他实施例中，当局部互连结构的形状为两条线段的端点相交组成的锐角状图形或钝角状图形，所述局部互连结构围成的区域为三角形或多边形，则相应的，后续形成的局部互连结构的形状可以为三角形或多边形的拐角图形。
在其他实施例中，当局部互连结构的形状为一条线段时，所述局部互连结构围成的区域为三角形、正方形或多边形。后续形成的局部互连结构的形状可以为三角形、正方形或多边形区域的一条边。例如，参考图15，当需要形成线段状的局部互连结构150时，局部互连结构围成的图形为方形151，该方形的一边为该线段状的局部互连结构150。
在其他实施例中，当局部互连结构的形状为弧形时，所述局部互连结构围成的区域为圆形、半圆形。后续形成的局部互连结构的形状可以为圆形、半圆形区域的一条弧形线段。
在其他实施例中，步骤S14中侧墙206的形成方法也可以为：在所述介质层和第一膜层表面形成侧墙材料层；在所述侧墙材料层的表面形成图形化的掩膜层，定义侧墙的形成位置；以所述图形化的掩膜层为掩膜，对所述侧墙材料层进行刻蚀；去除所述刻蚀后的图形化的掩膜层；去除图形化的掩膜层后，去除第一膜层顶部的侧墙材料层，使得第一膜层的顶面与第一膜层周围的侧墙材料层相平。其中，去除第一膜层顶部的侧墙材料层的方法为化学机械抛光。该实施例中，形成的侧墙上下宽度一致，无需进行去除侧墙顶部的步骤。需要说明的是，形成侧墙的过程用到了光刻工艺，由于图形化的掩膜层的面积较大，几乎不受光学邻近效应的影响，使得形成的侧墙的形状和位置不会发生变形。
本发明不仅适用于将介质层中的源极或漏极上的接触插栓与栅极上的接触插栓之间进行的连接的局部互连金属结构的形成，也适用于在半导体器件中的层间互连金属工艺中的局部互连金属的形成。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (18)

1.一种局部互连结构的制作方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上形成介质层；
在所述介质层上形成图形化的第一膜层，定义局部互连结构围成的区域；
在所述第一膜层周围形成侧墙；
图形化所述侧墙，定义局部互连结构的位置；
形成第二膜层，覆盖所述介质层且与侧墙顶面齐平；
去除图形化后的侧墙，形成第一开口；
形成第一开口后，刻蚀介质层至半导体衬底，在所述介质层中形成第二开口；
在所述第二开口内填充导电材料，形成局部互连结构。
2.如权利要求1所述的制作方法，其特征在于，形成侧墙后，图形化侧墙前，还包括：去除图形化的第一膜层；
形成第二开口后，填充导电材料之前，还包括去除所述第二膜层。
3.如权利要求1所述的制作方法，其特征在于，形成第二开口后，填充导电材料之前，还包括去除所述第一膜层、第二膜层。
4.如权利要求1所述的制作方法，其特征在于，在所述介质层上形成图形化的第一膜层的方法包括：
在所述介质层上形成第一膜层，在所述第一膜层上形成图形化的第一掩膜层，定义局部互连结构围成的区域，以所述图形化的第一掩膜层为掩膜刻蚀所述第一膜层，形成图形化的第一膜层；
刻蚀所述第一膜层后，去除所述图形化的第一掩膜层。
5.如权利要求1所述的制作方法，其特征在于，当局部互连结构的形状为两条线段的端点相交组成的角状图形时或为一条线段图形时，所述局部互连结构围成的区域为三角形、方形或多边形。
6.如权利要求1所述的制作方法，其特征在于，当局部互连结构的形状为“L”形时，所述局部互连结构围成的区域为方形。
7.如权利要求1所述的制作方法，其特征在于，当局部互连结构的形状为弧形时，所述局部互连结构围成的区域为圆形或半圆形。
8.如权利要求1所述的制作方法，其特征在于，所述在第一膜层周围形成侧墙包括：
在所述介质层和第一膜层表面形成侧墙材料层；
对所述侧墙材料层进行回刻，形成侧墙；
形成第二膜层后，利用化学机械抛光去除部分厚度的第二膜层和部分厚度的侧墙，使得侧墙上下宽度相等。
9.如权利要求1所述的制作方法，其特征在于，所述在第一膜层周围形成侧墙包括：
在所述介质层和第一膜层表面形成侧墙材料层；
对所述侧墙材料层进行化学机械抛光，使侧墙材料层的顶面与第一膜层的顶面相平；
化学机械抛光后，在所述第一膜层和侧墙材料层的表面形成图形化的第二掩膜层，定义侧墙的形成位置；
以所述图形化的第二掩膜层为掩膜，对化学机械抛光后的侧墙材料层进行刻蚀，形成侧墙；
去除所述刻蚀后的图形化的第二掩膜层；
10.如权利要求1所述的制作方法，其特征在于，图形化所述侧墙的方法为：
在所述侧墙上形成图形化的第三掩膜层，定义局部互连结构的位置；
以所述图形化的第三掩膜层为掩膜，刻蚀所述侧墙；
刻蚀所述侧墙后，去除所述图形化的第三掩膜层。
11.如权利要求1所述的制作方法，其特征在于，所述第一膜层的材料与所述侧墙的材料的刻蚀选择比大于等于10∶1。
12.如权利要求4所述的制作方法，其特征在于，所述第一膜层的材料为氧化硅、氮化硅、氮氧化硅、多晶硅或非晶碳。
13.如权利要求1所述的制作方法，其特征在于，图形化的第一膜层为光刻胶。
14.如权利要求1所述的制作方法，其特征在于，所述侧墙的材料为氧化硅、氮化硅、氮氧化硅、氮化硼、氮化钽、氮化铪、多晶硅或非晶碳。
15.如权利要求1所述的制作方法，其特征在于，所述侧墙材料与所述第二膜层材料的刻蚀选择比大于等于5∶1。
16.如权利要求1所述的制作方法，其特征在于，所述第二膜层的材料为非晶碳、光刻胶、底部抗反射涂层、有机绝缘涂层、有机图形涂层或零摩擦碳涂层、氮化硅、氧化硅或氮氧化硅。
17.如权利要求1所述的制作方法，其特征在于，形成第二膜层的方法包括：
在所述衬底上沉积第二膜层材料层；
去除高于图形化后的侧墙顶面的第二膜层材料层，形成第二膜层。
18.根据权利要求1所述的制作方法，其特征在于，所述导电材料为铝、铜或钨。
CN201310009755.3A 2013-01-10 2013-01-10 局部互连结构的制作方法 Active CN103928392B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310009755.3A CN103928392B (zh) 2013-01-10 2013-01-10 局部互连结构的制作方法
US14/141,035 US9111942B2 (en) 2013-01-10 2013-12-26 Local interconnect structure and fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310009755.3A CN103928392B (zh) 2013-01-10 2013-01-10 局部互连结构的制作方法

Publications (2)

Publication Number Publication Date
CN103928392A true CN103928392A (zh) 2014-07-16
CN103928392B CN103928392B (zh) 2017-05-17

Family

ID=51060388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310009755.3A Active CN103928392B (zh) 2013-01-10 2013-01-10 局部互连结构的制作方法

Country Status (2)

Country Link
US (1) US9111942B2 (zh)
CN (1) CN103928392B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105890827A (zh) * 2016-01-18 2016-08-24 上海芯赫科技有限公司 一种电容式压力传感器及其制造方法
CN107680932A (zh) * 2016-08-01 2018-02-09 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10734333B2 (en) * 2016-06-15 2020-08-04 Intel Corporation Semiconductor package having inductive lateral interconnects
CN110571186B (zh) * 2018-06-05 2021-10-01 中芯国际集成电路制造(上海)有限公司 金属纳米线的制造方法与半导体器件及其制造方法
CN110718504B (zh) * 2019-09-02 2022-07-29 长江存储科技有限责任公司 插塞结构、三维存储器的形成方法和三维存储器
US20220082739A1 (en) * 2020-09-17 2022-03-17 Facebook Technologies, Llc Techniques for manufacturing variable etch depth gratings using gray-tone lithography

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1385889A (zh) * 2001-05-14 2002-12-18 世界先进积体电路股份有限公司 下埋式微细金属连线的制造方法
US20070050748A1 (en) * 2005-08-30 2007-03-01 Micron Technology, Inc., A Corporation Method and algorithm for random half pitched interconnect layout with constant spacing
US20090186485A1 (en) * 2008-01-23 2009-07-23 Lam Chung H Sub-lithographic printing method

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6063688A (en) * 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition
US6638441B2 (en) * 2002-01-07 2003-10-28 Macronix International Co., Ltd. Method for pitch reduction
US7271107B2 (en) * 2005-02-03 2007-09-18 Lam Research Corporation Reduction of feature critical dimensions using multiple masks
US7271108B2 (en) * 2005-06-28 2007-09-18 Lam Research Corporation Multiple mask process with etch mask stack
KR100714305B1 (ko) * 2005-12-26 2007-05-02 삼성전자주식회사 자기정렬 이중패턴의 형성방법
US8018070B2 (en) * 2007-04-20 2011-09-13 Qimonda Ag Semiconductor device, method for manufacturing semiconductor devices and mask systems used in the manufacturing of semiconductor devices
KR101269054B1 (ko) * 2007-09-28 2013-05-29 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US7989307B2 (en) * 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
JP2009289974A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 半導体装置の製造方法
KR101435520B1 (ko) * 2008-08-11 2014-09-01 삼성전자주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
JP4671065B2 (ja) 2008-09-05 2011-04-13 信越化学工業株式会社 ダブルパターン形成方法
US8492282B2 (en) * 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
KR101692407B1 (ko) * 2010-08-19 2017-01-04 삼성전자주식회사 라인 패턴 구조물의 형성 방법
US8586449B1 (en) * 2012-08-14 2013-11-19 International Business Machines Corporation Raised isolation structure self-aligned to fin structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1385889A (zh) * 2001-05-14 2002-12-18 世界先进积体电路股份有限公司 下埋式微细金属连线的制造方法
US20070050748A1 (en) * 2005-08-30 2007-03-01 Micron Technology, Inc., A Corporation Method and algorithm for random half pitched interconnect layout with constant spacing
US20090186485A1 (en) * 2008-01-23 2009-07-23 Lam Chung H Sub-lithographic printing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105890827A (zh) * 2016-01-18 2016-08-24 上海芯赫科技有限公司 一种电容式压力传感器及其制造方法
CN105890827B (zh) * 2016-01-18 2019-05-21 广东合微集成电路技术有限公司 一种电容式压力传感器及其制造方法
CN107680932A (zh) * 2016-08-01 2018-02-09 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
CN107680932B (zh) * 2016-08-01 2022-05-13 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法

Also Published As

Publication number Publication date
CN103928392B (zh) 2017-05-17
US20140191404A1 (en) 2014-07-10
US9111942B2 (en) 2015-08-18

Similar Documents

Publication Publication Date Title
CN103928392A (zh) 局部互连结构的制作方法
CN106935544B (zh) 半导体装置与其形成方法
CN106876397A (zh) 三维存储器及其形成方法
TW200952041A (en) Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
CN108257919A (zh) 随机动态处理存储器元件的形成方法
KR20110063795A (ko) 굴착된 피쳐의 수직 측벽 상의 금속을 패터닝하는 방법, 그것을 이용하여 임베디드 ｍｉｍ 캐패시터를 형성하는 방법, 및 그것에 의하여 생성된 임베디드 메모리 디바이스
CN103187523B (zh) 半导体器件及其制造方法
CN109427651B (zh) 半导体结构及其形成方法
CN103972149B (zh) 金属填充沟槽的方法
CN102983098A (zh) 后栅工艺中电极和连线的制造方法
CN102800576B (zh) 图形化膜层的方法、形成栅极、mos晶体管的方法
CN108074871B (zh) 动态随机存储器及其形成方法
CN203038894U (zh) 一种半导体结构
CN102054755B (zh) 互连结构及其形成方法
CN104103574B (zh) 半导体器件的制作方法
CN103928394A (zh) 金属互连结构的制作方法
CN208298832U (zh) 三维存储器
CN103107125A (zh) 半导体器件及其形成方法
CN107958927B (zh) 一种金属栅填充的改善方法
CN103928390A (zh) 互连结构的制作方法
CN105206667A (zh) 接触插塞、mos、鳍式场效应晶体管，及其形成方法
CN105336676B (zh) 接触插塞的形成方法
CN203038895U (zh) 一种半导体结构
CN220106549U (zh) 一种半导体元件
CN103456692A (zh) 互补型金属氧化物半导体管的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant