CN103943599A - 互连结构及其制造方法 - Google Patents
互连结构及其制造方法 Download PDFInfo
- Publication number
- CN103943599A CN103943599A CN201310017093.4A CN201310017093A CN103943599A CN 103943599 A CN103943599 A CN 103943599A CN 201310017093 A CN201310017093 A CN 201310017093A CN 103943599 A CN103943599 A CN 103943599A
- Authority
- CN
- China
- Prior art keywords
- layer
- interconnection structure
- insulating barrier
- manufacture method
- screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明公开了一种互连结构,包括:位于衬底上的下层布线结构;位于下层布线结构上的屏蔽层,其中屏蔽层包括石墨烯;位于屏蔽层上的上层布线结构。依照本发明的互连结构及其制造方法,采用石墨烯这种单晶薄层导电材料作为上下层金属连线之间的屏蔽层,有效降低了小尺寸器件的连线噪声,提高了器件信号精度。
Description
技术领域
本发明涉及一种互连结构及其制造方法,特别是涉及一种使用单层或者多层石墨烯的后端工艺及其制造方法。
背景技术
随着集成电路进入纳米尺度范围,后端互联线之间的串扰成为困扰电路设计的重要因素之一。串扰是两条信号线之间的耦合、信号线之间的互感和互容引起线上的噪声。串扰产生的感应噪音可从多方面影响信号的完整性和芯片性能,例如在受害信号处于稳态0或稳态1时会产生毛刺干扰。通常电路中的信号转换时间要比稳态时间短得多,由于多数信号常常处于稳态中,而毛刺噪音会破坏这种稳态。
一般情况下芯片设计公司可在商用的集成电路布局CAD解决方案中集成四种降低串扰的方法:插入缓冲器、改变连线间距、门电路尺寸及屏蔽受害节点。但是这四种方法在纳米尺度下均面临了较大的困难,或者会降低芯片的性能参数。插入缓冲器在高速电路中会损害并降低芯片的工作频率,改变连线间距,采用两倍线间距和改变门电路尺寸会增加占用的布线资源,而传统的屏蔽受害节点更会使布线更加复杂,更加难以用普通的EDA工具进行布线,同时也增加了研发的周期和成本。
同时,使用传统的金属线会存在电迁移情况。电迁移通常是指在电场的作用下导电离子运动造成元件或电路失效的现象,会发生在芯片内部互联线金属导体内部的金属化电子迁移,是芯片失效的一个重要原因。
发明内容
针对存在的上述问题,本发明提出了一种使用单晶石墨烯作为屏蔽层的互连结构及其制造方法。
本发明提供了一种互连结构,包括:位于衬底上的下层布线结构;位于下层布线结构上的屏蔽层,其中屏蔽层包括石墨烯;位于屏蔽层上的上层布线结构。
本发明还提供了一种互连结构的制造方法,包括:在衬底上形成下层布线结构;在下层布线结构上形成屏蔽层,其中屏蔽层包括石墨烯;在屏蔽层上形成上层布线结构。
其中,石墨烯为单晶结构或多层结构。
其中,下层布线结构与上层布线结构交错或者重合。
其中,形成下层布线结构和/或上层布线结构的步骤进一步包括:形成第一绝缘层;在第一绝缘层上形成刻蚀停止层;在刻蚀停止层上形成第二绝缘层;刻蚀第二绝缘层、刻蚀停止层、第一绝缘层形成沟槽;在沟槽中依次填充形成扩散阻挡层以及互连金属。
其中,扩散阻挡层包括Ti、Ta、TiN、TaN;互连金属包括选自Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La的金属单质、或这些金属的合金以及这些金属的氮化物。
本专利采用石墨烯这种单晶的薄层导电材料作为上下两层的金属连线直接的屏蔽层,具有如下的优势,解决的问题如下:
1.在不通过在芯片设计中更复杂的走线且不占用更多的布线资源的情况下能够满足高速信号的设计要求。
2.解决了传统金属电迁移率的问题,石墨烯作为单晶的导电材料,具有较强的导电特性的同时不具有电迁移特性,能够在更小的互联尺度下应用。
3.在纳米尺度下尤其是20nm设计光刻采用两次光刻的情况下,布线规则改变的同时,通过工艺角度对串扰的抑制简化了集成电路布局的复杂度。
4.相对于传统金属来说,石墨烯不需要考虑扩散阻挡等相关问题,而且由于石墨烯很薄,相对于标准的芯片流程中CMP的高度差可以忽略,因此也不需要复杂的额外工艺。
依照本发明的互连结构及其制造方法,采用石墨烯这种单晶薄层导电材料作为上下层金属连线之间的屏蔽层,有效降低了小尺寸器件的连线噪声,提高了器件信号精度。
附图说明
以下参照附图来详细说明本发明的技术方案,其中:
图1a显示了依照本发明的互连结构的顶视图,其中上下互连线交错;
图1b显示了依照本发明的互连结构的顶视图,其中上下互连线重合;
图2显示了现有技术的互连结构的剖视图;
图3显示了依照本发明的互连结构的剖视图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果,公开了能有效降低了小尺寸器件的连线噪声的互连结构及其制造方法。需要指出的是,类似的附图标记表示类似的结构,本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或工艺步骤。这些修饰除非特别说明并非暗示所修饰器件结构或工艺步骤的空间、次序或层级关系。
图1a显示了依照本发明的互连结构的顶视图,其中上下互连线交错;图1b显示了依照本发明的互连结构的顶视图,其中上下互连线重合。
在上述图1a以及图1b中,1表示下层互连金属层,2表示上层互连金属层,层1与层2交错(如图1a)或者重合(如图1b),4为互连通孔,3为石墨烯构成的导电屏蔽层。其中,层3可以在下层的金属线的扩散阻挡层形成之后添加形成,然后通过一次光刻/刻蚀,在层3中形成连接到高层(顶层)的电源线VSS,从而通过导电的层3消除了互连线交错、重合时产生的串扰,实现上下金属线之间的阻挡、屏蔽效果。
图2所示为传统的、现有技术中互连结构的剖视图,其中该结构为双大马士革结构。互连结构包括在衬底(图2中标号8之下的层结构,未标号,其材质可以是体Si、SOI、体锗、GeOI、SiGe、Si:C、GaN、GaAs、InSb、InP等各种常用的半导体衬底材料,并且优选地在表面具有由钝化层保护的焊垫)上的绝缘层介质8,通常是氧化硅、氮化硅、氮氧化硅等及其组合,还可以是各种低k介质。在绝缘层介质8上形成刻蚀停止层7,层7与层8材料不同,但均可选自氧化硅、氮化硅、氮氧化硅等组合。在层7之上再形成另一层的绝缘层介质8’,其材质可以与下层的层8相同。刻蚀层8’、层7以及层8直至暴露衬底,形成沟槽,在沟槽表面沉积金属扩散阻挡层5,其材质例如TiN、TaN、Ti、Ta及其组合。最后在沟槽剩余空间中填充沉积互连金属6,并CMP平坦化直至露出上层的绝缘层介质8’。层6的材料可以包括Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La等金属单质、或这些金属的合金以及这些金属的氮化物。
在图2所示结构中,上下层的互连金属之间仅有薄的刻蚀停止层,无法有效屏蔽信号串扰。通常在该传统结构上做出改进,例如在上下层信号线之间插入直接连接电源VSS或者接地GND的另一层互连金属。但是,该方案需要额外的布线层,器件小型化受限。
图3所示为依照本发明的创新性的采用薄层材料作为互连屏蔽的互连结构的剖视图,其中,在图2所示的传统双大马士革的下层信号线6之上,再形成刻蚀停止层11。形成层11的方法例如是LPCVD、PECVD、HDPCVD、MBE、ALD、蒸发、溅射等,层11的材质可以是氧化硅、氮化硅、氮氧化硅、类金刚石无定形碳(DLC)等及其组合。形成层11之后,再沉积单晶的薄层材料12,例如通过LPCVD、PECVD、HDPCVD、UHVCVD、MOCVD、MBE、ALD、蒸发、溅射等工艺,层12的材料例如是石墨烯并且优选地形成为单晶结构。此外,石墨烯层12不限于单层结构,也可以是多个(单晶)层层叠构成的多层结构。更优选地,屏蔽层12除了石墨烯之外,还可以包含其他导电性材料而构成多层结构(也即构成屏蔽层12的材料不限于石墨烯,而是只要包括/包含石墨烯即可),只是在本发明优选实施例中仅完全采用石墨烯构成屏蔽层112。优选地,采用已知的光刻/刻蚀技术,在屏蔽层12中形成多个开口,这些开口包括图3中层12对应于上层布线的开口以及随后将直接连接至VSS或者GND的电源连线开口。随后,与下层信号线6形成方式类似(图2所示),通过沉积绝缘层-刻蚀停止层-绝缘层的堆叠结构,在层12上形成类似的8’-7-8的堆叠介质结构,采用类似的大马士革工艺,依次刻蚀层8’、层7、层8以及层12和层11直至暴露下层信号线中的互连金属层6,形成沟槽。在此沟槽中,依次沉积扩散阻挡层10和金属层9,并CMP平坦化,最终形成上层布线。其中,扩散阻挡层10的材料可以包括Ti、Ta、TiN、TaN及其组合,金属层9的材料可以包括Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La等金属单质、或这些金属的合金以及这些金属的氮化物。该方法虽然需要多使用一次光刻,但是抑制了金属层之间的串扰,能够有效的提高互联电路的速率。
依照本发明的互连结构及其制造方法,采用石墨烯这种单晶薄层导电材料作为上下层金属连线之间的屏蔽层,有效降低了小尺寸器件的连线噪声,提高了器件信号精度。
尽管已参照一个或多个示例性实施例说明本发明,本领域技术人员可以知晓无需脱离本发明范围而对器件结构和/或工艺流程做出各种合适的改变和等价方式。此外,由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此,本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例,而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
Claims (10)
1.一种互连结构,包括:
位于衬底上的下层布线结构;
位于下层布线结构上的屏蔽层,其中屏蔽层包括石墨烯;
位于屏蔽层上的上层布线结构。
2.如权利要求1的互连结构,其中,石墨烯为单晶结构或多层结构。
3.如权利要求1的互连结构,其中,下层布线结构与上层布线结构交错或者重合。
4.如权利要求1的互连结构,其中,下层布线结构和/或上层布线结构包括:第一绝缘层;位于第一绝缘层上的刻蚀停止层;位于刻蚀停止层上的第二绝缘层;穿透第二绝缘层、刻蚀停止层、第一绝缘层的沟槽,其中沟槽中填充具有扩散阻挡层以及互连金属。
5.如权利要求4的互连结构,其中,扩散阻挡层包括Ti、Ta、TiN、TaN;互连金属包括选自Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La的金属单质、或这些金属的合金以及这些金属的氮化物。
6.一种互连结构的制造方法,包括:
在衬底上形成下层布线结构;
在下层布线结构上形成屏蔽层,其中屏蔽层包括石墨烯;
在屏蔽层上形成上层布线结构。
7.如权利要求1的互连结构的制造方法,其中,石墨烯为单晶结构或多层结构。
8.如权利要求1的互连结构的制造方法,其中,下层布线结构与上层布线结构交错或者重合。
9.如权利要求6的互连结构的制造方法,其中,形成下层布线结构和/或上层布线结构的步骤进一步包括:形成第一绝缘层;在第一绝缘层上形成刻蚀停止层;在刻蚀停止层上形成第二绝缘层;刻蚀第二绝缘层、刻蚀停止层、第一绝缘层形成沟槽;在沟槽中依次填充形成扩散阻挡层以及互连金属。
10.如权利要求9的互连结构的制造方法,其中,扩散阻挡层包括Ti、Ta、TiN、TaN;互连金属包括选自Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La的金属单质、或这些金属的合金以及这些金属的氮化物。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310017093.4A CN103943599A (zh) | 2013-01-17 | 2013-01-17 | 互连结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310017093.4A CN103943599A (zh) | 2013-01-17 | 2013-01-17 | 互连结构及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103943599A true CN103943599A (zh) | 2014-07-23 |
Family
ID=51191197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310017093.4A Pending CN103943599A (zh) | 2013-01-17 | 2013-01-17 | 互连结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103943599A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105702663A (zh) * | 2014-11-28 | 2016-06-22 | 北京大学 | 一种基于石墨烯的集成电路中的屏蔽层结构 |
CN106025033A (zh) * | 2016-06-30 | 2016-10-12 | 大连德豪光电科技有限公司 | 一种led倒装芯片及其制备方法 |
CN106601624A (zh) * | 2016-12-02 | 2017-04-26 | 厦门市三安集成电路有限公司 | 一种化合物半导体的金属连线方法及结构 |
CN107680932A (zh) * | 2016-08-01 | 2018-02-09 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其制造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04162451A (ja) * | 1990-10-24 | 1992-06-05 | Nec Corp | 半導体装置の製造方法 |
JP2001111232A (ja) * | 1999-10-06 | 2001-04-20 | Sony Corp | 電子部品実装多層基板及びその製造方法 |
CN1393923A (zh) * | 2001-06-28 | 2003-01-29 | 旺宏电子股份有限公司 | 双重金属镶嵌结构的制造方法 |
US6607977B1 (en) * | 2001-03-13 | 2003-08-19 | Novellus Systems, Inc. | Method of depositing a diffusion barrier for copper interconnect applications |
US20060192288A1 (en) * | 2005-02-02 | 2006-08-31 | Tsuyoshi Ueno | Semiconductor integrated device and method of providing shield interconnection therein |
CN102544034A (zh) * | 2010-10-27 | 2012-07-04 | 索尼公司 | 固态摄像器件和半导体器件及其制造方法以及电子装置 |
CN102709155A (zh) * | 2012-04-17 | 2012-10-03 | 北京大学 | 一种金属电感的制备方法 |
US20120313227A1 (en) * | 2011-03-06 | 2012-12-13 | Zvi Or-Bach | Semiconductor device and structure for heat removal |
-
2013
- 2013-01-17 CN CN201310017093.4A patent/CN103943599A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04162451A (ja) * | 1990-10-24 | 1992-06-05 | Nec Corp | 半導体装置の製造方法 |
JP2001111232A (ja) * | 1999-10-06 | 2001-04-20 | Sony Corp | 電子部品実装多層基板及びその製造方法 |
US6607977B1 (en) * | 2001-03-13 | 2003-08-19 | Novellus Systems, Inc. | Method of depositing a diffusion barrier for copper interconnect applications |
CN1393923A (zh) * | 2001-06-28 | 2003-01-29 | 旺宏电子股份有限公司 | 双重金属镶嵌结构的制造方法 |
US20060192288A1 (en) * | 2005-02-02 | 2006-08-31 | Tsuyoshi Ueno | Semiconductor integrated device and method of providing shield interconnection therein |
CN102544034A (zh) * | 2010-10-27 | 2012-07-04 | 索尼公司 | 固态摄像器件和半导体器件及其制造方法以及电子装置 |
US20120313227A1 (en) * | 2011-03-06 | 2012-12-13 | Zvi Or-Bach | Semiconductor device and structure for heat removal |
CN102709155A (zh) * | 2012-04-17 | 2012-10-03 | 北京大学 | 一种金属电感的制备方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105702663A (zh) * | 2014-11-28 | 2016-06-22 | 北京大学 | 一种基于石墨烯的集成电路中的屏蔽层结构 |
CN106025033A (zh) * | 2016-06-30 | 2016-10-12 | 大连德豪光电科技有限公司 | 一种led倒装芯片及其制备方法 |
CN107680932A (zh) * | 2016-08-01 | 2018-02-09 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其制造方法 |
US11328994B2 (en) | 2016-08-01 | 2022-05-10 | Semiconductor Manufacturing International (Shanghai) Corporation | Method for fabricating CU interconnection using graphene |
US11876050B2 (en) | 2016-08-01 | 2024-01-16 | Semiconductor Manufacturing International (Shanghai) Corporation | Method for fabricating interconnection using graphene |
CN106601624A (zh) * | 2016-12-02 | 2017-04-26 | 厦门市三安集成电路有限公司 | 一种化合物半导体的金属连线方法及结构 |
CN106601624B (zh) * | 2016-12-02 | 2019-04-09 | 厦门市三安集成电路有限公司 | 一种化合物半导体的金属连线方法及结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7812426B2 (en) | TSV-enabled twisted pair | |
CN101887887B (zh) | 使用被接合的金属平面的3维集成结构和方法 | |
CN102593096B (zh) | 在顶部金属层上形成金属-绝缘体-金属电容器 | |
US8598714B2 (en) | Semiconductor device comprising through hole vias having a stress relaxation mechanism | |
TWI416693B (zh) | 半導體裝置及其製造方法 | |
US8513058B2 (en) | Semiconductor device and method for producing the same | |
TW202006957A (zh) | 具有電磁屏蔽功能的金屬-絕緣層-金屬電容結構及其形成方法 | |
JP2006019455A (ja) | 半導体装置およびその製造方法 | |
CN107039372A (zh) | 半导体结构及其形成方法 | |
CN101120444A (zh) | 形成自钝化互连的方法以及所得到的装置 | |
US10224276B2 (en) | Integrated circuit including wire structure, related method and design structure | |
US11189583B2 (en) | Semiconductor structure and manufacturing method thereof | |
CN103943599A (zh) | 互连结构及其制造方法 | |
JP3590034B2 (ja) | 半導体容量素子及びその製造方法 | |
TW200933842A (en) | Semiconductor device having wafer level chip scale packaging substrate decoupling | |
US20210233834A1 (en) | Semiconductor Device with Conductors Embedded in a Substrate | |
CN108198801A (zh) | 互连结构及其制造方法、包括互连结构的电子设备 | |
US9842774B1 (en) | Through substrate via structure for noise reduction | |
KR101185996B1 (ko) | 반도체 소자 및 그 형성방법 | |
CN102420105B (zh) | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 | |
DE102019125487B4 (de) | Halbleitervorrichtung und herstellungsverfahren | |
US9484398B2 (en) | Metal-insulator-metal (MIM) capacitor | |
JP2007116135A (ja) | 複数の導電構造レベルを備えた集積回路構造、および、その製造方法 | |
CN103681605B (zh) | low-k芯片的封装结构及其制造方法 | |
JP4919475B2 (ja) | 半導体集積回路の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140723 |