CN104428893A - 用于铜互连结构的石墨烯盖 - Google Patents

用于铜互连结构的石墨烯盖 Download PDF

Info

Publication number
CN104428893A
CN104428893A CN201380032724.8A CN201380032724A CN104428893A CN 104428893 A CN104428893 A CN 104428893A CN 201380032724 A CN201380032724 A CN 201380032724A CN 104428893 A CN104428893 A CN 104428893A
Authority
CN
China
Prior art keywords
graphene
diffusion barrier
barrier material
steel structure
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380032724.8A
Other languages
English (en)
Other versions
CN104428893B (zh
Inventor
G.博尼拉
C.D.迪米特拉科普洛斯
A.格里尔
J.B.汉农
林庆煌
D.A.诺迈耶
种田智
J.A.奥特
D.法伊弗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN104428893A publication Critical patent/CN104428893A/zh
Application granted granted Critical
Publication of CN104428893B publication Critical patent/CN104428893B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本公开提供了互连结构，该互连结构包括位于铜结构的暴露表面上的石墨烯盖。在一些实施方式中，石墨烯盖仅位于铜结构的最上表面的顶上，而在另一些实施方式中，石墨烯盖设置为沿铜结构的竖直侧壁以及在铜结构的最上表面的顶上。铜结构位于电介质材料内。

Description

用于铜互连结构的石墨烯盖
背景技术
本公开涉及半导体结构以及形成该半导体结构的方法。更具体地，本公开涉及用于集成微电子电路的互连结构及其形成方法，该互连结构包括位于嵌入铜结构的至少最上表面上的石墨烯盖(graphene cap)。
有源半导体器件尺寸从一个技术节点(即，一代)到下一技术节点的不断减小使相邻器件之间的互连结构(例如，局部的配线和过孔)的类似的按比例缩小成为必需。随着截面配线尺寸缩小，半导体产业所面对的问题之一是铜(Cu)互连的电阻率随着线宽的减小而显著地增大。电阻率的这种增大部分地归因于表面和晶粒边界散射的增加，并且在与铜中的电子的平均自由程可比的尺寸开始急剧的电阻率增大。
此外，围绕互连结构的Cu本体的高电阻扩散阻挡物对于总互连电阻有显著贡献，随着尺寸变小而以增大的比例。由于扩散阻挡物厚度随着金属宽度而按比例缩小以满足导体有效电阻率目标，所以铜容纳越来越成为问题，最终需要新的铜钝化技术和/或扩散阻挡电介质。否则，扩散阻挡物厚度将不再能与按比例缩小的节距(scaling pitch)一起被按比例缩小。显然，这将对线电阻尤其是过孔电阻具有不利影响。
发明内容
本公开提供互连结构，该互连结构包括位于铜结构的暴露表面上的石墨烯盖。在本公开的一些实施方式中，石墨烯盖仅位于铜结构的最上表面的顶上，而在本公开的另一些实施方式中，石墨烯盖设置为沿铜结构的竖直侧壁以及在铜结构的最上表面的顶上。铜结构位于电介质材料内(即，嵌入在电介质材料中)。
在本公开的一个实施方式中，提供一种互连结构，该互连结构包括至少一个铜结构，该至少一个铜结构被容纳在存在于电介质材料中的至少一个开口内。至少一个铜结构具有与电介质材料的最上表面共平面的最上表面。本公开的此实施方式的互连结构还包括位于至少一个铜结构的最上表面的顶上的石墨烯盖，其中石墨烯盖具有与至少一个铜结构的边缘竖直地重合(coincident)的边缘。
在本公开的另一实施方式中，提供一种互连结构，该互连结构包括位于电介质材料部分之间的至少一个铜结构。至少一个铜结构具有侧壁表面、最上表面和最下表面。本公开的此实施方式的结构还包括至少一个扩散阻挡材料，该至少一个扩散阻挡材料具有与至少一个铜结构的最下表面接触的最上表面。至少一个扩散阻挡材料具有与至少一个铜结构的侧壁表面竖直地重合的边缘。本公开的此实施方式的结构还包括位于至少一个铜结构的最上表面的顶上和在至少一个铜结构的侧壁表面上的石墨烯盖。
在本公开的另一实施方式中，提供一种形成互连结构的方法，该方法包括：提供包括至少一个铜结构的结构，该至少一个铜结构容纳在存在于电介质材料中的至少一个开口内，至少一个铜结构具有与电介质材料的最上表面共平面的最上表面；以及在至少一个铜结构的最上表面的顶上形成石墨烯盖，其中石墨烯盖具有与至少一个铜结构的边缘竖直地重合的边缘。
在本公开的另一实施方式中，提供一种形成互连结构的方法，该方法包括：自下而上提供扩散阻挡材料的至少一个毯覆层(blanket layer)和铜或铜合金的毯覆层的叠层；图案化该叠层，形成位于至少一个扩散阻挡材料部分的顶上的至少一个铜结构，其中至少一个铜结构具有与至少一个扩散阻挡材料部分的边缘竖直地重合的边缘；在至少一个铜结构的最上表面和侧壁表面的顶上形成石墨烯盖；以及通过沉积和蚀刻形成邻近至少一个铜结构的每侧的电介质材料部分，其中每个电介质材料部分通过至少所述石墨烯盖而与至少一个铜结构的侧壁表面之一分离。
附图说明
图1是示出可在本公开的一个实施方式中采用的包括基板、第一电介质材料和第二电介质材料的结构的图示(通过截面图)。
图2是示出在第二电介质材料内形成至少一个开口之后图1的结构的图示(通过截面图)。
图3是示出内衬于至少一个开口内以及存在于第二电介质材料的最上表面的顶上的第一扩散阻挡材料之后图2的结构的图示(通过截面图)。
图4是示出在第一扩散阻挡材料的顶上形成第二扩散阻挡材料之后图3的结构的图示(通过截面图)。
图5是示出在第二扩散阻挡材料的顶上形成铜或铜合金层之后图4的结构的图示(通过截面图)。
图6是示出在平坦化以及在嵌入铜结构的顶上形成石墨烯盖之后图5的结构的图示(通过截面图)，其中石墨烯盖具有与嵌入铜结构的边缘竖直地重合的边缘。
图7是示出在平坦化、形成含金属的盖以及在嵌入铜结构的顶上形成石墨烯盖之后图5的结构的图示(通过截面图)，其中石墨烯盖和含金属的盖具有与铜结构的边缘竖直地重合的边缘。
图8是示出可在本公开的另一实施方式中采用的自下而上包括基板、第一电介质材料、第一扩散阻挡材料的毯覆层和第二扩散阻挡材料的毯覆层的结构的图示(通过截面图)。
图9是示出在第二扩散阻挡材料的毯覆层的顶上形成铜或铜合金的毯覆层之后图8的结构的图示(通过截面图)。
图10是示出在图案化铜或铜合金的毯覆层、第二扩散阻挡材料的毯覆层和第一扩散阻挡材料的毯覆层之后图9的结构的图示(通过截面图)。
图11是示出在形成铜结构之后以及在铜结构的所有暴露表面上形成石墨烯盖之后图10的结构的图示(通过截面图)。
图12是示出在形成与被石墨烯覆盖的铜结构邻接的电介质材料部分之后图11的结构的图示(通过截面图)。
具体实施方式
现在将通过参照以下讨论和本申请所附的附图来更详细地描述本公开，本公开公开了用于集成微电子电路的互连结构及其形成方法，该互连结构包括位于铜结构的至少最上表面的顶上的石墨烯盖。应注意到，本申请的附图是为了说明性的目的而提供，因而它们没有按比例绘制。在附图和随后的描述中，相同的元件由相同的附图标记指示。在下文，为了描述的目的，术语“上”、“下”、“右”、“左”、“竖直”、“水平”、“顶部”、“底部”及其派生词应该指的是部件、层和/或元件如本申请的附图中所取向的。
在下面的描述中，给出了许多的细节，诸如特定的结构、部件、材料、尺寸、处理步骤和技术，以提供对本公开的全面理解。然而，本领域普通技术人员将理解，本公开可以通过可行的替代工艺选择来实施，而没有这些细节。在其他情况中，没有详细描述众所周知的结构或处理步骤以免模糊本公开的各种实施方式。
在本公开中，石墨烯被用作铜基互连结构的扩散阻挡物和/或盖。如在整个本公开中使用的术语“石墨烯”表示sp2键合的碳原子的一个原子厚度的平面片，这些碳原子被密集排列为蜂巢状晶格。在本公开中使用的石墨烯具有二维(2D)六边形结晶键合结构。在一些实施方式中，由于采用石墨烯作为用于铜互连结构的扩散阻挡物和/或盖，本公开的互连结构可以具有改善的抗电迁移性(EM resistance)。电迁移是由导体中的离子由于导电的电子和扩散的金属原子之间的动量传递而导致的逐渐移动所引起的材料输运。该效果在使用高的直流电流密度的应用中是重要的，诸如微电子学及相关结构中。随着结构尺寸减小，EM的实际重要性增加。
现在参照图1-图7，图1-图7示出根据本公开的一个实施方式的互连结构以及形成该互连结构的各个阶段。此实施方式的互连结构(例如图6和图7所示的)包括容纳在至少一个开口16内的至少一个铜结构22'，该至少一个开口16存在于电介质材料(由电介质材料部分14L、14R表示)中。至少一个铜结构22'具有与电介质材料的最上表面共平面的最上表面。本公开的此实施方式的互连结构还包括位于至少一个铜结构22'的最上表面的顶上的石墨烯盖24，其中石墨烯盖24具有与至少一个铜结构22'的边缘竖直地重合的边缘。应当注意到，至少一个铜结构22'的最上表面为水平地取向，如本申请的附图所示的。因而，石墨烯盖具有与至少一个铜结构22'的边缘(其也是竖直地取向)竖直地(相对于至少一个铜结构22'的最上表面)重合的竖直侧壁表面(即，边缘)。
首先参照图1，示出可在本公开的一个实施方式中采用的包括基板10、第一电介质材料12和第二电介质材料14的结构。
本公开中采用的基板10可以包括诸如半导体材料，例如Si、SiGe、SiGeC、SiC、Ge合金、GaAs、InAs、InP及其他III/V族或II/VI族化合物半导体。基板10可以是单半导体层基板，或者它可以是多层半导体基板。
在一个实施方式中，基板10可以包括体半导体基板，其中至少一种半导体材料连续地存在于其中。在另一些实施方式中，基板10可以包括诸如绝缘体上半导体材料，诸如例如绝缘体上硅(SOI)或绝缘体上硅锗(SGOI)。基板10可以是本征的半导体材料，即非掺杂的半导体材料。可选地，基板10可以是掺杂的半导体材料。在一个实施方式中，基板10例如由单晶半导体材料诸如单晶硅构成。
基板10可以例如包括位于其上的一个或多个半导体器件(在附图中未示出)，诸如电阻器、二极管、电容器和/或晶体管。所述一个或多个半导体器件可以利用本领域技术人员公知的技术形成。例如，晶体管可以利用先栅极工艺或后栅极工艺形成。
图1所示的结构的第一电介质材料12包括任何中端工艺(MOL)电介质材料，包括例如硅氧化物、C掺杂的氧化物(即，有机硅酸盐)、硅倍半氧烷(silsesquioxanes)、未掺杂的硅酸盐玻璃(USG)、氟硅酸盐玻璃(FSG)、硼磷硅酸盐玻璃(BPSG)、旋涂(spin-on)低k电介质层或者等离子体增强化学气相沉积(PECVD)的低k电介质层。“低k”表示具有小于硅氧化物的介电常数k的电介质材料。第一电介质材料12可以利用常规的沉积工艺形成，常规的沉积工艺包括例如化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、蒸镀和旋涂。
接触过孔(contact via)(未示出)通常存在于第一电介质材料12内并接触存在于基板10内和/或表面的导电表面。接触过孔(未示出)包括诸如Cu、Ti、Al的金属或者合金。接触过孔通常延伸穿过整个第一电介质材料12。
在本公开的一些实施方式中，第一电介质材料12可以从图1所示的结构省略。
第二电介质材料14包括包含无机电介质和/或有机电介质的任何层间级(interlevel)或层内级(intralevel)电介质材料。在一个实施方式中，第二电介质材料14是多孔的。在另一实施方式中，第二电介质材料14是无孔的。多孔电介质材料通常具有比相应的无孔对应物低的介电常数。第二电介质材料14可以包括与第一电介质材料12相同的或者不同的电介质材料。能被用作第二电介质材料14的适当的电介质的一些示例包括但不限于硅氧化物、硅倍半氧烷、包括Si、C、O和H原子的C掺杂的氧化物(即，有机硅酸盐)、热固性聚芳撑醚、或者其多层。术语“聚芳撑(polyarylene)”在本申请中用于表示通过键、稠环(fused ring)或者惰性连接基团诸如例如氧、硫、砜、亚砜、羰基等连接在一起的芳基部分(aryl moieties)或惰性取代芳基部分。
第一电介质材料12和第二电介质材料14通常具有约4.0或更小的介电常数，约2.8或更小的介电常数是更典型的。这里提到的所有介电常数是相对于真空的，除非另作说明。与具有高于4.0的介电常数的电介质材料相比，这些电介质通常具有较低的寄生串扰。第一电介质材料和第二电介质材料的厚度可以根据使用的电介质材料以及在第一电介质材料和第二电介质材料内的电介质层的精确数目而改变。通常地并且对于正常的互连结构，第一电介质材料12和第二电介质材料14每个具有从50nm至1000nm的厚度。
现在参照图2，示出在初始第二电介质材料14内形成至少一个开口16之后图1的结构。在附图中，附图标记14L和14R表示在形成至少一个开口16之后形成的第二电介质材料部分。
在一些实施方式中，在形成至少一个开口16之前，至少一种衬垫材料(pad material)(未示出)可以形成在第二电介质材料14的顶上。至少一种衬垫材料可以在随后形成至少一个开口16时用作图案掩模。当存在至少一种衬垫材料时，该至少一种衬垫材料可以是氧化物、氮化物、氮氧化物或者其多层(例如，包括焊盘氧化物和焊盘氮化物的焊盘叠层)。至少一种衬垫材料通常包括半导体氧化物、半导体氮化物和/或半导体氮氧化物。在一个实施方式中，至少一种衬垫材料包括硅的氧化物和/或硅的氮化物。
在一些实施方式中，至少一种衬垫材料可以利用任何常规的沉积工艺形成，包括例如CVD、PECVD、蒸镀、化学溶液沉积、物理气相沉积(PVD)和原子层沉积。在另一些实施方式中，至少一种衬垫材料可以通过热工艺形成，例如热氧化工艺和/或热氮化工艺。在另一些实施方式中，至少一种衬垫材料可以利用沉积和热工艺的组合形成。至少一种衬垫材料的厚度可以根据衬垫材料的数目以及用于形成衬垫材料的技术而改变。通常，至少一种衬垫材料具有从10nm至80nm的厚度。
无论是否采用至少一种衬垫材料，至少一个开口16可以通过光刻和蚀刻而形成到第二电介质材料14中。光刻步骤包括利用常规沉积工艺诸如例如CVD、PECVD和旋涂而在第二电介质材料14的顶上形成光致抗蚀剂(有机、无机或者混合的)。在形成光致抗蚀剂之后，光致抗蚀剂被曝光于期望的辐射图案。然后，被曝光的光致抗蚀剂使用常规的抗蚀剂显影工艺被显影。
在显影步骤之后，执行蚀刻步骤以将图案从图案化的光致抗蚀剂转移到第二电介质材料14中。当存在至少一种衬垫材料时，蚀刻步骤将图案从图案化的光致抗蚀剂转移到至少一种衬垫材料中并且之后转移到第二电介质材料14中。在这样的实施方式中，图案化的光致抗蚀剂通常利用常规抗蚀剂剥离工艺例如灰化从在将所述图案转移到至少一种衬垫材料中之后的结构的表面去除。在另一些实施方式中，在图案被完全转移到第二电介质材料14中之后，图案化的光致抗蚀剂被去除。用于形成至少一个开口16的蚀刻步骤可以包括干蚀刻工艺(包括反应离子蚀刻、离子束蚀刻、等离子体蚀刻或激光烧蚀)、湿式化学蚀刻工艺或者其任何组合。通常，反应离子蚀刻被用于形成至少一个开口16。
在形成至少一个开口16之后，至少一种衬垫材料的剩余部分可以通过常规的平坦化工艺(例如，化学机械抛光和/或研磨)而从本公开的此刻的结构去除。可选地，至少一种衬垫材料的剩余部分可以保留在第二电介质材料部分14L、14R的顶上并在随后执行的平坦化步骤期间被去除，该平坦化步骤用于在第二电介质材料内形成嵌入铜结构。
至少一个开口16可以包括过孔开口、线开口、组合的过孔和线开口(combined via and line opening)、或者其任何组合。当形成组合的过孔和线开口时，其通常利用光刻和蚀刻的二次重复而形成。过孔开口通常具有比线开口窄的宽度。
现在参照图3，示出在形成第一扩散阻挡材料18之后图2的结构，该第一扩散阻挡材料18内衬于至少一个开口16和每个第二电介质材料部分14L、14R的最上表面。第一扩散阻挡材料18包括金属氮化物诸如例如TaN、TiN、RuN、RuTaN、IrTaN、WN或者能够用作防止导电材料通过其扩散的阻挡物的任何其他金属氮化物。第一扩散阻挡材料18可以通过任何常规沉积工艺形成，包括例如CVD、PECVD、PVD、溅射和镀覆。第一扩散阻挡物18的厚度可以根据所使用的沉积工艺以及采用的材料而改变。通常，第一扩散阻挡材料18具有从4nm至40nm的厚度。
现在参照图4，示出在第一扩散阻挡材料18的顶上形成第二扩散阻挡材料20之后图3的结构。第二扩散阻挡材料20包括金属诸如例如Ta、Ti、Ru、RuTa、IrTa、W或者能够用作防止导电材料通过其扩散的阻挡物的任何其他金属。第二扩散阻挡材料20可以通过任何常规沉积工艺形成，包括例如CVD、PECVD、PVD、原子层沉积(ALD)、溅射和镀覆。第二扩散阻挡材料20的厚度可以根据使用的沉积工艺以及采用的材料而改变。通常，第二扩散阻挡材料20具有从4nm至40nm的厚度。
在一些实施方式中，替代在本公开的附图中示出的包括第一扩散阻挡材料18和第二扩散阻挡材料20的多层扩散阻挡物，可以使用包括上述金属或者金属氮化物扩散阻挡物材料之一的单层扩散阻挡物。
在另一些实施方式中，在形成铜或铜合金层之前，可选的镀覆籽层(未示出)可以形成在第二扩散阻挡材料20上。采用可选的镀覆籽层以选择性地促进随后的铜或铜合金层的电镀。可选的镀覆籽层可以包括Cu、Cu合金、Ir、Ir合金、Ru、Ru合金(例如，TaRu合金)或者具有低的金属镀覆超电势的任何其他适当的贵金属或贵金属合金。通常，采用Cu或者Cu合金镀覆籽层。可选的籽层的厚度可以根据可选的镀覆籽层的材料以及用于形成可选的镀覆籽层的技术而改变。通常，可选的镀覆籽层具有从2nm至80nm的厚度。可选的镀覆籽层可以通过常规沉积工艺形成，包括例如CVD、PECVD、ALD和PVD。
现在参照图5，示出在第二扩散阻挡材料20的顶上形成铜或铜合金层之后图4的结构。在附图中被标示为元件22的铜或铜合金层填充至少一个开口的剩余部分并延伸到存在于至少一个开口16外部的第二扩散阻挡材料20的最上表面上。术语“铜合金”表示包括铜和至少一种其他元素(诸如，例如Al)的混合物。铜或铜合金层22可以利用任何常规沉积工艺形成，包括例如CVD、PECVD、PVD、溅射、镀覆、化学溶液沉积和化学镀。如所示的，铜或铜合金层22填充至少一个开口16的剩余部分并延伸到存在于每个第二电介质部分16L、16R的最上表面上的第二扩散阻挡材料20的暴露的最上表面上。
现在参照图6，示出在平坦化以及在铜结构22'的顶上形成石墨烯盖24之后图5的结构，该铜结构22'嵌入在第二电介质材料部分14L和14R之间的初始第二电介质材料14内。因此铜结构22'可以在这里被称为嵌入铜结构22'。本公开的石墨烯盖24具有高导电性(在悬浮的石墨烯中为大约10-6Ω·cm，在沉积于基板上的石墨烯中更低)，最重要的是，它具有防止Cu通过其扩散的能力。
在提供图6所示的结构中使用的平坦化工艺可以包括化学机械抛光(CMP)和/或研磨。平坦化工艺提供平坦的结构，其中第二电介质材料部分14L、14R、剩余的第二扩散阻挡材料20'(现在为U形)、剩余的第一扩散阻挡材料18'(现在也为U形)以及嵌入的铜结构22'(即，铜或铜合金层22的剩余部分)的最上表面彼此基本上共平面。术语“U形”表示该层包括从水平连接部分向上延伸的两个竖直部分。如果之前没有进行，则至少一种衬垫材料的剩余部分可以在本公开的此平坦化步骤期间从该结构去除。
在此实施方式中，石墨烯盖24直接形成在铜结构22'的最上表面上。石墨烯盖24具有与嵌入的铜结构22的边缘竖直地重合的边缘。因而，石墨烯盖24不延伸到第二电介质材料部分14L、14R、剩余的第二扩散阻挡材料20'(现在为U形)以及剩余的第一扩散阻挡材料18'中的任一个的最上表面上。因此石墨烯盖24被选择性地仅设置在铜结构22'的暴露的最上表面的顶上。
石墨烯盖24可以由单层石墨烯(标称为0.34nm厚)、数层石墨烯(2至10个石墨烯层)、多层石墨烯(>10个石墨烯层)、单层、数层和多层石墨烯的混合物、或者与非晶和/或无序的碳相混合的石墨烯层的任何组合构成，该非晶和/或无序的碳相由在较低温度(在200℃至900℃之间)的石墨烯形成导致。如果需要，石墨烯盖24还可以包括取代的(其中石墨烯中的C原子用共价键合到次近邻(nnn)原子的掺杂原子取代)和掺杂的原子或分子，该掺杂的原子或分子不与石墨烯形成共价键并位于石墨烯层的顶上或者在数层或多层的插入夹层的(intercalated)石墨烯的情况下位于石墨烯层之间。
在一个实施方式中，石墨烯盖24可以利用选择性沉积工艺诸如化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)或紫外线(UV)辅助CVD形成。在本公开中可采用的选择性沉积工艺在催化石墨烯的生长的任何金属性表面(诸如，例如Cu、Ru、Ir、Rh、Pt、Co及其合金)上发生。在金属性表面上的选择性沉积(即，石墨烯的催化生长)可以在直到但不超过400℃的温度进行。在一个实施方式中，石墨烯的选择性生长发生在从200℃到400℃的温度。在另一实施方式中，石墨烯的选择性生长发生在从350℃到400℃的温度。应注意到，在包含Cu的互连结构中不使用超过400℃的生长温度，因为在这样的高温下Cu互连的完整性和使用寿命会被不利地影响。在本公开中可采用的用于石墨烯生长的选择性沉积工艺包括利用任何已知的碳源，包括例如苯、丙烷、乙烷及其他碳氢化合物和其他含C气体。
如果需要较高质量的石墨烯用于形成有效的盖层，则起初生长在Cu箔上的石墨烯可以被转移到需要被覆盖的互连水平(interconnect level)的表面上，然后通过光刻和RIE被可选择地图案化，使得石墨烯盖具有与嵌入的铜结构的边缘重合的边缘。一个或多个石墨烯层可以分别使用单个步骤或多个步骤的转移工艺被顺序地转移。Cu箔以及Cu箔可能位于其上的任何基底基板可以在转移工艺期间被去除。
当选择性沉积工艺用于形成石墨烯盖24时，石墨烯盖24的生长通过存在于铜结构22'中的铜或铜合金来催化。然而，石墨烯的生长不发生在电介质表面诸如第二电介质材料部分14L、14R的暴露的最上表面上。
应注意到，在图6所示的结构中，铜结构的最下表面分别通过第一扩散阻挡物材料18'和第二扩散阻挡物材料20'的剩余部分的水平连接部分而与第一电介质材料12的最上表面分离。
现在参照图7，示出在平坦化、在嵌入铜结构22'的顶上形成含金属的盖26、以及在含金属的盖的顶上形成石墨烯盖24之后图5的结构，其中石墨烯盖24和含金属的盖26具有与铜结构22'的边缘竖直地重合的边缘。图7所示的结构利用用于形成图6所示的结构的相同的处理步骤形成，除了在石墨烯形成之前含金属的盖26被选择性地形成在铜结构22'的顶上之外。如果要使用低温石墨烯生长方法，则这样的金属必须具有对于石墨烯形成的催化性能。否则，需要使用石墨烯转移和图案化的可选方法以在含金属的盖26的顶上形成石墨烯盖。
含金属的盖26包括比铜或铜合金更耐腐蚀或氧化的任何金属。在一个实施方式中，含金属的盖26可以包括潜在的石墨烯化(graphenization)催化剂，诸如例如Ru、Ir、Pt、Co、Rh或其合金诸如CoW或CoWP合金。在一些实施方式中，含金属的盖26由多层金属和/或金属合金叠层构成。含金属的盖26的厚度可以根据存在于盖中的金属和/或金属合金的类型、使用的沉积技术和条件以及盖内的金属和/或金属合金的数目而改变。通常，含金属的盖26具有从至的厚度。含金属的盖26利用化学沉积工艺(包括例如CVD、PECVD、低压CVD和ALD)而选择性地形成在铜结构22'的顶上。含金属的盖26通常形成在与用于生长石墨烯盖24的温度范围相同的温度范围内(即，直到但不超过400℃)。
在一些实施方式中，石墨烯盖24的生长通过含金属的盖26中的金属或金属合金来催化。然而，石墨烯的生长不发生在电介质表面诸如第二电介质材料部分14L、14R的暴露的最上表面上。
现在参照图8至图12，图8至图12示出根据本公开的另一实施方式的互连结构以及形成该互连结构的各个阶段。此实施方式的互连结构(例如，如图12所示)包括位于电介质材料部分14L和14R之间的至少一个铜结构28'。至少一个铜结构28'具有侧壁表面、最上表面和最下表面。此实施方式的结构还包括至少一个扩散阻挡材料(由第二扩散阻挡材料部分20'表示)，其具有与至少一个铜结构28'的最下表面接触的最上表面。至少一个扩散阻挡材料(由第一电介质材料部分18'和第二电介质材料部分20'两者表示)具有与至少一个铜结构28'的侧壁表面竖直地重合的边缘。此实施方式的结构还包括位于至少一个铜结构28'的最上表面的顶上以及在至少一个铜结构28'的侧壁表面上的石墨烯盖24'。
现在参照图8，示出可在本公开的另一实施方式中采用的自下而上包括基板10、第一电介质材料12、第一扩散阻挡材料的毯覆层18和第二扩散阻挡材料的毯覆层20的结构。基板10、第一电介质材料12、第一扩散阻挡材料18和第二扩散阻挡材料20包括以上在本公开的前一实施方式中提到的材料和厚度。
第一电介质材料12、第一扩散阻挡材料18和第二扩散阻挡材料20可以利用以上在本公开的前一实施方式中提到的技术中的一种形成。
在一些实施方式(未示出)中，可以使用单个扩散阻挡材料来代替图8所示的双扩散阻挡材料。此外，在另一些实施方式中，可选的镀覆籽层(如上所述)也可以在本公开的此实施方式中使用。
现在参照图9，示出在第二扩散阻挡材料的毯覆层20的顶上形成铜或铜合金的毯覆层28之后图8的结构。铜或铜合金的毯覆层28可以利用以上在形成铜或铜合金层22时提及的技术之一形成。
现在参照图10，示出在图案化铜或铜合金的毯覆层28、第二扩散阻挡材料的毯覆层20和第一扩散阻挡材料的毯覆层18之后图9的结构。在图10中，附图标记28'表示铜结构(即，铜或铜合金的毯覆层28的剩余部分)，附图标记20'表示第二扩散阻挡物的毯覆层20的剩余部分，附图标记18'表示第一扩散阻挡层的毯覆层18的剩余部分。在图10所示的结构中，铜结构28'、第二扩散阻挡物的毯覆层的剩余部分20'、以及第一扩散阻挡层的毯覆层的剩余部分18'具有彼此竖直地重合的边缘。图10所示的结构可以利用光刻和蚀刻形成。单个蚀刻或多个蚀刻工艺可以用于形成图10所示的结构。蚀刻在第一电介质材料12的最上表面的顶上停止。
现在参照图11，示出在铜结构28'的所有暴露表面上形成石墨烯盖24'之后图10的结构。在此实施方式中，石墨烯盖24'连续地位于铜结构28'的暴露的竖直侧壁(即，侧壁表面)和最上表面上。此实施方式的石墨烯盖24'可以利用与本公开的前一实施方式中提及的相同的工艺(即，选择性沉积或转移)形成，其中石墨烯盖24仅形成在铜结构22'的暴露的最上结构上。
在一些实施方式中，在形成石墨烯盖24'之前，含金属的盖(未示出)可以形成在铜结构28'的暴露的竖直表面(即，侧壁表面)和最上表面上，之后石墨烯盖24'可以通过在前一实施方式中描述的方法形成在含金属的盖上面。含金属的盖连续地存在于至少一个铜结构28'的侧壁表面和最上表面上。当形成含金属的盖时，含金属的盖包括如上所述地用于含金属的盖26的金属之一，以上在形成含金属的盖26时提到的技术中的一种也可以在这里用于本公开的此实施方式中。
现在参照图12，示出在形成与被石墨烯覆盖的铜结构邻接的电介质材料部分14L、14R之后图11的结构。电介质材料部分14L、14R通过首先沉积如上所述的用于第二电介质材料14的第二电介质材料中的一种、然后利用常规的回蚀刻工艺回蚀刻所沉积的第二电介质材料而形成。
虽然已经关于本公开的优选的实施方式具体示出和描述了本公开，但是本领域技术人员将理解，可以在形式和细节上进行上述和其他的变化，而没有背离本公开的精神和范围。因此，本公开不旨在被限于所描述和示出的精确的形式和细节，而是落入权利要求书的范围内。

Claims (27)

1.一种互连结构，包括：
至少一个铜结构，容纳在存在于电介质材料中的至少一个开口内，所述至少一个铜结构具有与所述电介质材料的最上表面共平面的最上表面；以及
石墨烯盖，位于所述至少一个铜结构的所述最上表面的顶上，其中所述石墨烯盖具有与所述至少一个铜结构的边缘竖直地重合的边缘。
2.如权利要求1所述的互连结构，其中含金属的盖位于所述石墨烯盖与所述铜结构的所述最上表面之间，其中所述含金属的盖具有与所述石墨烯盖的边缘和所述铜结构的边缘竖直地重合的边缘。
3.如权利要求1所述的互连结构，还包括容纳在所述至少一个开口内并将所述铜结构的每个边缘与所述电介质材料分离的至少一个U形扩散阻挡材料。
4.如权利要求3所述的互连结构，其中所述至少一个U形扩散阻挡材料包括第一扩散阻挡材料和第二扩散阻挡材料，其中所述第一扩散阻挡材料选自金属氮化物，所述第二扩散阻挡材料选自金属。
5.如权利要求1所述的互连结构，其中另一电介质材料位于容纳所述铜结构的所述电介质材料之下，其中所述铜结构的最下表面与所述另一电介质材料的最上表面通过至少一个U形扩散阻挡材料的水平连接部分而分离。
6.如权利要求5所述的互连结构，其中所述至少一个U形扩散阻挡材料包括第一扩散阻挡材料和第二扩散阻挡材料，其中所述第一扩散阻挡材料选自金属氮化物，所述第二扩散阻挡材料选自金属。
7.如权利要求5所述的互连结构，其中基板位于所述另一电介质材料之下，该基板包括至少一种半导体材料。
8.如权利要求1所述的互连结构，其中所述石墨烯盖包括单层石墨烯、数层石墨烯、多层石墨烯、单层、数层和多层石墨烯的混合物、或者与非晶和/或无序的碳相混合的石墨烯层的任何组合。
9.一种互连结构，包括：
至少一个铜结构，位于电介质材料部分之间，所述至少一个铜结构具有侧壁表面、最上表面和最下表面；
至少一个扩散阻挡材料，具有与所述至少一个铜结构的所述最下表面接触的最上表面，所述至少一个扩散阻挡材料具有与所述至少一个铜结构的所述竖直的侧壁表面竖直地重合的边缘；和
石墨烯盖，位于所述至少一个铜结构的所述最上表面的顶上以及位于所述至少一个铜结构的所述侧壁表面上。
10.如权利要求9所述的互连结构，其中所述至少一个扩散阻挡材料包括第一扩散阻挡材料和第二扩散阻挡材料，其中所述第一扩散阻挡材料选自金属氮化物，所述第二扩散阻挡材料选自金属。
11.如权利要求9所述的互连结构，还包括位于所述至少一个扩散阻挡材料之下的另一电介质材料。
12.如权利要求11所述的互连结构，还包括基板，该基板包括至少一种半导体材料并位于所述另一电介质材料之下。
13.如权利要求9所述的互连结构，其中所述石墨烯盖包括单层石墨烯、数层石墨烯、多层石墨烯、单层、数层、和多层石墨烯的混合物、或者与非晶和/或无序的碳相混合的石墨烯层的任何组合。
14.如权利要求9所述的互连结构，还包括位于所述石墨烯盖和所述至少一个铜结构之间的含金属的盖，所述含金属的盖连续地存在于所述至少一个铜结构的所述最上表面和所述侧壁表面上。
15.一种形成互连结构的方法，包括：
提供包括至少一个铜结构的结构，所述至少一个铜结构容纳在存在于电介质材料中的至少一个开口内，所述至少一个铜结构具有与所述电介质材料的最上表面共平面的最上表面；以及
在所述至少一个铜结构的所述最上表面的顶上形成石墨烯盖，其中所述石墨烯盖具有与所述至少一个铜结构的边缘竖直地重合的边缘。
16.如权利要求15所述的方法，其中形成所述石墨烯盖包括在不超过400℃的温度进行的选择性沉积工艺。
17.如权利要求16所述的方法，其中所述选择性沉积工艺包括选择碳源以及使用所述碳源生长石墨烯层。
18.如权利要求15所述的方法，其中形成所述石墨烯盖包括：
从Cu箔转移石墨烯并图案化所述石墨烯使得它的边缘与所述至少一个铜结构的所述竖直的侧壁表面重合。
19.如权利要求15所述的方法，其中所述结构还包括容纳在所述至少一个开口内并将所述铜结构的每个边缘与所述电介质材料分离的至少一个U形扩散阻挡材料。
20.如权利要求19所述的方法，其中所述至少一个U形扩散阻挡材料包括第一扩散阻挡材料和第二扩散阻挡材料，其中所述第一扩散阻挡材料选自金属氮化物，所述第二扩散阻挡材料选自金属。
21.一种形成互连结构的方法，包括：
自下而上提供至少一个扩散阻挡材料的毯覆层和铜或铜合金的毯覆层的叠层；
图案化所述叠层，形成位于至少一个扩散阻挡材料部分的顶上的至少一个铜结构，其中所述至少一个铜结构具有与所述至少一个扩散阻挡材料部分的边缘竖直地重合的边缘；
在所述至少一个铜结构的最上表面和侧壁表面的顶上形成石墨烯盖；以及
通过沉积和蚀刻形成与所述至少一个铜结构的每一侧相邻的电介质材料部分，其中每个电介质材料部分至少通过所述石墨烯盖与所述至少一个铜结构的所述侧壁表面之一分离。
22.如权利要求21所述的方法，其中形成所述石墨烯盖包括在不超过400℃的温度进行的选择性沉积工艺。
23.如权利要求22所述的方法，其中所述选择性沉积工艺包括选择碳源以及使用所述碳源生长石墨烯层。
24.如权利要求21所述的方法，其中形成所述石墨烯盖包括：
从Cu箔转移石墨烯以及图案化所述石墨烯。
25.如权利要求21所述的方法，其中所述至少一个扩散阻挡材料的毯覆层包括第一扩散阻挡材料和第二扩散阻挡材料，其中所述第一扩散阻挡材料选自金属氮化物，所述第二扩散阻挡材料选自金属。
26.如权利要求21所述的方法，其中所述至少一个扩散阻挡材料的毯覆层位于另一电介质材料的顶上。
27.如权利要求25所述的方法，还包括基板，该基板包括至少一种半导体材料并位于所述另一电介质材料之下。
CN201380032724.8A 2012-05-10 2013-04-08 用于铜互连结构的石墨烯盖 Active CN104428893B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/468,693 2012-05-10
US13/468,693 US9472450B2 (en) 2012-05-10 2012-05-10 Graphene cap for copper interconnect structures
PCT/US2013/035552 WO2013169424A1 (en) 2012-05-10 2013-04-08 Graphene cap for copper interconnect structures

Publications (2)

Publication Number Publication Date
CN104428893A true CN104428893A (zh) 2015-03-18
CN104428893B CN104428893B (zh) 2017-11-28

Family

ID=49548021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380032724.8A Active CN104428893B (zh) 2012-05-10 2013-04-08 用于铜互连结构的石墨烯盖

Country Status (6)

Country Link
US (3) US9472450B2 (zh)
EP (1) EP2847792B1 (zh)
JP (1) JP6250037B2 (zh)
KR (1) KR102051517B1 (zh)
CN (1) CN104428893B (zh)
WO (1) WO2013169424A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106025033A (zh) * 2016-06-30 2016-10-12 大连德豪光电科技有限公司 一种led倒装芯片及其制备方法
CN106409755A (zh) * 2015-07-31 2017-02-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107680932A (zh) * 2016-08-01 2018-02-09 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
CN109148417A (zh) * 2018-09-03 2019-01-04 长江存储科技有限责任公司 一种晶圆的混合键合结构及方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9472450B2 (en) * 2012-05-10 2016-10-18 Samsung Electronics Co., Ltd. Graphene cap for copper interconnect structures
US20140145332A1 (en) * 2012-11-26 2014-05-29 Globalfoundries Inc. Methods of forming graphene liners and/or cap layers on copper-based conductive structures
US8962473B2 (en) 2013-03-15 2015-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming hybrid diffusion barrier layer and semiconductor device thereof
US9209136B2 (en) 2013-04-01 2015-12-08 Intel Corporation Hybrid carbon-metal interconnect structures
WO2015126139A1 (en) * 2014-02-19 2015-08-27 Samsung Electronics Co., Ltd. Wiring structure and electronic device employing the same
KR102402545B1 (ko) * 2014-02-19 2022-05-27 삼성전자주식회사 배선 구조 및 이를 적용한 전자소자
CN103943562A (zh) * 2014-05-09 2014-07-23 浙江大学 一种具有石墨烯的互连线及其制备方法
US9754823B2 (en) * 2014-05-28 2017-09-05 International Business Machines Corporation Substrate including selectively formed barrier layer
JP6246676B2 (ja) * 2014-08-20 2017-12-13 株式会社東芝 半導体装置
KR102371295B1 (ko) * 2015-02-16 2022-03-07 삼성전자주식회사 확산 방지층을 포함하는 층 구조물 및 그 제조방법
KR101633039B1 (ko) * 2015-03-10 2016-06-23 한국과학기술원 표면 개질된 그래핀 캡핑층을 포함한 구리 배선 소자 및 그 제조 방법
US9412654B1 (en) * 2015-04-27 2016-08-09 International Business Machines Corporation Graphene sacrificial deposition layer on beol copper liner-seed for mitigating queue-time issues between liner and plating step
US9640430B2 (en) 2015-09-17 2017-05-02 Nxp Usa, Inc. Semiconductor device with graphene encapsulated metal and method therefor
US10514357B2 (en) 2016-03-25 2019-12-24 Honda Motor Co., Ltd. Chemical sensor based on layered nanoribbons
KR102579880B1 (ko) * 2016-05-12 2023-09-18 삼성전자주식회사 인터포저, 반도체 패키지, 및 인터포저의 제조 방법
US10269706B2 (en) * 2016-07-26 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
JP2018152413A (ja) 2017-03-10 2018-09-27 株式会社東芝 半導体装置及びその製造方法
KR102422422B1 (ko) * 2017-06-01 2022-07-19 삼성전자주식회사 그래핀을 포함하는 반도체 소자 및 그 제조방법
US10510657B2 (en) * 2017-09-26 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with interconnecting structure and method for manufacturing the same
US10347529B2 (en) * 2017-10-04 2019-07-09 Globalfoundries Inc. Interconnect structures
US11180373B2 (en) 2017-11-29 2021-11-23 Samsung Electronics Co., Ltd. Nanocrystalline graphene and method of forming nanocrystalline graphene
US10651083B2 (en) 2018-03-05 2020-05-12 International Business Machines Corporation Graded interconnect cap
KR102532605B1 (ko) * 2018-07-24 2023-05-15 삼성전자주식회사 나노결정질 그래핀 캡층을 포함하는 인터커넥트 구조체 및 이 인터커넥트 구조체를 포함하는 전자 소자
US11217531B2 (en) 2018-07-24 2022-01-04 Samsung Electronics Co., Ltd. Interconnect structure having nanocrystalline graphene cap layer and electronic device including the interconnect structure
KR20200011821A (ko) 2018-07-25 2020-02-04 삼성전자주식회사 탄소물 직접 성장방법
KR20200012237A (ko) * 2018-07-26 2020-02-05 삼성전자주식회사 배선 구조체 및 이를 적용한 전자소자
CN110776319A (zh) * 2018-07-31 2020-02-11 天津大学 一种全碳导热复合材料及其制备方法
CN109003985B (zh) * 2018-08-07 2024-03-29 长江存储科技有限责任公司 存储器结构及其形成方法
KR102554839B1 (ko) 2018-08-11 2023-07-11 어플라이드 머티어리얼스, 인코포레이티드 그래핀 확산 장벽
KR102601607B1 (ko) 2018-10-01 2023-11-13 삼성전자주식회사 그래핀의 형성방법
US10978342B2 (en) 2019-01-30 2021-04-13 International Business Machines Corporation Interconnect with self-forming wrap-all-around barrier layer
KR20200126721A (ko) 2019-04-30 2020-11-09 삼성전자주식회사 그래핀 구조체 및 그래핀 구조체의 형성방법
KR20210087823A (ko) * 2020-01-03 2021-07-13 삼성전자주식회사 선택적 그래핀 성장 방법
JP2023531617A (ja) * 2020-06-23 2023-07-25 ラム リサーチ コーポレーション 阻害剤としてグラフェンを使用する選択的堆積
KR20220028934A (ko) * 2020-08-31 2022-03-08 삼성전자주식회사 탄소층의 형성방법 및 인터커넥트 구조체의 형성방법
US11424198B2 (en) * 2020-09-01 2022-08-23 Nanya Technology Corporation Semiconductor device with graphene layers and method for fabricating the same
KR20220034498A (ko) 2020-09-11 2022-03-18 삼성전자주식회사 반도체 장치
US20220415818A1 (en) * 2021-06-25 2022-12-29 Intel Corporation Integrated circuit interconnect structures with graphene cap
US20230045140A1 (en) * 2021-08-05 2023-02-09 Tokyo Electron Limited Barrier Schemes for Metallization Using Manganese and Graphene

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084302A (en) * 1995-12-26 2000-07-04 Micron Technologies, Inc. Barrier layer cladding around copper interconnect lines
US20080251928A1 (en) * 2007-04-11 2008-10-16 Hui-Lin Chang Carbonization of metal caps
US20100051897A1 (en) * 2008-08-29 2010-03-04 Advanced Micro Devices, Inc. Device and process of forming device with device structure formed in trench and graphene layer formed thereover
US20110201201A1 (en) * 2010-01-26 2011-08-18 Wisconsin Alumni Research Foundation Methods of fabricating large-area, semiconducting nanoperforated graphene materials
US20110303899A1 (en) * 2010-06-10 2011-12-15 Applied Materials, Inc. Graphene deposition
US20120080796A1 (en) * 2010-10-05 2012-04-05 Kabushiki Kaisha Toshiba Device
US20120080661A1 (en) * 2010-10-05 2012-04-05 Kabushiki Kaisha Toshiba Graphene interconnection and method of manufacturing the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695810A (en) 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
US6342733B1 (en) 1999-07-27 2002-01-29 International Business Machines Corporation Reduced electromigration and stressed induced migration of Cu wires by surface coating
US6383917B1 (en) * 1999-10-21 2002-05-07 Intel Corporation Method for making integrated circuits
JP2004327561A (ja) 2003-04-22 2004-11-18 Ebara Corp 基板処理方法及び基板処理装置
US7008871B2 (en) * 2003-07-03 2006-03-07 International Business Machines Corporation Selective capping of copper wiring
US7636234B2 (en) 2004-08-09 2009-12-22 Lam Research Corporation Apparatus configurations for affecting movement of fluids within a microelectric topography processing chamber
US7396759B1 (en) 2004-11-03 2008-07-08 Novellus Systems, Inc. Protection of Cu damascene interconnects by formation of a self-aligned buffer layer
JP2007109736A (ja) * 2005-10-11 2007-04-26 Nec Electronics Corp 半導体装置およびその製造方法
US7977798B2 (en) * 2007-07-26 2011-07-12 Infineon Technologies Ag Integrated circuit having a semiconductor substrate with a barrier layer
JP5395542B2 (ja) * 2009-07-13 2014-01-22 株式会社東芝 半導体装置
US8753468B2 (en) 2009-08-27 2014-06-17 The United States Of America, As Represented By The Secretary Of The Navy Method for the reduction of graphene film thickness and the removal and transfer of epitaxial graphene films from SiC substrates
US8426309B2 (en) 2009-09-10 2013-04-23 Lockheed Martin Corporation Graphene nanoelectric device fabrication
EP2521165B1 (en) * 2009-12-28 2018-09-12 Fujitsu Limited Method for forming a wiring structure
JP5242643B2 (ja) 2010-08-31 2013-07-24 株式会社東芝 半導体装置
US8344358B2 (en) 2010-09-07 2013-01-01 International Business Machines Corporation Graphene transistor with a self-aligned gate
CN102054869B (zh) 2010-09-17 2012-12-19 中国科学院微电子研究所 一种石墨烯器件及其制造方法
US8476765B2 (en) * 2010-12-06 2013-07-02 Stmicroelectronics, Inc. Copper interconnect structure having a graphene cap
US8916851B2 (en) 2011-01-20 2014-12-23 Kurt Eaton Graphene-based device and methods of forming the same
US8440999B2 (en) 2011-02-15 2013-05-14 International Business Machines Corporation Semiconductor chip with graphene based devices in an interconnect structure of the chip
JP2012199520A (ja) * 2011-03-10 2012-10-18 Toshiba Corp 半導体装置およびその製造方法
US8501531B2 (en) 2011-04-07 2013-08-06 The United States Of America, As Represented By The Secretary Of The Navy Method of forming graphene on a surface
US8420531B2 (en) * 2011-06-21 2013-04-16 International Business Machines Corporation Enhanced diffusion barrier for interconnect structures
US9472450B2 (en) 2012-05-10 2016-10-18 Samsung Electronics Co., Ltd. Graphene cap for copper interconnect structures

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084302A (en) * 1995-12-26 2000-07-04 Micron Technologies, Inc. Barrier layer cladding around copper interconnect lines
US20080251928A1 (en) * 2007-04-11 2008-10-16 Hui-Lin Chang Carbonization of metal caps
US20100051897A1 (en) * 2008-08-29 2010-03-04 Advanced Micro Devices, Inc. Device and process of forming device with device structure formed in trench and graphene layer formed thereover
US20110201201A1 (en) * 2010-01-26 2011-08-18 Wisconsin Alumni Research Foundation Methods of fabricating large-area, semiconducting nanoperforated graphene materials
US20110303899A1 (en) * 2010-06-10 2011-12-15 Applied Materials, Inc. Graphene deposition
US20120080796A1 (en) * 2010-10-05 2012-04-05 Kabushiki Kaisha Toshiba Device
US20120080661A1 (en) * 2010-10-05 2012-04-05 Kabushiki Kaisha Toshiba Graphene interconnection and method of manufacturing the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409755A (zh) * 2015-07-31 2017-02-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN106409755B (zh) * 2015-07-31 2019-07-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN106025033A (zh) * 2016-06-30 2016-10-12 大连德豪光电科技有限公司 一种led倒装芯片及其制备方法
CN107680932A (zh) * 2016-08-01 2018-02-09 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US11328994B2 (en) 2016-08-01 2022-05-10 Semiconductor Manufacturing International (Shanghai) Corporation Method for fabricating CU interconnection using graphene
US11876050B2 (en) 2016-08-01 2024-01-16 Semiconductor Manufacturing International (Shanghai) Corporation Method for fabricating interconnection using graphene
CN109148417A (zh) * 2018-09-03 2019-01-04 长江存储科技有限责任公司 一种晶圆的混合键合结构及方法

Also Published As

Publication number Publication date
EP2847792B1 (en) 2022-06-01
JP2015519749A (ja) 2015-07-09
US9472450B2 (en) 2016-10-18
EP2847792A1 (en) 2015-03-18
CN104428893B (zh) 2017-11-28
US20130302978A1 (en) 2013-11-14
US20140127896A1 (en) 2014-05-08
KR20150012251A (ko) 2015-02-03
US8623761B2 (en) 2014-01-07
US8895433B2 (en) 2014-11-25
WO2013169424A1 (en) 2013-11-14
JP6250037B2 (ja) 2017-12-20
KR102051517B1 (ko) 2019-12-03
US20130299988A1 (en) 2013-11-14
EP2847792A4 (en) 2016-01-13

Similar Documents

Publication Publication Date Title
CN104428893B (zh) 用于铜互连结构的石墨烯盖
US9000594B2 (en) Use of graphene to limit copper surface oxidation, diffusion and electromigration in interconnect structures
US7834457B2 (en) Bilayer metal capping layer for interconnect applications
US9293412B2 (en) Graphene and metal interconnects with reduced contact resistance
JP5255292B2 (ja) ２層金属キャップを有する相互接続構造体及びその製造方法
US8716863B2 (en) Structure and method for high performance interconnect
US8796853B2 (en) Metallic capped interconnect structure with high electromigration resistance and low resistivity
US8232196B2 (en) Interconnect structure having a via with a via gouging feature and dielectric liner sidewalls for BEOL integration
US7605072B2 (en) Interconnect structure with a barrier-redundancy feature
US7867895B2 (en) Method of fabricating improved interconnect structure with a via gouging feature absent profile damage to the interconnect dielectric
US8952488B2 (en) Low cost anti-fuse structure
US8492270B2 (en) Structure for nano-scale metallization and method for fabricating same
KR20130098979A (ko) 전기 전도성 래미네이트 구조물, 전기 인터커넥트, 및 전기 인터커넥트 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant