JP2023531617A - 阻害剤としてグラフェンを使用する選択的堆積 - Google Patents

阻害剤としてグラフェンを使用する選択的堆積 Download PDF

Info

Publication number
JP2023531617A
JP2023531617A JP2022577465A JP2022577465A JP2023531617A JP 2023531617 A JP2023531617 A JP 2023531617A JP 2022577465 A JP2022577465 A JP 2022577465A JP 2022577465 A JP2022577465 A JP 2022577465A JP 2023531617 A JP2023531617 A JP 2023531617A
Authority
JP
Japan
Prior art keywords
graphene
metal
layer
dielectric layer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022577465A
Other languages
English (en)
Inventor
ナーケヴィキュート・イエヴァ
ヴァラダラジャン・バドリ・エヌ
シャーマ・カシシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2023531617A publication Critical patent/JP2023531617A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/407—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

【解決手段】グラフェンは、半導体基板の誘電体層に対して金属層上に選択的に堆積される。誘電体材料は、半導体基板の金属層に対して誘電体層上に選択的に堆積される。グラフェンは、誘電体材料の堆積中に阻害剤として機能する高品質のグラフェン膜である。いくつかの実施態様では、誘電体材料は、金属酸化物であってもよい。いくつかの実施態様では、誘電体材料は、低ｋ誘電体材料であってもよい。グラフェンは、半導体集積プロセス全体を通して残っている。いくつかの実施態様では、グラフェンは、グラフェンの表面上への堆積を可能にするために後で改質されてもよく、またはグラフェンは、その後除去されてもよい。【選択図】図８Ｄ

Description

［参照による援用］
本出願の一部として、本明細書と同時にＰＣＴ出願願書が提出される。この同時出願されたＰＣＴ出願願書に明記され、本出願が利益または優先権を主張する各出願は、参照によりその全体があらゆる目的で本明細書に組み込まれる。
グラフェンは、原子が単一の原子シートに正六角形パターンで配列されている炭素の同素体である。グラフェンは、他の好ましい性質の中でも特に、その高い電気伝導性、高い熱伝導性、優れた機械的強度および靭性、光透過性、ならびに高い電子移動度のために、多くの分野および産業で関心を集めている。半導体産業においては、グラフェンへの関心が高まっている。
ここで提供される背景技術は、本開示の内容を概ね提示することを目的とする。この背景技術で説明される範囲内における、現時点で名前を挙げられている発明者らによる研究、ならびに出願の時点で先行技術として別途みなされ得ない説明の態様は、明示または暗示を問わず、本開示に対抗する先行技術として認められない。
本明細書では、誘電体層上への選択的堆積の方法が提供される。方法は、半導体基板を設けることを含み、半導体基板は、誘電体層に形成された金属層を備え、金属層は、露出した金属表面を有する。方法は、露出した金属表面上にグラフェンを選択的に堆積することと、誘電体層上に誘電体材料を選択的に堆積することとをさらに含む。
いくつかの実施態様では、グラフェンの表面は、水素末端部位およびヒドロキシル末端部位を含まないか、または実質的に含まない。いくつかの実施態様では、グラフェンは、誘電体材料が誘電体層上に選択的に堆積される場合、グラフェン上への誘電体材料の堆積を阻害する。いくつかの実施態様では、誘電体材料は、金属酸化物を含む。いくつかの実施態様では、金属酸化物は、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、酸化亜鉛、酸化チタン、またはそれらの組み合わせを含む。いくつかの実施態様では、金属酸化物の厚さは、約５Å～約６０Åである。いくつかの実施態様では、誘電体材料は、低ｋ誘電体材料を含む。いくつかの実施態様では、方法は、低ｋ誘電体材料およびグラフェン上に金属酸化物を堆積することであって、金属酸化物は、低ｋ誘電体材料とは異なるエッチング選択性を有し、低ｋ誘電体材料の厚さは、金属酸化物の厚さの少なくとも２倍であることをさらに含む。いくつかの実施態様では、金属層は、銅、コバルト、ルテニウム、ニッケル、モリブデン、またはそれらの組み合わせを含む。いくつかの実施態様では、グラフェンを非直接プラズマに曝露してグラフェンの表面を改質し、熱ベースの堆積技法によってグラフェンの改質された表面および誘電体材料上に金属酸化物を堆積する。いくつかの実施態様では、金属酸化物を堆積することは、原子層堆積（ＡＬＤ）によって酸化アルミニウムを堆積することを含む。いくつかの実施態様では、方法は、グラフェンを除去することと、露出した金属表面および誘電体材料上に金属酸化物を堆積することとをさらに含む。いくつかの実施態様では、方法は、グラフェンを非直接プラズマに曝露してグラフェンの表面を改質することと、非直接プラズマ堆積技法によってグラフェンの改質された表面および誘電体材料上に気密バリアを堆積することとをさらに含む。いくつかの実施態様では、気密バリアを堆積することは、遠隔水素プラズマ化学気相堆積（ＣＶＤ）を使用して、窒素ドープ炭化ケイ素、酸素ドープ炭化ケイ素、または窒化ケイ素を堆積することを含む。いくつかの実施態様では、非直接プラズマは、酸素、アンモニア、窒素、またはそれらの組み合わせのラジカルと混合された水素のラジカルを含む。いくつかの実施態様では、方法は、グラフェンを除去することと、露出した金属表面および誘電体材料上に気密バリアを堆積することとをさらに含む。いくつかの実施態様では、露出した金属表面上にグラフェンを選択的に堆積することは、１つまたは複数の炭化水素前駆体を反応チャンバ内に半導体基板に向かって流すことと、水素ソースガスから、遠隔プラズマ源で水素のラジカルを生成することと、水素のラジカルを反応チャンバ内に半導体基板に向かって導入することであって、水素のラジカルは、１つまたは複数の炭化水素前駆体と反応し、露出した金属表面上にグラフェンを堆積することとを含む。
本明細書では、基板処理装置も提供される。装置は、反応チャンバと、反応チャンバ内にあり、基板を支持するように構成された基板支持体であって、基板は、誘電体層に形成された金属層を備え、金属層は、露出した金属表面を有する基板支持体と、反応チャンバの上流にある遠隔プラズマ源であって、露出した金属表面は、遠隔プラズマ源に向かって面している遠隔プラズマ源と、反応チャンバ内にあり、遠隔プラズマ源から下流にある１つまたは複数のガス出口と、コントローラとを備える。コントローラは、基板の露出した金属表面上にグラフェンを選択的に堆積し、基板の誘電体層上に誘電体材料を選択的に堆積する動作を実施するように構成される。
本明細書では、半導体デバイスも提供される。半導体デバイスは、第１の誘電体層と、第１の誘電体層に形成された第１の金属層と、第１の誘電体層に対して第１の金属層の上面上に選択的に形成された選択的グラフェン膜と、第１の金属層に対して第１の誘電体層の上面上に選択的に形成された選択的誘電体層とを備える。
いくつかの実施態様では、選択的誘電体層は、金属酸化物を含み、第１の誘電体層は、低ｋ誘電体材料を含み、第１の金属層は、銅、コバルト、ルテニウム、ニッケル、モリブデン、またはそれらの組み合わせを含む。いくつかの実施態様では、半導体デバイスは、選択的誘電体層および選択的グラフェン膜の上のエッチング停止層であって、エッチング停止層は、金属酸化物を含むエッチング停止層をさらに備える。いくつかの実施態様では、半導体デバイスは、エッチング停止層の上の第２の誘電体層と、第２の誘電体層に形成された第２の金属層と、第２の誘電体層に形成されたビアであって、ビアは、選択的グラフェン膜と第２の金属層との間にあり、ビアは、第１の金属層と第２の金属層との間の電気的相互接続を提供するビアとをさらに備える。いくつかの実施態様では、エッチング停止層のエッチング選択性は、第２の誘電体層とは異なり、選択的誘電体層のエッチング選択性は、エッチング停止層とは異なる。
図１は、いくつかの実施態様による、グラフェンがその上に堆積された金属表面を有する例示的な基板の断面概略図である。
図２は、いくつかの実施態様による、遠隔プラズマ源を有する例示的なプラズマ処理装置の概略図である。
図３は、いくつかの実施態様による、単層グラフェンおよび多層グラフェンの例のラマンスペクトルを示すグラフである。
図４は、いくつかの実施態様による、基板の金属表面上にグラフェンを堆積する例示的な方法のフロー図である。
図５Ａは、「部分的にランディングした」ビアを伴う例示的なデュアルダマシン製作プロセスの断面概略図である。 図５Ｂは、「部分的にランディングした」ビアを伴う例示的なデュアルダマシン製作プロセスの断面概略図である。 図５Ｃは、「部分的にランディングした」ビアを伴う例示的なデュアルダマシン製作プロセスの断面概略図である。 図５Ｄは、「部分的にランディングした」ビアを伴う例示的なデュアルダマシン製作プロセスの断面概略図である。
図５Ｅは、歯形の穴をもたらす「部分的にランディングした」ビアを有する例示的な半導体デバイスの断面概略図である。
図６Ａは、阻害剤として自己組織化単分子層（ＳＡＭ）を使用する選択的堆積のプロセスの断面概略図である。 図６Ｂは、阻害剤として自己組織化単分子層（ＳＡＭ）を使用する選択的堆積のプロセスの断面概略図である。
図７は、いくつかの実施態様による、グラフェンを使用する選択的堆積の例示的な方法のフロー図である。
図８Ａは、いくつかの実施態様による、阻害剤としてグラフェンを使用する選択的堆積のプロセスの断面概略図である。 図８Ｂは、いくつかの実施態様による、阻害剤としてグラフェンを使用する選択的堆積のプロセスの断面概略図である。 図８Ｃは、いくつかの実施態様による、阻害剤としてグラフェンを使用する選択的堆積のプロセスの断面概略図である。 図８Ｄは、いくつかの実施態様による、阻害剤としてグラフェンを使用する選択的堆積のプロセスの断面概略図である。 図８Ｅは、いくつかの実施態様による、阻害剤としてグラフェンを使用する選択的堆積のプロセスの断面概略図である。
図９は、いくつかの実施態様による、デュアルダマシン構造内に選択的グラフェン膜および選択的誘電体層を有する例示的な半導体デバイスの断面概略図である。
本開示では、「半導体ウエハ」、「ウエハ」、「基板」、「ウエハ基板」、および「部分的に製作された集積回路」という用語は、互換的に使用される。当業者は、「部分的に製作された集積回路」という用語が、集積回路製作の多くの段階のいずれかにあるケイ素ウエハを指すことができることを理解するであろう。半導体デバイス産業で使用されるウエハまたは基板は、典型的には、２００ｍｍ、または３００ｍｍ、または４５０ｍｍの直径を有する。以下の詳細な説明は、本開示がウエハ上で実施されることを想定している。しかし、本開示はそのように限定されない。ワークピースは、様々な形状、サイズ、および材料のものであり得る。半導体ウエハに加えて、本開示を利用することができる他のワークピースには、プリント回路基板などの様々な物品が挙げられる。
グラフェンの堆積
半導体用途において、大面積のグラフェン膜を合成することへの関心が高まっている。しかし、十分な量で、半導体集積に適した条件下でグラフェンを製造することに関連する多くの課題が存在する。欠陥を最小限に抑えてグラフェンを成長させることが困難であるため、多くの製造方法は表面被覆率が低いという問題がある。したがって、大面積のグラフェン膜、特に半導体ウエハ上の大面積のグラフェン膜を製造するためのスケーラビリティは、特定の問題を表す。さらに、グラフェン膜は、典型的には、熱化学気相堆積（ＣＶＤ）によって成長される。大面積かつ高品質のグラフェンの合成には、熱ＣＶＤ法が一般的に好まれている。しかし、グラフェンの熱ＣＶＤはしばしば高温で実施され、これは必ずしも半導体用途に適合するとは限らない。このような高温下では、半導体ウエハ上の半導体および金属などの様々な材料が物理的に損傷を受ける場合がある。
熱ＣＶＤは、グラフェンを堆積する一般的な方法である。熱ＣＶＤプロセスは、ガス状前駆体の活性化、および適切な基板上に安定した固体膜を形成する化学反応の少なくとも２つのステップを伴う。熱ＣＶＤでは、ガス状前駆体の活性化は、熱分解によって行われ得る。高温において、炭化水素前駆体が熱分解し、基板表面上に吸着する。炭化水素ラジカルは化学的に反応性があり、基板表面と相互作用することができる。基板表面は、グラフェンの核形成および成長のための触媒として作用する金属表面であり得る。いかなる理論にも限定されるものではないが、触媒金属表面は、炭素原子が他の炭素原子と結合し得、それによってグラフェンの核形成および成長を促進するように炭化水素ラジカルを脱水素化することができる。銅などの様々な遷移金属が、グラフェンの核形成および成長のための触媒として認識されている。
炭化水素種の活性化およびグラフェン成長は、グラフェンが成長する温度および金属表面などの要因に依存し得る。加えて、グラフェン成長は、金属表面上の炭素溶解度に依存し得る。金属が高い炭素溶解度を有する場合、炭素は金属により容易に溶解し、金属表面上に沈殿する傾向がある。これは一般に、複数の核形成部位および金属表面上の予測不可能な量の偏析炭素のために、均一性の低いグラフェン層およびより多くの微細構造欠陥をもたらす。ニッケル基板が、例えば、高い炭素溶解度を有し、典型的には、低品質のグラフェンまたは無秩序な炭素の複数の層をもたらす。金属が低い炭素溶解度を有する場合、炭素は金属に溶解しにくくなり、金属表面上における炭素吸着原子の広範な表面移動をもたらし、バルク金属への拡散が最小限となる。これは一般に、より制御された成長により、より均一なグラフェン層およびより少ない微細構造欠陥をもたらす。銅基板が、例えば、低い炭素溶解度を有し、高品質のグラフェンのエピタキシャル成長をもたらす。高品質のグラフェンは、単層、二層、または数層のグラフェン膜として成長させることができる。
プラズマ強化化学気相堆積（ＰＥＣＶＤ）は、グラフェンを堆積する別の方法である。熱ＣＶＤ法が熱分解によって炭化水素前駆体を活性化するのに対し、ＰＥＣＶＤ法では、プラズマによって生成されたエネルギーを与えられた電子は、炭化水素前駆体のイオン化、励起、および解離を引き起こす。プラズマは、ｉｎ－ｓｉｔｕでまたは遠隔で形成することができる。典型的には、炭化水素前駆体（例えば、メタン）がプラズマ中で活性化され、基板がプラズマに曝露される。プラズマは、無線周波数（ＲＦ）プラズマ源、マイクロ波（ＭＷ）プラズマ源、表面波（ＳＷ）プラズマ源、または遠隔プラズマ源を使用して生成することができる。一例として、分子水素およびメタンガスを反応チャンバに導入し、直接ＲＦプラズマを点火して基板上でのグラフェン成長を促進することができる。ＰＥＣＶＤでは、いくつかのＰＥＣＶＤ法におけるグラフェン成長は、熱ＣＶＤ法と比較してより低い温度で実施される場合がある。さらに、いくつかのＰＥＣＶＤ法におけるグラフェン成長は、誘電体材料などの非金属基板上で達成される場合がある。言い換えると、プラズマベースの方法は、金属触媒の非存在下でグラフェンを堆積することができる。プラズマベースの方法は、より低い温度で、かつ金属触媒の支援なしにグラフェンを堆積することができる。
図１Ａは、いくつかの実施態様による、グラフェンがその上に堆積された金属表面を有する例示的な基板の断面概略図を示している。基板１００は、任意のウエハ、半導体ウエハ、部分的に製作された集積回路、プリント回路基板、ディスプレイスクリーン、または他の適切なワークピースであり得る。いくつかの実施態様では、基板１００は、ケイ素（Ｓｉ）基板などの半導体基板である。基板１００は、金属表面１０１を含むことができる。以下で説明するように、金属表面１０１は、感温下層と呼ぶこともできる。いくつかの実施態様では、金属表面１０１は、遷移金属などの任意の適切な金属を含むことができる。例えば、金属表面１０１は、銅（Ｃｕ）、ルテニウム（Ｒｕ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、またはそれらの組み合わせを含んでもよい。グラフェン膜１０２が、金属表面１０１上に堆積され得る。
いくつかの実施態様では、基板１００の金属表面１０１上へのグラフェン膜１０２の堆積は、遠隔水素プラズマＣＶＤによって達成され得る。いくつかの他の実施態様では、基板１００の金属表面１０１上へのグラフェン膜１０２の堆積は、熱ＣＶＤまたはＰＥＣＶＤなどの任意の適切な堆積技法を使用して達成され得る。遠隔水素プラズマＣＶＤ法は、バックエンド（ＢＥＯＬ）半導体処理などの半導体処理に適合する低温においてグラフェン膜１０２を堆積することができる。いくつかの実施態様では、グラフェン膜１０２は、約５００℃未満、約４５０℃未満、約４００℃未満、約３５０℃未満、約３００℃未満、または約２００℃～約４００℃の温度で堆積されてもよい。
遠隔水素プラズマＣＶＤを使用してグラフェン膜１０２を堆積する場合、炭化水素前駆体が基板１００の金属表面１０１に流され、水素ラジカルが炭化水素前駆体流の上流の遠隔プラズマ源で生成される。水素ラジカルは炭化水素前駆体と相互作用して遠隔プラズマ源から下流の炭化水素前駆体を活性化し、活性化された炭化水素前駆体は金属表面１０１と相互作用してグラフェン膜１０２を堆積させる。いくつかの実施態様では、炭化水素前駆体は、アルケン基またはアルキン基を含む。
本開示のいくつかの実施態様では、基板１００は、感温下層１０１を含むことができる。感温下層１０１は、感温限界（ｔｅｍｐｅｒａｔｕｒｅ ｓｅｎｓｉｔｉｖｅ ｌｉｍｉｔ）を有し得る。感温下層１０１の感温限界を超えると、感温下層１０１は溶融するか、場合によっては物理的に損傷を受ける。感温限界は、感温下層１０１の多くの材料について約４００℃～約７００℃であり得る。いくつかの熱ＣＶＤ法およびいくつかの従来のプラズマベースのＣＶＤ法は、感温下層１０１の感温限界を超える場合がある。感温下層１０１の例には、銅、コバルト、およびルテニウムなどの遷移金属が挙げられ得る。いくつかの実施態様では、グラフェン膜１０２は、感温下層１０１上に堆積される。いくつかの実施態様では、グラフェン膜１０２は、感温下層１０１を溶融させたり場合によっては物理的に損傷させたりしない十分に低い温度で堆積される。基板１００は、半導体ウエハまたは半導体ワークピースであってもよい。したがって、グラフェン膜１０２は、フルウエハレベルで基板１００上に大面積のグラフェン膜として堆積されてもよい。
いくつかの実施態様では、グラフェン膜１０２は、遠隔水素プラズマＣＶＤを使用して堆積される。本明細書で使用される場合、文献における「遠隔」という用語は、一般に、プラズマから基板が離れていることを指す。本明細書で使用される場合、「遠隔プラズマ」は、プラズマ生成が基板から離れた場所で行われるプラズマである。ここで、遠隔水素プラズマは、水素ラジカルを含むことができるが、炭素ラジカルを含まない。代わりに、炭素ラジカルが遠隔プラズマ源から下流で生成される。これは、いくつかの実施態様の「遠隔プラズマ」では、前駆体ガスがプラズマ生成領域に導入されないことを意味する。炭化水素前駆体は反応チャンバ内に独立して流され、遠隔プラズマ源から生成された水素ラジカルによって活性化される。さらに、炭素ラジカルは、アルケン基またはアルキン基を含む炭化水素前駆体から生成される。実際、アルカン（例えば、メタン）である炭化水素前駆体は、遠隔水素プラズマＣＶＤを伴う実施態様では堆積しない。遠隔水素プラズマＣＶＤ法を使用すると、グラフェン堆積物は、金属表面上に選択的に堆積する。グラフェンは、誘電体表面または他の非金属表面上に堆積しない。遠隔水素プラズマＣＶＤ法は、半導体用途に適した低温において高品質のグラフェン膜を堆積することができる例示的な方法である。例えば、高品質のグラフェン膜は、ダマシンまたはデュアルダマシン構造におけるバリア層として機能することができる。さらに、高品質のグラフェンは、金属表面上のキャッピング層として機能することができ、したがって表面散乱を低減することによって抵抗を低減する。しかし、高品質のグラフェン膜は、多数の産業用途において使用することができることが理解されるであろう。
本開示の一態様は、本明細書に記載のグラフェン堆積法を達成するように構成された装置である。適切な装置は、プロセス動作を達成するためのハードウェアと、本開示に従ってプロセス動作を制御するための命令を有するシステムコントローラとを含む。いくつかの実施態様では、前述のプロセス動作を実施するための装置は、遠隔プラズマ源を含むことができる。遠隔プラズマ源は、直接プラズマと比較して穏やかな反応条件を提供する。
図２は、いくつかの実施態様による、遠隔プラズマ源を有する例示的なプラズマ処理装置の概略図を示している。プラズマ処理装置２００は、反応チャンバ２０４から分離された遠隔プラズマ源２０２を含む。遠隔プラズマ源２０２は、シャワーヘッド２０６を介して反応チャンバ２０４と流体結合され、シャワーヘッド２０６は、マルチポートガス分配器とも呼ばれることがある。ラジカル種は、遠隔プラズマ源２０２で生成され、反応チャンバ２０４に供給される。１つまたは複数の炭化水素前駆体が、遠隔プラズマ源２０２から下流で、かつシャワーヘッド２０６から下流で反応チャンバ２０４に供給される。１つまたは複数の炭化水素前駆体は、反応チャンバ２０４の化学気相堆積ゾーン２０８内でラジカル種と反応し、基板２１２の前面上にグラフェン膜を堆積する。化学気相堆積ゾーン２０８は、基板２１２の前面に隣接する環境を含み、ここでは基板２１２の前面が遠隔プラズマ源２０２に面する。
基板２１２は、基板支持体または台座２１４上に支持される。台座２１４は、反応チャンバ２０４内で移動し、化学気相堆積ゾーン２０８内に基板２１２を位置決めすることができる。図２に示す実施形態では、台座２１４は、化学気相堆積ゾーン２０８内で基板２１０を上昇させた状態で示されている。台座２１４はまた、いくつかの実施形態では基板２１２の温度を調整することができ、これにより基板２１２上の熱活性化表面反応に対していくつかの選択的制御を提供することができる。
図２は、遠隔プラズマ源２０２の周りに配置されたコイル２１８を示し、遠隔プラズマ源２０２は、外壁（例えば、石英ドーム）を含む。コイル２１８は、プラズマ発生器コントローラ２２２に電気的に結合され、プラズマ発生器コントローラ２２２は、誘導結合プラズマ生成を介してプラズマ領域２２４内にプラズマを形成および維持するために使用され得る。いくつかの実施態様では、プラズマ発生器コントローラ２２２は、電力をコイル２１８に供給するための電源を含むことができ、電力は、プラズマ生成中に約１～６キロワット（ｋＷ）の範囲であり得る。いくつかの実施態様では、平行プレートまたは容量結合プラズマ生成用の電極またはアンテナを使用して、誘導結合プラズマ生成ではなく、プラズマ励起を介してラジカルの連続供給を生成することができる。プラズマ領域２２４内でプラズマを点火および維持するために使用される機構に関係なく、ラジカル種は膜堆積中にプラズマ励起を使用して連続的に生成することができる。いくつかの実施態様では、水素ラジカルは、定常状態の膜堆積中にほぼ定常状態の条件下で生成されるが、過渡現象が膜堆積の開始時および終了時に発生する場合がある。
水素ラジカルの供給はプラズマ領域２２４内で連続的に生成され得、その間に水素ガスまたは他のソースガスが遠隔プラズマ源２０２に供給されている。励起された水素ラジカルは、遠隔プラズマ源２０２内で生成され得る。エネルギーの再励起もしくは再供給、または他のラジカルとの再結合が行われない場合、励起された水素ラジカルはエネルギーを失うか、または緩和する。したがって、励起された水素ラジカルは緩和し、実質的に低エネルギー状態または基底状態にある水素ラジカルを形成することになり得る。実質的に低エネルギー状態または基底状態にある水素ラジカル。
水素ガス（Ｈ2）または他のソースガスは、１つまたは複数の追加ガスで希釈することができる。これらの１つまたは複数の追加ガスは、遠隔プラズマ源２０２に供給され得る。いくつかの実施態様では、水素ガスまたは他のソースガスは、１つまたは複数の追加ガスと混合されてガス混合物を形成し、１つまたは複数の追加ガスは、キャリアガスを含むことができる。追加ガスの非限定的な例には、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、および窒素（Ｎ2）が挙げられ得る。１つまたは複数の追加ガスは、遠隔プラズマ源２０２内の定常状態のプラズマ条件を支持もしくは安定化するか、または一時的なプラズマの点火プロセスもしくは消滅プロセスを支援することができる。いくつかの実施態様では、例えば、ヘリウムで水素ガスまたは他のソースガスを希釈することにより、付随するプラズマ崩壊なしにより高い全圧を可能にすることができる。別の言い方をすれば、水素ガスとヘリウムの希釈ガス混合物は、遠隔プラズマ源２０２へのプラズマ電力を増加させることなく、より高い総ガス圧を可能にすることができる。特定の実施形態では、水素ガスは、ヘリウムなどのキャリアで提供される。一例として、水素ガスは、約１～２５％の水素または約１～１０％の水素の濃度でヘリウムキャリアで提供され得る。
図２に示すように、ソースガス供給部２２６が、水素ガスまたはソースガスを供給するために遠隔プラズマ源２０２と流体結合される。加えて、追加ガス供給部２２８が、１つまたは複数の追加ガスを供給するために遠隔プラズマ源２０２と流体結合される。１つまたは複数の追加ガスはまた、共反応剤ガスを含むことができる。図２の実施形態は、ソースガスと１つまたは複数の追加ガスのガス混合物が別々のガス出口を通して導入されることを図示しているが、ガス混合物は遠隔プラズマ源２０２に直接導入されてもよいことが理解されるであろう。すなわち、予混合された希釈ガス混合物は、単一のガス出口を通して遠隔プラズマ源２０２に供給され得る。
励起された水素およびヘリウムラジカルならびに緩和されたガス／ラジカルなどのガスは、遠隔プラズマ源２０２から流れ出てシャワーヘッド２０６を介して反応チャンバ２０４内に流れる。シャワーヘッド２０６内および反応チャンバ２０４内のガスは、一般に、内部で継続的なプラズマ励起を受けない。いくつかの実施態様では、シャワーヘッド２０６は、イオンフィルタおよび／または光子フィルタを含む。イオンおよび／もしくは光子をフィルタリングすることにより、基板の損傷、分子の望ましくない再励起、ならびに／または反応チャンバ２０４内の炭化水素前駆体の選択的崩壊もしくは分解を低減することができる。シャワーヘッド２０６は、複数のガスポート２３４を有し、ガスの流れを反応チャンバ２０４内に拡散させることができる。いくつかの実施態様では、複数のガスポート２３４は、相互に離間していてもよい。いくつかの実施態様では、複数のガスポート２３４は、遠隔プラズマ源２０２と反応チャンバ２０４を分離するプレートを通って延びる規則的に離間したチャネルまたは貫通穴のアレイとして配置されてもよい。複数のガスポート２３４は、遠隔プラズマ源２０２から反応チャンバ２０４内への既存のラジカルを円滑に分散および拡散させることができる。
典型的な遠隔プラズマ源は、反応容器から遠く離れている。結果として、例えば、壁衝突事象を介したラジカル消滅および再結合は、実質的に活性種を減少させる可能性がある。対照的に、いくつかの実施態様では、複数のガスポート２３４についての寸法は、典型的な処理条件下での平均自由行程またはガス流滞留時間を考慮して構成され、反応チャンバ２０４内へのラジカルの自由通過を支援することができる。いくつかの実施態様では、複数のガスポート２３４についての開口部は、シャワーヘッド２０６の露出した表面積の約５％～約２０％を占めることができる。いくつかの実施態様では、複数のガスポート２３４は各々、約３：１～１０：１、または約６：１～約８：１の軸方向長さ対直径比を有することができる。このようなアスペクト比は、複数のガスポート２３４を通過するラジカル種についての壁衝突頻度を低減しながら、励起状態のラジカル種の大部分が基底状態のラジカル種に緩和するのに十分な時間を提供することができる。いくつかの実施態様では、複数のガスポート２３４の寸法は、シャワーヘッド２０６を通過するガスの滞留時間が、励起状態のラジカル種の典型的なエネルギー緩和時間よりも長くなるように構成することができる。水素ソースガスについての励起状態のラジカル種は、図２において●Ｈ*で表記され得、水素ソースガスについての基底状態のラジカル種は、図２において●Ｈで表記され得る。
いくつかの実施態様では、複数のガスポート２３４を出る励起状態のラジカル種は、反応チャンバ２０４の内部に含まれる緩和ゾーン２３８内に流れることができる。緩和ゾーン２３８は、化学気相堆積ゾーン２０８の上流、かつシャワーヘッド２０６の下流に位置決めされる。シャワーヘッド２０６を出る励起状態のラジカル種の実質的にすべてまたは少なくとも９０％が、緩和ゾーン２３８において緩和状態のラジカル種に遷移する。別の言い方をすれば、緩和ゾーン２３８に入る励起状態のラジカル種（例えば、励起された水素ラジカル）のほとんどすべてが、緩和ゾーン２３８を出る前に脱励起されるか、または緩和状態のラジカル種（例えば、基底状態の水素ラジカル）に遷移する。いくつかの実施態様では、緩和ゾーン２３８のプロセス条件または幾何学的形状は、緩和ゾーン２３８を通って流れるラジカル種の滞留時間、例えば、平均自由行程および平均分子速度によって決定される時間が緩和ゾーン２３８から流れ出る緩和状態のラジカル種をもたらすように構成され得る。
シャワーヘッド２０６から緩和ゾーン２３８へのラジカル種の送給により、１つまたは複数の炭化水素前駆体が化学気相堆積ゾーン２０８に導入され得る。１つまたは複数の炭化水素前駆体は、ガス分配器またはガス出口２４２を介して導入することができ、ガス出口２４２は、前駆体供給源２４０と流体結合することができる。緩和ゾーン２３８は、シャワーヘッド２０６とガス出口２４２との間の空間内に含まれ得る。ガス出口２４２は、１つまたは複数の炭化水素前駆体の流れが緩和ゾーン２３８から流れるガス混合物と平行な方向に導入され得るように、相互に離間した開口部を含み得る。ガス出口２４２は、シャワーヘッド２０６および緩和ゾーン２３８から下流に位置することができる。ガス出口２４２は、化学気相堆積ゾーン２０８および基板２１２から上流に位置することができる。化学気相堆積ゾーン２０８は、反応チャンバ２０４の内部において、ガス出口２４２と基板２１２との間に位置する。
１つまたは複数の炭化水素前駆体の流れの実質的にすべては、シャワーヘッド２０６に隣接する励起状態のラジカル種と混合するのを防止され得る。緩和状態または基底状態のラジカル種は、基板２１２に隣接する領域において１つまたは複数の炭化水素前駆体と混合する。化学気相堆積ゾーン２０８は、基板２１２に隣接する領域を含み、緩和状態または基底状態のラジカル種は、１つまたは複数の炭化水素前駆体と混合する。緩和状態または基底状態のラジカル種は、グラフェンのＣＶＤ形成中に気相において１つまたは複数の炭化水素前駆体と混合する。
いくつかの実施態様では、共反応剤がシャワーヘッド２０６から導入され、遠隔プラズマ源２０２で生成されたラジカル種と共に、反応チャンバ２０４内に流されてもよい。これは、遠隔プラズマ源２０２に提供される共反応剤ガスのラジカルおよび／またはイオンを含み得る。共反応剤は、追加ガス供給部２２８から供給されてもよい。いくつかの実施態様では、共反応剤は、窒素ガス（Ｎ2）などの窒素含有剤を含むことができる。例えば、基板２１２の金属表面の前処理中、窒素のラジカルおよび／またはイオンが生成され、水素のラジカル種と共に流されてもよい。
ガス出口２４２は、１つまたは複数の炭化水素前駆体の逆拡散または逆流を防止するのに十分な距離だけシャワーヘッド２０６から分離することができる。これにより、水素のラジカル種が励起状態から緩和状態（例えば、基底状態）に遷移するのに十分な時間を与えることができる。いくつかの実施態様では、ガス出口２４２は、約０．５インチ～約５インチ、または約１．５インチ～約４．５インチ、または約１．５インチ～約３インチの距離だけ複数のガスポート２３４から分離されてもよい。
プロセスガスは、ポンプ（図示せず）に流体結合された出口２４８を介して反応チャンバ２０４から除去することができる。したがって、過剰な炭化水素前駆体、共反応剤、ラジカル種、ならびに希釈剤および置換ガスまたはパージガスは、反応チャンバ２０４から除去され得る。いくつかの実施態様では、システムコントローラ２５０が、プラズマ処理装置２００と動作可能に通信する。いくつかの実施態様では、システムコントローラ２５０は、データシステム２５４（例えば、メモリ）に保持された命令を実行するように構成されたプロセッサシステム２５２（例えば、マイクロプロセッサ）を含む。いくつかの実施態様では、システムコントローラ２５０は、プラズマ発生器コントローラ２２２と通信し、プラズマパラメータおよび／または条件を制御することができる。いくつかの実施態様では、システムコントローラ２５０は、台座２１４と通信し、台座の高さおよび温度を制御することができる。いくつかの実施態様では、システムコントローラ２５０は、とりわけ、ＲＦ電力設定、周波数設定、デューティサイクル、パルス時間、反応チャンバ２０４内の圧力、遠隔プラズマ源２０２内の圧力、ソースガス供給部２２６および追加ガス供給部２２８からのガス流量、前駆体供給源２４０および他の源からのガス流量、台座２１４の温度、ならびに反応チャンバ２０４の温度などの他の処理条件を制御することができる。
コントローラ２５０は、プラズマ処理装置２００の動作のためのプロセス条件を制御するための命令を含み得る。コントローラ２５０は、典型的には、１つまたは複数のメモリデバイスと、１つまたは複数のプロセッサとを含む。プロセッサは、ＣＰＵまたはコンピュータ、アナログおよび／またはデジタル入出力接続、ステッピングモータコントローラボードなどを含み得る。適切な制御動作を実施するための命令が、プロセッサ上で実行される。これらの命令は、コントローラ２５０に関連付けられたメモリデバイスに格納されてもよいし、またはネットワークを介して提供されてもよい。
特定の実施形態では、コントローラ２５０は、本明細書に記載のプラズマ処理装置２００のすべてまたはほとんどの活動を制御する。例えば、コントローラ２５０は、グラフェンの堆積に関連付けられたプラズマ処理装置２００のすべてまたはほとんどの活動、および任意選択で、グラフェンを含む製作フローにおける他の動作を制御することができる。コントローラ２５０は、タイミング、ガス組成、ガス流量、チャンバ圧力、チャンバ温度、ＲＦ電力レベル、基板位置、および／または他のパラメータを制御するための一連の命令を含むシステム制御ソフトウェアを実行することができる。いくつかの実施形態では、コントローラ２５０に関連付けられたメモリデバイスに格納された他のコンピュータプログラム、スクリプト、またはルーチンを用いることができる。基板２１２に隣接する環境で比較的穏やかな反応条件を提供するために、ＲＦ電力レベル、プラズマ領域２２４へのガス流量、化学気相堆積ゾーン２０８へのガス流量、およびプラズマ点火のタイミングなどのパラメータは、コントローラ２５０によって調整および維持することができる。加えて、基板位置を調整することで、基板２１２に隣接する環境における高エネルギーラジカル種の存在をさらに低減することができる。マルチステーションリアクタでは、コントローラ２５０は、異なる装置ステーションに対して異なるまたは同一の命令を含むことができ、したがって装置ステーションが独立してまたは同期して動作することを可能にする。
いくつかの実施形態では、コントローラ２５０は、１つまたは複数の炭化水素前駆体をガス出口２４２を通して反応チャンバ２０４内に流すこと、ソースガスを遠隔プラズマ源２０２内に提供すること、１つまたは複数の炭化水素前駆体の上流の遠隔プラズマ源２０２内でソースガスの１つまたは複数のラジカル種を生成すること、１つまたは複数のラジカル種を遠隔プラズマ源２０２から反応チャンバ２０４内に導入し、１つまたは複数の炭化水素前駆体と反応させて基板２１２の金属表面上にグラフェンを堆積することなどの動作を実施するための命令を含んでもよい。基板２１２に隣接する環境における反応チャンバ２０４内の１つまたは複数のラジカル種は、基底状態の水素ラジカルであり得る。いくつかの実施態様では、コントローラ２５０は、グラフェンを堆積する前に基板２１２の金属表面を処理するための命令を含んでもよい。いくつかの実施態様では、コントローラ２５０は、約４００℃以下、または約２００℃～約４００℃に基板２１２の温度を維持するための命令を含んでもよい。いくつかの実施態様では、１つまたは複数の炭化水素前駆体の各々は、アルケン基またはアルキン基を含む。
いくつかの実施形態では、装置２００は、コントローラ２５０に関連付けられたユーザインターフェースを含み得る。ユーザインターフェースは、ディスプレイ画面、装置２００および／またはプロセス条件のグラフィカルソフトウェアディスプレイ、ならびにポインティングデバイス、キーボード、タッチスクリーン、マイクロフォンなどのユーザ入力デバイスを含むことができる。
上記の動作を制御するためのコンピュータプログラムコードは、任意の従来のコンピュータ可読プログラミング言語（例えば、アセンブリ言語、Ｃ、Ｃ＋＋、パスカル、フォートランなど）で書かれ得る。コンパイルされたオブジェクトコードまたはスクリプトは、プログラムに識別されたタスクを実施するためにプロセッサによって実行される。
プロセスを監視するための信号は、システムコントローラのアナログおよび／またはデジタル入力接続によって提供されてもよい。プロセスを制御するための信号は、処理システムのアナログおよびデジタル出力接続で出力される。
一般に、本明細書に記載の方法は、１つまたは複数の処理ツール、１つまたは複数のチャンバ、１つまたは複数の処理用プラットフォーム、および／または特定の処理構成要素（ウエハ台座、ガス流システムなど）などの半導体処理機器を含むシステム上で実施することができる。これらのシステムは、半導体ウエハまたは基板の処理前、処理中、および処理後のシステム動作を制御するための電子機器と一体化されてもよい。一般に、電子機器は「コントローラ」と呼ばれ、１つまたは複数のシステムの様々な構成要素または副部品を制御してもよい。コントローラは、処理要件および／またはシステムのタイプに応じて、本明細書に開示されるプロセスのいずれかを制御するようにプログラムされてもよい。そのようなプロセスとしては、処理ガスの送給、温度設定（例えば、加熱および／または冷却）、圧力設定、真空設定、電力設定、ＲＦ発生器設定、ＲＦ整合回路設定、周波数設定、流量設定、流体送給設定、位置および動作設定、ツールに対するウエハの搬入と搬出、ならびに、特定のシステムに接続または連動する他の搬送ツールおよび／またはロードロックに対するウエハの搬入と搬出が含まれる。
広義には、コントローラは、命令を受信し、命令を発行し、動作を制御し、洗浄動作を可能にし、エンドポイント測定を可能にするなどの様々な集積回路、論理、メモリ、および／またはソフトウェアを有する電子機器として定義されてもよい。集積回路は、プログラム命令を記憶するファームウェアの形式のチップ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）として定義されたチップ、および／または１つまたは複数のマイクロプロセッサ、すなわちプログラム命令（例えば、ソフトウェア）を実行するマイクロコントローラを含んでもよい。プログラム命令は、様々な個々の設定（またはプログラムファイル）の形式でコントローラに通信される命令であって、特定のプロセスを半導体ウエハ上で、または半導体ウエハ用に、またはシステムに対して実行するための動作パラメータを定義してもよい。動作パラメータは、いくつかの実施形態では、１つまたは複数の層、材料（例えば、炭化ケイ素）、表面、回路、および／またはウエハダイの製作における１つまたは複数の処理ステップを実現するためプロセスエンジニアによって定義されるレシピの一部であってもよい。
コントローラは、いくつかの実施態様では、システムと統合または結合されるか、他の方法でシステムにネットワーク接続されるコンピュータの一部であってもよく、またはそのようなコンピュータに結合されてもよく、またはそれらの組み合わせであってもよい。例えば、コントローラは、「クラウド」内にあってもよいし、ファブホストコンピュータシステムのすべてもしくは一部であってもよい。これにより、ウエハ処理の遠隔アクセスが可能となる。コンピュータは、システムへの遠隔アクセスを可能にして、製作動作の現在の進捗状況を監視し、過去の製作動作の履歴を検討し、複数の製作動作から傾向または性能基準を検討し、現在の処理のパラメータを変更し、現在の処理に続く処理ステップを設定するか、または新しいプロセスを開始してもよい。いくつかの例では、遠隔コンピュータ（例えば、サーバ）は、ネットワークを通じてプロセスレシピをシステムに提供することができる。そのようなネットワークは、ローカルネットワークまたはインターネットを含んでいてもよい。遠隔コンピュータは、パラメータおよび／または設定のエントリまたはプログラミングを可能にするユーザインターフェースを含んでもよく、そのようなパラメータおよび／または設定は、その後遠隔コンピュータからシステムに通信される。いくつかの例では、コントローラは命令をデータの形式で受信する。そのようなデータは、１つまたは複数の動作中に実施される各処理ステップのためのパラメータを特定するものである。パラメータは、実施されるプロセスのタイプ、およびコントローラが連動または制御するように構成されるツールのタイプに特有のものであってもよいことを理解されたい。したがって、上述したように、コントローラは、例えば、互いにネットワーク接続され共通の目的（本明細書で説明されるプロセスおよび制御など）に向けて協働する１つまたは複数の個別のコントローラを備えることによって分散されてもよい。このような目的のための分散型コントローラの例として、チャンバ上の１つまたは複数の集積回路であって、（例えば、プラットフォームレベルで、または遠隔コンピュータの一部として）遠隔配置されておりチャンバにおけるプロセスを制御するよう組み合わせられる１つまたは複数の集積回路と通信するものが挙げられるであろう。
本明細書に記載のグラフェン堆積に加えて、例示的なシステムは、プラズマエッチングチャンバまたはモジュール、堆積チャンバまたはモジュール、スピンリンスチャンバまたはモジュール、金属めっきチャンバまたはモジュール、洗浄チャンバまたはモジュール、ベベルエッジエッチングチャンバまたはモジュール、物理気相堆積（ＰＶＤ）チャンバまたはモジュール、化学気相堆積（ＣＶＤ）チャンバまたはモジュール、原子層堆積（ＡＬＤ）チャンバまたはモジュール、原子層エッチング（ＡＬＥ）チャンバまたはモジュール、イオン注入チャンバまたはモジュール、追跡チャンバまたはモジュール、ならびに半導体ウエハの製作および／または製造に関連するか使用されてもよい任意の他の半導体処理システムを含むことができる。
上記のように、ツールによって実施される１つまたは複数のプロセスステップに応じて、コントローラは、１つまたは複数の他のツール回路もしくはモジュール、他のツール構成要素、クラスタツール、他のツールインターフェース、隣接するツール、近接するツール、工場全体に位置するツール、メインコンピュータ、別のコントローラ、または半導体製造工場内のツール場所および／もしくはロードポートに対してウエハの容器を搬入および搬出する材料搬送に使用されるツールと通信してもよい。
グラフェンの特徴付けのために、ラマン分光法を使用することができる。ラマン分光法はまた、グラフェン層の数、ならびにグラフェンにおける無秩序の量を決定するのにも適しているものであり得る。ラマンスペクトルでグラフェンの特定の特徴を識別することによって、グラフェンを無秩序層または非晶質炭素層と区別することができる。
図３は、いくつかの実施態様による、単層グラフェンおよび多層グラフェンの例のラマンスペクトルを示すグラフを示している。グラフェンは、約１５８０ｃｍ-1でのＧピークおよび約２６８０ｃｍ-1での２Ｄピークの存在によってラマンスペクトルにおいて特徴付けることができ、２Ｄピークは、一般に、強度がＧピーク以上である。２Ｄピークの強度がＧピークよりも著しく小さい場合、堆積膜は、グラフェンとして特徴付けられない。２ＤピークおよびＧピークの存在は、一般に、グラフェンの存在の強力な指標である。しかし、無秩序炭素または非晶質炭素は、約１３８０ｃｍ-1にＤピークが存在することによってラマンスペクトルにおいて特徴付けることができる。無秩序が増加するにつれて、Ｄピークのラマン強度は通常増加する。Ｄピークが高いほど、堆積状態のグラフェンにおける欠陥の数が多くなる。そのような欠陥には、限定はしないが、グラフェンの欠如を知らせる空孔、またはグラフェンの平面構造を場合によっては破壊する異なるグラフェン結晶の粒界が挙げられ得る。
ラマン分光法を使用して、グラフェン層の数を決定することもできる。いくつかの実施態様では、２Ｄピークの強度対Ｇピークの強度の比（Ｉ2D／ＩG）は、グラフェン層の数に対応することができる。具体的には、Ｉ2D／ＩGの比が２よりも大きい場合、堆積されたグラフェン膜は、単層グラフェンに対応する。Ｉ2D／ＩGの比が、図３に示すように１よりもわずかに大きいかまたは１よりもわずかに小さい場合、堆積されたグラフェン膜は、二層グラフェンまたは数層のグラフェンにそれぞれ対応し得る。
ラマン分光法を使用して、グラフェン構造内の結晶の粒径およびタイプを決定することもできる。いくつかの実施態様では、Ｇピークの強度対Ｄピークの強度の比（ＩG／ＩD）は、粒径に対応することができる。比が増加するにつれて、これは結晶粒径が増加していることも示している。加えて、比が減少するにつれて、これはグラフェンの平面構造を場合によっては破壊する可能性のある欠陥の数が増加していることも示している。
いくつかの実施態様では、金属表面上に堆積されたグラフェン膜は、約１０ｎｍ以下、約５ｎｍ以下、約３ｎｍ以下、または約１ｎｍ以下の厚さを有する。グラフェン膜の厚さは、それが堆積される金属表面に依存し得る。例えば、グラフェン膜は、銅上に堆積される場合、単層または数単層の厚さであり得、その厚さは約１ｎｍ未満であり得る。グラフェン膜は、単層グラフェン、二層グラフェン、または数層のグラフェンであってもよい。これは、グラフェン膜が銅などの金属上に堆積される場合に発生し得る。別の例では、グラフェン膜は、コバルトなどの他の金属上に堆積される場合、数ナノメートルの厚さ（例えば、約２～３ｎｍ）であり得る。
図４は、いくつかの実施態様による、基板の金属表面上にグラフェンを堆積する例示的な方法のフロー図を示している。プロセス４００の動作は、異なる順序で、および／または異なる、より少ない数の、または追加の数の動作で実施されてもよい。プロセス４００の動作は、図２に示すプラズマ処理装置を使用して実施されてもよい。いくつかの実施態様では、プロセス４００の動作は、少なくとも部分的に、１つまたは複数の非一時的コンピュータ可読媒体に格納されたソフトウェアに従って実施され得る。
プロセス４００のブロック４１０において、基板の金属表面は、グラフェンを堆積する前に任意選択で処理され得る。グラフェン堆積は、グラフェンが成長する金属表面の滑らかさおよび純度に依存し得る。表面処理技法を金属表面上に適用して基板を研磨し、不純物を除去することができる。基板の研磨は、いくつかの実施態様ではライトエッチングによって実施され得る。不純物の除去は、例えば、金属酸化物を除去する化学処理によって実施されてもよい。不純物の除去は、追加的または代替的に、化学機械平坦化（ＣＭＰ）プロセスからの残留物または汚染物質の除去を伴い得る。いくつかの実施態様では、金属表面の処理は、拡散バリア堆積、エッチングストッパ堆積（ｅｔｃｈ ｓｔｏｐ ｄｅｐｏｓｉｔｉｏｎ）、または気密バリア堆積の前に行うことができる。
いくつかの実施態様では、基板の金属表面を処理することは、金属表面を還元ガス種のプラズマに曝露することを含み得る。金属表面の処理は、プラズマへの曝露による不純物の除去および／または金属酸化物の還元を少なくとも含むことができる。いくつかの実施態様では、プラズマは、還元ガス種のイオンおよびラジカルを含むことができる。還元ガス種は、例えば、水素ガス（Ｈ2）、アンモニア（ＮＨ3）、またはそれらの組み合わせを含み得る。したがって、金属表面は、Ｈ2プラズマ、ＮＨ3プラズマ、またはＨ2／ＮＨ3プラズマによって処理することができる。プラズマは、直接（ｉｎ－ｓｉｔｕ）プラズマまたは遠隔プラズマであってもよい。いくつかの実施態様では、金属表面を還元ガス種のプラズマに曝露することは、金属表面を遠隔水素プラズマに曝露することを含む。
いくつかの実施態様では、金属表面を処理することは、金属表面をシアノベースのラジカル種に曝露することをさらに含む。いくつかの他の実施態様では、金属表面を処理することは、金属表面を還元ガス種に曝露する代わりに、金属表面をシアノベースのラジカル種に曝露することを含む。シアノベースのラジカル種は、グラフェン成長の前に金属表面を平滑化するためにライトエッチングを実施することができる。金属表面をシアノベースのラジカル種に曝露することは、金属表面を還元ガス種のプラズマに曝露する前または後に行うことができる。これは、多段階前処理プロセスと呼ぶことができる。多段階前処理プロセス、または多段階前処理プロセスの少なくともいくつかのステップは、グラフェンを堆積するためのプラズマ処理装置と同じまたは異なる装置で実施されてもよい。金属表面をシアノベースのラジカル種に曝露することは、金属表面を還元ガス種のプラズマに曝露することと同時に行うことができる。これは、単一段階前処理プロセスと呼ぶことができる。単一段階前処理プロセスは、グラフェンを堆積するためのプラズマ処理装置と同じまたは異なる装置で実施されてもよい。
多段階前処理プロセスでは、シアノベースのラジカル種をプラズマを点火することによって生成することができ、プラズマは、直接（ｉｎ－ｓｉｔｕ）プラズマまたは遠隔プラズマであり得る。シアノベースのラジカル種は、少なくとも炭素含有ソースガスおよび窒素含有ソースガスを含むガス混合物から、または炭素－窒素（ＣＮ）結合を有する前駆体を含むガス混合物から生成され得る。したがって、金属表面を処理することは、少なくとも炭素含有ソースガスおよび窒素含有ソースガスから、または炭素－窒素結合を有する前駆体から、シアノベースのラジカル種を含むプラズマを生成することをさらに含むことができる。例えば、炭化水素前駆体、窒素ガス、および水素ガスのガス混合物をプラズマ発生器に供給し、ガス混合物のプラズマを点火してシアノベースのラジカル種を形成してもよい。
単一段階前処理プロセスでは、シアノベースのラジカル種は、下流の炭素含有前駆体を活性化することによって生成することができる。下流の炭素含有前駆体の活性化は、還元ガス種のプラズマによる表面前処理と同時に行われる。そのような場合、遠隔プラズマ源が下流の炭素含有前駆体の上流に位置決めされ、還元ガス種のプラズマは、遠隔プラズマ源で生成される。いくつかの実施態様では、下流の炭素含有前駆体は、炭化水素前駆体であってもよい。したがって、下流の炭素含有前駆体は、グラフェンの堆積に使用される炭化水素前駆体と化学的に同じであっても異なっていてもよい。そのような場合、還元ガス種のプラズマは、還元ガス種および窒素含有剤のプラズマである。例えば、還元ガス種は、水素ガスを含むことができる。窒素含有剤は、窒素ガスを含むことができる。したがって、還元ガス種および窒素含有剤のプラズマは、遠隔Ｈ2およびＮ2プラズマであり得る。還元ガス種の濃度は、プラズマ中の窒素含有剤の濃度よりも高くてもよい。いかなる理論にも限定されるものではないが、窒素含有剤のイオン／ラジカルは、下流の炭素含有前駆体と相互作用し、シアノベースのラジカル種を形成すると考えられている。シアノベースのラジカル種は、金属表面を平滑化するためにライトエッチングを実施することができ、還元ガス種のプラズマは、金属表面上の金属酸化物を金属に還元することができる。いくつかの他の実施態様では、下流の炭素含有前駆体は、１つまたは複数のＣＮ結合を含む前駆体ガスであってもよい。そのような前駆体は、還元ガス種のプラズマによって活性化することができ、還元ガス種のプラズマは、遠隔プラズマ源の上流で生成された遠隔プラズマである。場合によっては、還元ガス種のプラズマは、遠隔水素プラズマである。いかなる理論にも限定されるものではないが、水素のイオン／ラジカルは、１つまたは複数のＣＮ結合を有する下流の炭素含有前駆体と相互作用し、シアノベースのラジカル種を形成すると考えられている。
ブロック４１０における処理動作は多段階前処理プロセスおよび単一段階前処理プロセスに関して説明され得るが、金属表面の前処理は、そのような技法に限定されないことが理解されるであろう。基板の金属表面は、当技術分野で知られている任意の適切な表面処理技法を使用して、グラフェン堆積の前に前処理することができる。
プロセス４００のブロック４２０において、基板が反応チャンバ内に設けられ、基板は、金属表面を含む。いくつかの実施態様では、基板は、ブロック４１０における処理中に反応チャンバ内にすでに設けられていてもよい。基板は、半導体用途で使用される半導体基板であってもよい。金属表面は、遷移金属などの任意の適切な金属を含むことができる。例えば、金属表面は、銅、ルテニウム、ニッケル、モリブデン、コバルト、またはそれらの組み合わせを含むことができる。金属表面は、グラフェンの核形成および成長を促進するための触媒として機能することができる。グラフェンの堆積は、金属表面の特定の金属に対して選択的であり得る。別の言い方をすれば、グラフェンの堆積は、誘電体表面または他の非金属表面上では行われない場合がある。
反応チャンバは、基板を支持するための基板支持体または台座を含むことができる。遠隔プラズマ源は、シャワーヘッドを介して反応チャンバに流体結合することができる。基板の金属表面は、遠隔プラズマ源に向かって面していてもよい。前駆体ガスラインが、１つまたは複数のガス出口を介して反応チャンバに別々に流体結合され得る。１つまたは複数のガス出口は、遠隔プラズマ源から下流に位置することができる。１つまたは複数のガス出口は、炭化水素前駆体を反応チャンバ内に送給することができ、遠隔プラズマ源は、反応チャンバ内に送給するための水素ラジカルを生成することができる。
プロセス４００のブロック４３０において、１つまたは複数の炭化水素前駆体が反応チャンバ内に基板に向かって流される。１つまたは複数の炭化水素前駆体の各々は、アルケン基またはアルキン基を含む。これは、炭化水素前駆体が、１つまたは複数の炭素間二重結合および／または炭素間三重結合などの１つまたは複数の不飽和炭素結合を含むことを意味する。アルケン基またはアルキン基を有する炭化水素前駆体の例には、限定はしないが、トルエン、ベンゼン、エチレン、プロピレン、ブテン、ペンタジエン（例えば、１，４ペンタジエン）、ヘキセン、アセチレン、プロピン、ブチン、またはペンチンが挙げられる。いくつかの実施態様では、１つまたは複数の炭化水素前駆体の各々は、少なくとも２個の炭素原子、少なくとも３個の炭素原子、少なくとも４個の炭素原子、少なくとも５個の炭素原子、少なくとも６個の炭素原子、または少なくとも７個の炭素原子を有する炭素鎖を含み得る。
１つまたは複数の炭化水素前駆体は、反応チャンバに流体結合された１つまたは複数のガス出口を通って反応チャンバ内に流れることができる。１つまたは複数のガス出口は、遠隔プラズマ源から下流に位置決めされる。１つまたは複数の炭化水素前駆体のプラズマは、反応チャンバまたは遠隔プラズマ源では生成されない。むしろ、１つまたは複数の炭化水素前駆体は、遠隔プラズマ源で生成されたプラズマとは無関係に反応チャンバ内に流される。
１つまたは複数の炭化水素前駆体は、基板に向かって流されて、金属表面上に吸着するか、または基板の金属表面に隣接する環境に少なくとも位置決めされる。いくつかの実施態様では、１つまたは複数の炭化水素前駆体は、ブロック４４０および４５０で説明されるように、プラズマ生成およびプラズマ曝露と同時に反応チャンバ内に流される。いくつかの実施態様では、１つまたは複数の炭化水素前駆体は、ブロック４４０および４５０で説明されるように、プラズマ生成およびプラズマ曝露の前に反応チャンバ内に流される。
いくつかの実施態様では、１つまたは複数の炭化水素前駆体は、他の種、特にキャリアガスと共に、基板の金属表面に隣接する環境内に送給される。堆積反応面の上流において、１つまたは複数の炭化水素前駆体は、不活性キャリアガスと混合することができる。例示的な不活性キャリアガスには、限定はしないが、アルゴン（Ａｒ）およびヘリウム（Ｈｅ）が挙げられる。いくつかの実施態様では、１つまたは複数の炭化水素前駆体は、複数の炭化水素前駆体の混合物として送給される。複数の炭化水素前駆体は、得られるグラフェンに主要な主鎖またはマトリックスを形成するのに適切な等モルでまたは比較的同様の割合で存在し得る。他の実施態様では、複数の炭化水素前駆体の相対量は、等モルから実質的に偏っている。
プロセス４００のブロック４４０において、水素のラジカルが、水素ソースガスから、１つまたは複数の炭化水素前駆体の上流に位置決めされた遠隔プラズマ源で生成される。具体的には、水素のラジカルは、１つまたは複数の炭化水素前駆体を反応チャンバ内に導入するための１つまたは複数のガス出口から上流にある遠隔プラズマ源で生成される。遠隔プラズマ源は、誘導結合プラズマ源または容量結合プラズマ源など、プラズマ生成のための任意の適切なプラズマ源とすることができる。いくつかの実施態様では、水素ソースガスは、水素ガス（Ｈ2）である。いくつかの実施態様では、水素ガスは、ヘリウム（Ｈｅ）などの１つまたは複数の追加ガスと共に遠隔プラズマ源内に流される。特定の実施形態では、水素ソースガスがヘリウムなどのキャリアガスに提供される。一例として、水素ガスは、約１～２５％の水素または１～１０％の水素の濃度でヘリウムキャリアで提供され得る。したがって、場合によっては、Ｈ2／Ｈｅプラズマが遠隔プラズマ源で生成される。
プロセス４００のブロック４５０において、水素のラジカルは、反応チャンバ内に基板に向かって導入され、ここで水素のラジカルは、１つまたは複数の炭化水素前駆体と反応し、基板の金属表面上にグラフェンを堆積する。水素のラジカルは、励起されたラジカルが再結合することなく緩和されたラジカルに遷移するように、プロセス条件下で反応チャンバ内に送給される。圧力、ヘリウムなどのキャリアガスの割合、シャワーヘッドのガスポートの幾何学的形状、シャワーヘッドと１つまたは複数のガス出口との間の距離、および他のプロセス条件は、水素原子が再結合することなく低エネルギー状態（例えば、基底状態）のラジカルとして基板に遭遇するように構成される。いくつかの実施態様では、基板に隣接する環境における水素のラジカルのすべてまたは実質的にすべてが、基底状態の水素のラジカルである。このようにして、基板は、表面成長の損傷を最小限に抑える遠隔水素プラズマに曝露される。
生成されると、水素のラジカルは、励起エネルギー状態にあり得る。例えば、励起エネルギー状態にある水素は、少なくとも１０．２ｅＶ（第１の励起状態）のエネルギーを有することができる。励起された水素のラジカルは、グラフェン成長中に表面成長の損傷を引き起こす可能性がある。いくつかの実施態様では、励起された水素ラジカルがそのエネルギーを失うか、または緩和すると、励起された水素ラジカルは、実質的に低エネルギー状態の水素ラジカルまたは基底状態の水素ラジカルになり得る。いくつかの実施態様では、プロセス条件は、励起された水素ラジカルがエネルギーを失うかまたは緩和し、実質的に低エネルギー状態または基底状態の水素ラジカルを形成するように提供され得る。例えば、遠隔プラズマ源または関連する構成要素は、遠隔プラズマ源から基板に拡散する水素ラジカルの滞留時間が、励起された水素ラジカルのエネルギー緩和時間よりも長くなるように設計することができる。励起された水素原子ラジカルについてのエネルギー緩和時間は、約１×１０-3秒以下であり得る。励起された水素ラジカルがエネルギーを失って緩和し、基底状態の水素ラジカルを形成するように制御される他のプロセス条件には、限定はしないが、圧力、ガス流量、緩和ゾーンのサイズおよび幾何学的形状、シャワーヘッド内のガスポートのサイズおよび幾何学的形状、ならびに水素ソースガス対不活性キャリアガスの相対濃度が挙げられる。
基板の金属表面に隣接する環境は、１つまたは複数の炭化水素前駆体を含む場合がある。加えて、基板の金属表面に隣接する環境は、低エネルギー状態（例えば、基底状態）にある水素のラジカルを含む場合がある。基板の金属表面に隣接する環境は、金属表面、ならびに基板の露出した表面のすぐ上の空間を備える。実際、低エネルギー状態にある水素のラジカルによる炭化水素前駆体の活性化は、基板の金属表面上、または金属表面から距離を置いて起こり得る。いくつかの実施態様では、基板の金属表面からの距離は、基板の金属表面から約１００ミリメートル上までであってもよい。典型的には、基板の金属表面に隣接する環境における反応条件は、基板の金属表面全体にわたって概して均一であるが、いくらかの変動は許容され得る。
いくつかの実施態様では、水素原子ラジカルのすべて、または実質的にすべて、またはかなりの割合が基底状態にあり得、例えば、基板の金属表面に隣接する水素原子ラジカルの少なくとも約９０％または９５％が基底状態にある。本明細書で使用される場合、水素のラジカルは、「水素ラジカル」および「水素原子ラジカル」とも呼ばれる場合がある。水素原子ラジカルのかなりの割合が基底状態にある状態は、様々な技法によって達成することができる。図２に記載のようないくつかの装置は、この状態を達成するように設計されている。基底状態にある水素原子ラジカルを達成するためのプロセス条件は、基底状態よりも上の状態などの高エネルギー状態にかなりの量のイオン、電子、またはラジカル種を有さない場合がある。かなりの量のイオンまたは高エネルギーラジカルが存在すると、基板上で表面成長の損傷を引き起こし、低品質のグラフェンまたは無秩序な炭素成長をもたらす場合がある。いくつかの実施態様では、基板の金属表面に隣接する環境におけるイオンの濃度は、約１０7／ｃｍ3以下である。基底状態にある水素原子ラジカルは、１つまたは複数の炭化水素前駆体を活性化するのに十分なエネルギーを提供しながら、表面成長の損傷を制限するために金属表面に隣接する環境に穏やかな条件を提供することができる。
１つまたは複数の炭化水素前駆体は、水素のラジカルから下流の反応チャンバ内に流される。水素のラジカルは、１つまたは複数の炭化水素前駆体を導入するための１つまたは複数のガス出口から上流に位置する遠隔プラズマ源で生成される。水素のラジカルが１つまたは複数の炭化水素前駆体に達するまでに、水素のラジカルは、１つまたは複数の炭化水素前駆体と混合または相互作用して低エネルギー状態または基底状態にある。
いかなる理論にも限定されるものではないが、堆積反応においてより動力学的に好ましい反応機構の１つは、活性化された炭化水素前駆体をもたらす水素引き抜きを含む。いかなる理論にも限定されるものではないが、低エネルギー状態または基底状態にある水素ラジカルは、炭化水素分子内のアルキン基またはアルケン基と相互作用し、活性化されたアルカン（例えば、メタン）の形成をもたらすことができる。場合によっては、炭化水素前駆体は、より短い鎖の炭化水素分子またはラジカルに分解する。活性化されたアルカンは、活性部位として少なくとも１つの炭素ラジカルを含み、活性部位は、互いに反応してグラフェン内に炭素間結合を形成することができる。活性部位での結合、および架橋により、得られるグラフェン膜に主要な主鎖またはマトリックスを形成することができる。金属表面は、活性化された炭化水素前駆体の間の反応を促進する触媒として作用することができる。
炭化水素前駆体は、受動的なスペクテータとしては機能しないが、グラフェンの組成に大きく寄与する。いくつかの実施態様では、グラフェン中の原子の実質的にすべてまたはかなりの割合が、１つまたは複数の炭化水素前駆体によって提供され、遠隔水素プラズマからの少量の水素または他の元素が、膜質量の約５原子パーセント未満または約２原子パーセント未満を提供する。そのような場合、堆積反応を駆動するために使用される低エネルギー水素原子ラジカルは、堆積されたグラフェンの質量に実質的に寄与しない。
基板の金属表面に隣接する環境中の温度は、堆積反応を促進する任意の適切な温度であり得る。いくつかの実施態様では、基板の金属表面に隣接する環境中の温度は、グラフェンの堆積中に基板が支持される台座の温度によって大きく制御することができる。いくつかの実施態様では、動作温度は、約５００℃以下、約４５０℃以下、約４００℃以下、約３５０℃以下、約３００℃以下、約２００℃～約４００℃、約２５０℃～約４００℃、または約２００℃～約３００℃であり得る。このような温度は、半導体用途に適しているものであり得る。いくつかの実施態様では、温度は、グラフェンが堆積される金属表面の金属に依存し得る。例えば、銅は、４００℃以下の温度に耐えることができ、ルテニウムは、４５０℃以下の温度に耐えることができる。
基板の金属表面に隣接する環境中の圧力は、反応チャンバ内でグラフェン成長を促進するための任意の適切な圧力とすることができる。いくつかの実施形態では、圧力は、約１０Ｔｏｒｒ以下、または約５Ｔｏｒｒ以下であり得る。例えば、圧力は、約１Ｔｏｒｒ～約２Ｔｏｒｒであり得る。
グラフェンは、水素のラジカルと、遠隔プラズマ源から下流に提供される１つまたは複数の炭化水素前駆体の反応から、金属表面上に選択的に堆積され得る。低エネルギー状態（例えば、基底状態）にある水素のラジカルによって提供される比較的穏やかな反応条件が、１つまたは複数の炭化水素前駆体を活性化して炭素ラジカルを形成する。したがって、炭素ラジカルは、プラズマが生成される遠隔プラズマ源の外部で形成される。基板の金属表面に隣接する環境における炭素ラジカルの量を制御することで、グラフェン成長のための核形成部位が多すぎるのを制限することができる。いかなる理論にも限定されるものではないが、過剰な数の核形成部位は、グラフェン成長中の過剰な数の欠陥に対応し得る。
グラフェンは、銅、ルテニウム、ニッケル、モリブデン、コバルト、またはそれらの組み合わせなどの遷移金属上に選択的に堆積させることができる。いくつかの実施態様では、金属表面は、銅を含む。いくつかの実施態様では、金属表面上のグラフェンは比較的薄く、数単層程度の厚さであり得る。いくつかの実施態様では、グラフェンの厚さは、約１０ｎｍ以下、約５ｎｍ以下、約３ｎｍ以下、または約１ｎｍ以下である。グラフェンの厚さは、グラフェンが堆積される金属表面に依存し得る。例えば、グラフェンの厚さは、銅上に堆積された場合に約１ｎｍ未満であり得る。グラフェンは、単層グラフェン、二層グラフェン、または数層のグラフェンであってもよい。グラフェンのラマンスペクトルは、強度が無視できるＤピークによって特徴付けられ得、Ｇピーク以上の２Ｄピークを有する。Ｄピークの強度は、２ＤピークおよびＧピークよりも著しく小さいことが理解されるであろう。
いくつかの実施態様では、プロセス４００は、基板の金属表面上のグラフェンをアニーリングすることをさらに含み得る。グラフェンのアニーリングは、グラフェン結晶構造から欠陥を除去するために高温で行うことができる。より具体的には、グラフェンのアニーリングは、グラフェンの堆積温度よりも高い高温で行われ得る。これにより、高品質のグラフェンが確実に形成される。いくつかの実施態様では、高温は、約２００℃以上、約２５０℃以上、約３００℃以上、または約４００℃以上であってもよい。例えば、グラフェンが約２５０℃未満の温度で堆積された場合、アニーリングは、約２５０℃を超える高温で行われ得る。
グラフェンのアニーリングは、グラフェンの堆積温度と半導体処理温度限界との間の温度範囲で行われ得る。半導体処理温度限界は、基板内の材料（例えば、金属）が溶融するか、場合によっては物理的に損傷を受ける感温限界であり得る。例えば、銅の感温限界は、約４００℃であり、ルテニウムの感温限界は、約４５０℃である。アニーリングのための高温は、半導体基板内の金属、およびバックエンド半導体処理に適合する温度限界に依存し得る。したがって、アニーリングは、グラフェンの堆積温度よりも高い温度で行うことができるが、半導体処理温度限界を超えない温度で行うことができる。いくつかの実施態様では、グラフェンをアニーリングするための温度範囲は、２００℃～４５０℃、２００℃～４００℃、２５０℃～４００℃、または３００℃～３５０℃である。
グラフェンをアニーリングすると、欠陥が減少することでグラフェンの品質を大幅に改善することができ、Ｄピークが減少し、２ＤピークとＧピークとの間の比が増加し、および／またはＧピークとＤピークとの間の比が増加する。前述のように、Ｄピークの減少は、グラフェンの結晶構造における欠陥が除去されたことを示している。２ＤピークとＧピークとの間の比の増加は、無秩序炭素または非晶質炭素とは対照的に、単層グラフェン、二層グラフェン、または数層のグラフェンの存在を示している。比が高いほど、膜の結晶化度が高くなる。例えば、グラフェンをアニーリングすると、２ＤピークとＧピークとの間の比が約１：１から約２：１に増加し得る。さらに、ＧピークとＤピークとの間の比の増加は、粒径の増加を示している。アニーリングは、グラフェンの平面構造を破壊する吸着物または欠陥を除去すると同時に、粒径を増大させ、それによって膜の品質を改善することができる。いくつかの実施態様では、グラフェンのアニーリングは、空気または不活性ガス雰囲気で行われ、不活性ガス雰囲気は、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、窒素（Ｎ2）、またはそれらの組み合わせなどの不活性ガスを含む。いくつかの実施態様では、アニーリングは、約３０分以下、約２０分以下、約１０分以下、または約５分以下の期間にわたって行うことができる。
グラフェン膜は通常、アニーリング動作を受けない。これは、グラフェンが典型的には高温、例えば、約４００℃よりも高い温度で堆積されるためである。しかし、グラフェンが低温、例えば、約２００℃～約３００℃で堆積される場合、アニーリングは、半導体処理における感温限界を超えずにグラフェン膜の品質を改善する重要なステップであり得る。言い換えると、アニーリングは、バックエンドサーマルバジェット制約内で行われる。したがって、アニーリングは、半導体処理用途にグラフェンを統合する際の重要なステップであり得る。いくつかの実施態様では、アニーリングは、グラフェンの堆積後であるが、エッチングストッパ、拡散バリア、または気密バリアの堆積の前および／または後に行われてもよい。
グラフェンは、金属ラインの実効抵抗率を低下させ、エレクトロマイグレーションを制限する可能性がある。グラフェンの低温堆積により、グラフェンは、バックエンド（ＢＥＯＬ）半導体処理などの半導体デバイスを製造するためのプロセスフローに統合され得る。ＢＥＯＬ半導体処理は、メタライゼーション層間に１つまたは複数の導電性ビアを有する電気的相互接続を提供することを伴い得る。ＢＥＯＬ半導体処理中、グラフェンをメタライゼーション層または金属ライン上に堆積させることができる。
阻害剤としてのグラフェン
導電性構造は、典型的には、チップにわたる距離を横断するラインフィーチャと、異なるレベルでラインを接続するビアフィーチャとを含む。ダマシンまたはデュアルダマシン処理を使用して、異なるレベルでラインを接続することができる。半導体デバイスの性能を改善するために、フィーチャサイズはますます小さくなっている。その結果、相互接続フィーチャおよびビアも縮小している。これは、製作中ならびにデバイスの性能および信頼性を維持する際に多くの課題を提示する。
一般に、異なるレベルでラインを接続する場合、標準的な堆積技法およびリソグラフィ技法が利用される。例示として、従来のフォトリソグラフィ技法は、パターニングおよびエッチングプロセスを使用して導電性構造のフィーチャを画定する。これらのプロセスでは、フォトレジスト材料が基板上に堆積され、次にレチクルによってフィルタリングされた光に曝露される。レチクルは、一般に、光がレチクルを通って伝播するのをブロックするフィーチャの幾何学的形状でパターニングされたガラスプレートである。レチクルを通過した後、光はフォトレジスト材料の表面に接触し、フォトレジスト材料の化学組成を変化させ、それにより現像液がフォトレジスト材料の一部を除去することができる。フォトレジスト材料の一部を除去するために、現像液がフォトレジスト材料に適用される。パターニングされたフォトレジスト材料は、下層をエッチングするためのマスクとして使用される。
フィーチャサイズの縮小に伴い、より小さいフィーチャサイズを提供するための従来のリソグラフィプロセスのスケーリングが困難になる場合がある。これは、少なくとも部分的に、導電性構造内のフィーチャ間の位置合わせ誤差またはオーバーレイ誤差によるものである。そのような位置合わせ誤差またはオーバーレイ誤差は、エッジ載置誤差（ｅｄｇｅ ｐｌａｃｅｍｅｎｔ ｅｒｒｏｒ）と呼ばれることもある。エッジ載置誤差は、マスクが下にある構造と完全に位置合わせされていない場合、リソグラフィプロセス中に必ず発生する。例えば、フォトリソグラフィプロセスでレチクルを使用する露光段階中、ビアおよびトレンチ用のマスクをパターニングする際に数ナノメートルのずれが生じる可能性がある。その結果、上部金属ラインを底部金属ラインと接続することを意図したビアがずれる場合がある。エッジ載置誤差はリソグラフィプロセスを再加工することによって最小限に抑えることができるが、ある程度のオーバーレイ誤差は避けられない。
図５Ａ～図５Ｄは、「部分的にランディングした」ビアを伴う例示的なデュアルダマシン製作プロセスの断面概略図を示す。図５Ａに示すように、基板５００は、第１の誘電体層５１０に形成された第１の金属層５２０Ａおよび５２０Ｂを有する第１の誘電体層５１０を含み、第１の金属層５２０Ａおよび近接する第１の金属層５２０Ｂの各々は、第１の誘電体層５１０を部分的または完全に通って延びることができる。基板５００は、半導体ウエハ上に構築された半導体ウエハ、または半導体ウエハの一部であり得る。第１の誘電体層５１０は、層間誘電体と呼ばれることもあり、第１の誘電体層５１０は、低ｋ誘電体材料などの誘電体材料を含む。いくつかの実施態様では、第１の誘電体層５１０は、フッ素ドープまたは炭素ドープ酸化ケイ素、またはオルガノシリケートガラス（ＯＳＧ）などの有機含有低ｋ誘電体材料を含む。第１の金属層５２０Ａおよび近接する第１の金属層５２０Ｂの各々は、銅（Ｃｕ）などの任意の適切な金属を含むことができる。第１の金属層５２０Ａおよび近接する第１の金属層５２０Ｂの各々は、少なくとも第１のバリア層５２２で裏打ちされ、第１の誘電体層５１０内への金属の拡散を制限し得る。バリア層の例には、限定はしないが、チタン（Ｔｉ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、および窒化チタン（ＴｉＮ）が挙げられ得る。図５Ａは第１のバリア層５２２についての単一の層を示しているが、第１のバリア層５２２は、拡散バリア層およびライナ層などの複数の層を含み得ることが理解されるであろう。
図５Ｂでは、第２の誘電体層５４０が第１の誘電体層５１０の上に形成される。場合によっては、エッチング停止層５３０が、第２の誘電体層５４０と第１の誘電体層５１０との間に位置決めされる。図５Ｂはエッチング停止層５３０についての単一の層を示しているが、エッチング停止層５３０は、拡散バリア層および／またはライナ層などの複数の層を含み得ることが理解されるであろう。
図５Ｃでは、第２の誘電体層５４０を貫通する凹部５５０を形成するためにエッチングが実施される。凹部５５０は、標準的なリソグラフィ技法を使用して、第２の誘電体層５４０を通して形成することができる。凹部５５０は、開口部、トレンチ、コンタクトホール、またはエッチングされたフィーチャと呼ばれることもある。凹部５５０は、第１の金属層５２０Ａの上面を露出させることができる。しかし、上述のオーバーレイ誤差および位置合わせ誤差により、凹部５５０は、第１の金属層５２０Ａの上面に加えて、第１の誘電層５１０の上面を部分的に露出させる可能性がある。
図５Ｄでは、凹部５５０は、第２のバリア層５６２で裏打ちされ、続いて金属で充填されててビア５６０および第２の金属層５７０を形成する。図５Ｄは第２のバリア層５６２についての単一の層を示しているが、第２のバリア層５６２は、拡散バリア層およびライナ層などの複数の層を含み得ることが理解されるであろう。第２の金属層５７０およびビア５６０は、第２の誘電体層５４０を通して形成される。第２の金属層５７０および第１の金属層５２０Ａは、電気的に接続され、ビア５６０を介して導電性経路を形成する。図５Ｄでは、例えば、ビア５６０は、第１の金属層５２０Ａとずれているように示されている。この種のずれは、フィーチャサイズが縮小するにつれてより重大になり得る。
上述のオーバーレイ誤差および位置合わせ誤差により、ビア５６０は第１の金属層５２０Ａの上面上に部分的に「ランディング」し、それによってビア５６０を近接する第１の金属層５２０Ｂに近づける。これにより導電性フィーチャ間の距離５８０が減少し、これは、ビア５６０と近接する第１の金属層５２０Ｂとの間の絶縁空間が減少することを意味する。ビア５６０が第１の誘電体層５１０の上面上に部分的にランディングするとき、これは「非ランディングした（ｕｎｌａｎｄｅｄ）」ビアと呼ばれることがある。これは、ビア５６０が、第１の金属層５２０Ａ上にランディングした部分を提供し、第１の金属層５２０Ａの外側に非ランディングした部分を提供することを意味する。
距離５８０が減少すると、短絡マージンが不十分になり、時間依存性絶縁破壊（ＴＤＤＢ）が減少するか、または完全な短絡にさえつながる可能性がある。ＴＤＤＢは、絶縁層（第１の誘電体層５１０など）が典型的な電場において適切な電気絶縁体として機能しなくなる故障態様である。ＴＤＤＢは、より高い電場に曝露された領域がＴＤＤＢ故障の影響を受けやすいため、金属フィーチャ間の電場に依存する。より高い電圧は、より高い電場につながり得る。誘電体層が電場に耐えることができず、それによって金属フィーチャ間に意図しないコンダクタンスが生じる点まで間隔が縮小される可能性があるため、ＴＤＤＢは金属フィーチャ間の間隔にも依存する。誘電体層が動作電場を支持することができない場合、最終結果は短絡または信頼性の低下となる。非ランディングしたビアは、ＴＤＤＢの劣化のために重大な信頼性の問題を引き起こす可能性がある。
図５Ｅは、歯形の穴をもたらす「非ランディングした」ビアを有する例示的な半導体デバイスの断面概略図を示す。非ランディングしたビアの結果としてのＴＤＤＢの劣化に加えて、図５Ｃの凹部５５０を形成するときにオーバーエッチングが発生する可能性がある。エッチングが第２の誘電体層５４０を通って進行する場合、ずれにより、第１の金属層５２０Ａがエッチングに曝露されるだけでなく、第１の誘電体層５１０もエッチングに曝露される場合がある。第１の金属層５２０Ａおよび第１の誘電体層５１０は、異なる速度でエッチングすることができる。これにより、局所相互接続のかなり下でエッチングが継続され、第１の誘電体層５１０を少なくとも部分的に通る狭いチャネルが形成される。狭いチャネルが第１の誘電体層５１０を少なくとも部分的に通して形成される場合、歯形の穴がもたらされ得る。歯形の穴は、「ファング」または「虎の歯（ｔｉｇｅｒ ｔｏｏｔｈ）」欠陥と呼ばれることがある。歯形の穴はバリア層で裏打ちされ、金属で充填されてもよい。歯形の穴へのこの堆積は金属短絡を引き起こす可能性があり、これは重大なＲＣ遅延、より大きなＴＤＤＢの劣化、およびデバイス故障の可能性をもたらす場合がある。
誘電体層におけるＴＤＤＢの劣化および潜在的な歯形の穴の形成に対処するために、スペーサ層を誘電体層の上に堆積させ、導電性フィーチャ間の距離を増加させることができる。例えば、スペーサ層（図示せず）は、図５Ａ～図５Ｅの第１の誘電体層５１０の上および第１の誘電体層５１０と第２の誘電体層５４０との間に堆積させることができ、それによってビア５６０と近接する第１の金属層５２０Ｂとの間の分離距離５８０を増加させる。スペーサ層の厚さを増加させると、分離距離５８０が増加し、ＴＤＤＢの劣化の影響が軽減される。いくつかの実施態様では、スペーサ層は、下にある誘電体層を通るエッチングを防止するエッチング停止層として機能することができる。いくつかの実施態様では、エッチング停止層をスペーサ層の上に堆積させ、下にある誘電体層を通るエッチングを防止することができる。
スペーサ層の載置は、完全に位置合わせされたビアパターニングを支援することができる。完全に位置合わせされたビアのパターニングスキームは、ビアを上部金属層と位置合わせするだけでなく、導電性構造において上部金属層を底部金属層と位置合わせする。言い換えると、完全に位置合わせされたビアは、Ｍxレベル上の底部金属層およびＭx+1レベル上の上部金属層と完全に位置合わせされたビアをもたらす。完全に位置合わせされたビアは、ｘ方向とｙ方向の両方における位置合わせを指す。Ｍxレベル上の底部金属層またはＭx+1レベル上の上部金属層のいずれに対しても、ビアのあらゆる部分が「非ランディング」されない。完全に位置合わせされたビアは、第１の金属層５２０Ａ（Ｍx）の上面に接触することができ、第１の誘電体層５１０の上面上には重なり合う接触がない。スペーサ層は、第１の金属層５２０Ａに対して第１の誘電体層５１０の上面上に選択的に堆積され、そのような重なり合う接触を防止することができる。スペーサ層が存在することによって階段状のトポグラフィが形成され、それによりＭxレベル上の底部金属層がスペーサ層の上面よりも下に凹んでいる。完全に位置合わせされたビアは、非ランディングしたビアによって引き起こされるＴＤＤＢの劣化および歯形の穴の形成に関連する問題に対処することができる。
誘電体層の上面上へのスペーサ層の形成は、誘電体層の上面上へのスペーサ層の選択的堆積に依存し得る。このようにして、スペーサ層は、Ｍxレベル上の底部金属層の上面上に堆積することなく、誘電体層の上面上にのみ堆積される。これにより、露出した金属表面上への絶縁材料の堆積が防止され、それにより電気的相互接続に対してより多くの表面積が利用可能になる。露出した金属表面上に阻害剤を適用することによって、スペーサ層または他の絶縁層の選択的堆積が行われ得る可能性がある。
図６Ａ～図６Ｂは、阻害剤として自己組織化単分子層（ＳＡＭ）を使用する選択的堆積のプロセスの断面概略図を示す。ＳＡＭは、頭部基、スペーサ基、および末端基を含む分子集合体である。頭部基は、特定の材料の表面または側壁と結合するように選択され得、末端基は、様々な目的のために官能化され、スペーサ基は、ＳＡＭの厚さおよび密度に影響を及ぼし得る。例示的な頭部基には、限定はしないが、チオール、シラン、およびホスフェートが挙げられる。ＳＡＭは、液相または気相中の特定の材料の表面上への化学吸着によって堆積され得る。
図６Ａでは、基板６００は、金属層６０２と、金属層６０２に隣接する誘電体層６０４とを含む。ＳＡＭ膜６０６は、液相または気相のいずれかで金属層６０２の上面上に堆積される。ＳＡＭ膜６０６を形成するために利用される前駆体は、誘電体層６０４の上面ではなく、金属層６０２の上面と化学的に反応するように選択することができる。その結果、誘電体層６０４の上面は、１つまたは複数の材料のその後の堆積のために露出した表面として残る。金属層６０２の上面の全体または実質的に全体が、ＳＡＭ膜６０６によって覆われている。ＳＡＭ膜６０６の末端基は、ＳＡＭ膜６０６上への堆積を防止するか、場合によっては制限する化学的性質を有し得る。
図６Ｂでは、金属酸化物６０８が誘電体層６０４上に選択的に堆積される。いくつかの実施態様では、金属酸化物６０８は、物理気相堆積（ＰＶＤ）、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、プラズマ強化化学気相堆積（ＰＥＣＶＤ）、または任意の他の適切な堆積技法を使用して、誘電体層６０４上に選択的に堆積される。いくつかの実施態様では、金属酸化物６０８は、酸化アルミニウム（Ａｌ2Ｏ3）、酸化ハフニウム（ＨｆＯ2）、酸化ジルコニウム（ＺｒＯ2）、酸化イットリウム（Ｙ2Ｏ3）、酸化亜鉛（ＺｎＯ2）、または酸化チタン（ＴｉＯ2）を含む。ＳＡＭ膜６０６は、金属層６０２の上への金属酸化物６０８の堆積を阻害する。したがって、ＳＡＭ膜６０６は、ＳＡＭ膜６０６上への堆積を阻害するウェットまたはドライ分子阻害剤として機能し、それによって誘電体層６０４上への堆積を選択的に可能にするが、金属層６０２上への堆積は阻害する。いくつかの実施態様では、ＳＡＭ膜６０６は、酸素プラズマ、オゾンプラズマ、および／または酸性溶液などの適切な方法によって任意選択で除去されてもよい。
阻害剤としてＳＡＭ膜を使用することは、金属層の代わりに誘電体層上への１つまたは複数の材料の選択的堆積を容易にすることができる。しかし、ＳＡＭ膜を用いると選択性能が低下し、処理コストおよび複雑さが増す可能性がある。ＳＡＭ膜は典型的には長鎖炭化水素であるため、阻害される表面上に化学吸着するための一貫した投与量を有することには課題がある。加えて、ＳＡＭ膜は一般に、ＳＡＭ膜の堆積前に阻害される表面の表面前処理を必要とする。多くのＳＡＭ膜は高温では熱的に不安定であるため、高温で実施される堆積または他の半導体集積ステップはＳＡＭ膜を劣化させ、選択性能を低下させる可能性がある。さらに、ＳＡＭ膜は、典型的には半導体デバイスに組み込まれず、誘電体層上に１つまたは複数の材料を選択的に堆積した後に除去する必要がある。
本開示は、基板の金属層上にグラフェンを選択的に堆積し、グラフェンは、基板の金属層に対して基板の誘電体層上に誘電体材料を選択的に堆積させることを容易にする。グラフェンは、誘電体材料が基板上に堆積される際、グラフェンおよび金属層の表面上への堆積を防止あるいは制限する阻害剤として機能する高品質のグラフェン膜である。いくつかの実施態様では、誘電体材料は、ＡＬＤによって堆積された酸化アルミニウムなどの金属酸化物である。いくつかの実施態様では、誘電体材料は、窒化ケイ素、炭化ケイ素、炭窒化ケイ素などのスペーサ層である。いくつかの実施態様では、誘電体層は、酸炭化ケイ素、炭窒化ケイ素、または酸炭窒化ケイ素などの低ｋ誘電体材料である。いくつかの実施態様では、グラフェン膜の表面は、誘電体材料の堆積後に続いて改質されてもよい。表面改質により、グラフェン膜上にエッチング停止層および／または気密バリアなどの材料を堆積させることができる。
グラフェンは、誘電体表面に対して金属表面上に選択的に堆積され得る。グラフェンは、金属表面上への堆積を阻害しながら誘電体表面上への材料の選択的堆積を促進する阻害剤として作用する。グラフェン膜は一般に、高温で安定している。金属表面上に堆積されたグラフェン膜は電子散乱の減少により金属ラインの実効抵抗率を低下させる可能性があるため、半導体集積中にグラフェン膜を組み込むことができる。いくつかの実施態様では、グラフェン膜は、半導体製造用途においてその後の除去を必ずしも必要としない。しかし、いくつかの他の実施態様では、グラフェンは誘電体材料の選択的堆積後に除去することができ、その後の堆積動作はどこでも行うことができる。
図７は、いくつかの実施態様による、グラフェンを使用する選択的堆積の例示的な方法のフロー図を示している。プロセス７００の動作は、異なる順序で、および／または異なる、より少ない数の、または追加の数の動作で実施されてもよい。プロセス７００の動作は、グラフェンが阻害剤として使用される図８Ａ～図８Ｅの選択的堆積の例示的なプロセスを参照して説明される。プロセス７００の１つまたは複数の動作は、図２に示すプラズマ処理装置を使用して実施されてもよい。いくつかの実施態様では、プロセス７００の動作は、少なくとも部分的に、１つまたは複数の非一時的コンピュータ可読媒体に格納されたソフトウェアに従って実施され得る。
プロセス７００のブロック７１０において、半導体基板が設けられ、半導体基板は、誘電体層に形成された金属層を含む。金属層は、露出した金属表面を有する。半導体基板は、２００ｍｍウエハ、３００ｍｍウエハ、または４５０ｍｍウエハなどのケイ素ウエハであってもよく、その上に堆積された誘電体材料、導電性材料、または半導体材料などの材料の１つまたは複数の層を有するウエハを含む。誘電体層は、酸化ケイ素またはドープ炭化ケイ素などの低ｋ誘電体材料であってもよい。低ｋ誘電体材料は、約４．０以下の誘電率を有し得る。いくつかの実施態様では、誘電体層は、フッ素ドープまたは炭素ドープ酸化ケイ素などの超低ｋ誘電体材料であってもよい。超低ｋ誘電体材料は、約２．５以下の誘電率を有し得る。いくつかの実施態様では、金属層は、メタライゼーションスキームにおけるメタライゼーション層であり得、金属層は、銅、ルテニウム、アルミニウム、ニッケル、コバルト、タングステン、モリブデン、またはそれらの組み合わせなどの任意の適切な導電性材料を含んでもよい。いくつかの実施態様では、金属層は、金属層上にグラフェンを堆積する前に処理されてもよく、この処理は、少なくとも金属層を研磨するか、または不純物を除去するように機能し得る。例えば、金属層の露出した金属表面を還元剤に曝露し、金属酸化物を還元することができる。
図８Ａは、金属層８０２に隣接する誘電体層８０４を含む例示的な半導体基板８００の断面概略図を示している。いくつかの実施態様では、金属層８０２は、誘電体層８０４に形成することができ、誘電体層８０４は、ダマシンまたはデュアルダマシン構造に対する層間誘電体とすることができる。凹部を誘電体層８０４を通してエッチングすることができ、凹部は、適切なリソグラフィプロセスを使用してパターニングおよび形成することができる。凹部は、導電性材料で充填され、金属層８０２を形成することができる。いくつかの実施態様では、金属層８０２は、銅、ルテニウム、アルミニウム、ニッケル、コバルト、タングステン、モリブデン、またはそれらの組み合わせを含む。拡散バリア層および／またはライナ層が、金属層８０２と誘電体層８０４との間に裏打ちされ得る。拡散バリア層は、誘電体層８０４内への金属原子の拡散を制限することができる。金属層８０２および誘電体層８０４の各々は、露出した上面を有する。
図７に戻ると、プロセス７００のブロック７２０において、グラフェンが露出した金属表面上に選択的に堆積される。グラフェンは、誘電体表面を含む他の表面に対して露出した金属表面上に選択的に堆積される。いくつかの実施態様では、グラフェンは、遠隔水素プラズマＣＶＤプロセス、熱ＣＶＤプロセス、ＰＥＣＶＤプロセス、または他の適切な堆積プロセスを使用して、露出した金属表面上に選択的に堆積される。例えば、グラフェンは、上述のように遠隔水素プラズマＣＶＤプロセスを使用して、露出した金属表面上に選択的に堆積される。
いくつかの実施態様では、露出した金属表面上に堆積されたグラフェンは、高品質のグラフェンである。高品質のグラフェンは、膜が核形成され得る部位の数が限られているため、効果的な阻害剤として機能する。水素末端部位またはヒドロキシル末端部位などの欠陥部位がない場合、様々な前駆体がグラフェンの表面上で核形成することができない。例えば、金属酸化物のＡＬＤまたはＣＶＤは、そのような金属酸化物に対する前駆体が高品質のグラフェンに吸着することができない場合、高品質のグラフェン上で核形成することができない場合がある。高品質のグラフェンは、水素末端部位およびヒドロキシル末端部位を含まないか、または実質的に含まないことによって特徴付けられ得る。高品質のグラフェンは、ラマンスペクトルにおいてＧピークよりも著しく大きい２Ｄピーク、およびラマンスペクトルにおいて無視できるＤピークによって特徴付けられ得る。いくつかの実施態様では、２Ｄピークは、ラマンスペクトルにおけるＧピークよりも少なくとも２倍大きい。
グラフェンは、グラフェンの選択的堆積中、半導体基板が半導体処理温度限界未満の堆積温度に維持される条件下で堆積され得る。いくつかの実施態様では、半導体処理温度限界は、半導体基板内の材料または構成要素の感温限界に対応し得る。例えば、感温限界は、銅では約４００℃、ルテニウムでは約４５０℃であり得る。いくつかの実施態様では、半導体処理温度限界は、約４００℃である。したがって、堆積温度は、約４００℃未満、約３５０℃未満、約３００℃未満、約２００℃～約４００℃、または約２００℃～約３００℃であってもよい。温度が高いと、グラフェンの品質を低下させる可能性がある。グラフェンは、グラフェンが核形成遅延を引き起こすような条件下で堆積および処理され得る。堆積温度がグラフェンの性質に影響を及ぼすだけでなく、堆積時間、前駆体流量、および他のパラメータがグラフェンの性質に影響を及ぼす可能性がある。一般的に言えば、より短い堆積時間およびより高い前駆体流量は、改善された核形成遅延をグラフェンに提供することができる。いくつかの実施態様では、核形成遅延を伴うグラフェンは、アニーリングによって提供される場合がある。例えば、２０秒～３分（例えば、１分）の期間にわたって約３００℃～約４５０℃（例えば約、４００℃）の高温でグラフェンをアニーリングすると、官能基が除去され、グラフェンの核形成が非常に困難になり得る。
いくつかの実施態様では、グラフェンは、誘電体層上に堆積することなく、露出した金属表面上に選択的に堆積させることができる。露出した金属表面上にグラフェンを選択的に堆積することは、１つまたは複数の炭化水素前駆体を反応チャンバ内に半導体基板に向かって流すことと、水素ソースガスから、遠隔プラズマ源で水素のラジカルを生成することと、水素のラジカルを反応チャンバ内に半導体基板に向かって導入することとを含むことができ、水素のラジカルは、１つまたは複数の炭化水素前駆体と反応し、露出した金属表面上にグラフェンを堆積する。１つまたは複数の炭化水素前駆体は、水素のラジカルから下流に提供される。いくつかの実施態様では、１つまたは複数の炭化水素前駆体は、アルケン基またはアルキン基を含む。
図８Ｂは、グラフェン膜８０６が金属層８０２上に選択的に堆積される、図８Ａの半導体基板８００の断面概略図を示している。グラフェン膜８０６は、誘電体層８０４上に形成、載置、あるいは位置決めされることなく、金属層８０２上に形成される。グラフェン膜８０６は、高品質のグラフェンを含むことができ、グラフェン膜８０６は、単層グラフェン膜、二層グラフェン膜、または数層のグラフェン膜である。グラフェン膜８０６は、誘電体材料の堆積前駆体が核形成する可能性のある欠陥部位を含まなくてもよい。グラフェン膜８０６の導電性質は、電子散乱の減少により、ビア（図示せず）に電気的に接続されたときに金属層８０２の実効抵抗率を低下させ得る。いくつかの実施態様では、グラフェン膜８０６は、上述のように遠隔水素プラズマＣＶＤプロセスを使用して堆積されてもよい。いくつかの実施態様では、グラフェン膜８０６は、約２００℃～約３００℃の低い堆積温度で堆積されてもよい。いくつかの実施態様では、グラフェン膜８０６は、約３Å～約２０Å、または約５Å～約１０Åの厚さを有する。
図７に戻ると、プロセス７００のブロック７３０において、誘電体材料が誘電体層上に選択的に堆積される。誘電体材料は、グラフェンの上面を含む他の材料に対して誘電体層上に選択的に堆積される。グラフェンは、誘電体材料が誘電体層上に選択的に堆積される場合、グラフェン上への誘電体材料の堆積を阻害する。その結果、グラフェンは、金属層上への誘電体材料の堆積をブロックする。グラフェンが除去されている場合、これにより完全に位置合わせされたビアが露出した金属表面にランディングすることが可能になる。誘電体材料は、誘電体層とは異なる組成を有することができる。
いくつかの実施態様では、誘電体材料は、ＰＶＤ、ＡＬＤ、ＣＶＤ、ＰＥＣＶＤ、または遠隔プラズマＣＶＤなどの任意の適切な堆積技法を使用して選択的に堆積され得る。例えば、誘電体材料は、ＡＬＤを使用して選択的に堆積させることができる。誘電体層上に誘電体材料を選択的に堆積させた後、グラフェンの上面が露出したままとなるように、グラフェンはそのまま残される。誘電体材料は、グラフェンに損傷を与えない堆積技法を使用して堆積させることができる。本明細書で使用される場合、「損傷を与えない」とは、グラフェンをエッチングせず、グラフェンの結晶性を実質的に維持するプロセスを指す。グラフェンを特徴付けるラマンスペクトルに関して、これは、２Ｄピーク対Ｇピークの比が増加するか、または少なくとも約１０％を超えて減少せず、Ｇピークの強度が約１０％を超えて増加せず、Ｄピークの強度が約１０％を超えて増加しないことを意味する。
いくつかの実施態様では、誘電体材料は、金属酸化物を含む。金属酸化物は、誘電体層とのエッチングコントラストを有することができ、これは金属酸化物が誘電体層とは異なるエッチング選択性を提供することを意味する。いくつかの実施態様では、金属酸化物は、エッチング停止層として機能することができ、エッチング停止層は、周囲の材料とのエッチングコントラストを有する。金属酸化物は、容易にエッチングされないため、そのまま残るスペーサとして作用する。いくつかの実施態様では、金属酸化物は、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、酸化亜鉛、酸化チタン、またはそれらの組み合わせを含む。例えば、金属酸化物は、酸化アルミニウムを含んでもよい。いくつかの実施態様では、酸化アルミニウムは、ＡＬＤなどの熱ベースの堆積技法を使用して誘電体層上に堆積される。熱ベースの堆積技法は、グラフェンが有害なプラズマに曝露されることによる損傷を回避することができる。いくつかの実施態様では、金属酸化物の厚さは、約５Å～約６０Åである。
いくつかの実施態様では、誘電体材料は、低ｋ誘電体材料を含む。例示的な低ｋ誘電体材料には、ドープもしくは非ドープ酸化ケイ素（ＳｉＯ2）、ドープもしくは非ドープ炭化ケイ素（ＳｉＣ）、ドープもしくは非ドープ窒化ケイ素（Ｓｉ3Ｎ4）、またはドープもしくは非ドープ炭窒化ケイ素（ＳｉＣxＮy）が挙げられる。いくつかの実施態様では、低ｋ誘電体材料は、酸窒化ケイ素、酸炭化ケイ素、または酸炭窒化ケイ素を含み、低ｋ誘電体材料は、遠隔プラズマＣＶＤ技法などの非直接プラズマ堆積技法を使用して堆積させることができる。低ｋ誘電体材料を遠隔プラズマＣＶＤ技法を使用して堆積させる場合、低ｋ誘電体材料は、グラフェンと同じ反応チャンバまたはツール内で選択的に堆積させることができる。このようにして、半導体基板は、ブロック７２０および７３０における堆積動作の間に真空破壊に曝露されない。
低ｋ誘電体材料を堆積するための遠隔プラズマＣＶＤ技法の一例では、ケイ素含有前駆体が半導体基板に流され、ラジカルがソースガスから遠隔プラズマ源で生成され、ラジカルが反応チャンバ内に導入されて半導体基板に向かって流れて、反応チャンバ内のケイ素含有前駆体と反応する。いくつかの実施態様では、ソースガスは、水素ソースガス（Ｈ2）を含み、ラジカルは、水素のラジカルを含む。ラジカルは、半導体基板に隣接する環境でケイ素含有前駆体と反応するとき、ラジカルが実質的に低エネルギー状態または基底状態になるような処理条件下で提供される。ラジカルは、ケイ素含有前駆体から上流の遠隔プラズマ源で生成される。ケイ素含有前駆体は、ケイ素－水素結合および／またはケイ素－ケイ素結合、ならびにケイ素－炭素結合、ケイ素－窒素結合、および／またはケイ素－酸素結合を含む。いくつかの実施態様では、ケイ素含有前駆体は、炭素－酸素結合または炭素－窒素結合を含まない。ラジカルをケイ素含有前駆体から上流において遠隔プラズマ源で生成させることによって、半導体基板は、プラズマに直接曝露されない。これにより、グラフェンが有害なプラズマに曝露されるのが回避される。ケイ素含有前駆体が半導体基板に隣接する環境で水素ラジカルと反応すると、ケイ素含有材料が誘電体層上に誘電体材料として堆積される。
誘電体材料は、コンタクトビアと近接する金属層／ラインとの間の距離を増加させるスペーサ層として機能することができる。言い換えると、スペーサ層は、コンタクトビアと近接する金属層／ラインとの間の間隔を増加させる追加のトポグラフィを提供し、ＴＤＤＢの劣化を軽減し、デバイス性能を改善する。誘電体層上への選択的な誘電体堆積は、非ランディングしたビアに関連付けられた問題を排除または低減し、完全に位置合わせされたビアのパターニングスキームを支援する。
図８Ｃは、第１の誘電体材料８０８が誘電体層８０４上に選択的に堆積される、図８Ｂの半導体基板８００の断面概略図を示している。第１の誘電体材料８０８は、グラフェン膜８０６の上面上に形成、載置、あるいは位置決めされることなく、誘電体層８０４上に堆積される。グラフェン膜８０６は、金属層８０２上への第１の誘電体材料８０８の堆積を阻害する。いくつかの実施態様では、第１の誘電体材料８０８は、グラフェン膜８０６に損傷を与えないように堆積され得る。いくつかの実施態様では、第１の誘電体材料８０８は、酸化アルミニウムなどの金属酸化物を含むことができ、金属酸化物は、ＡＬＤなどの熱ベースの堆積技法を使用して堆積させることができる。いくつかの実施態様では、金属酸化物は、約５Å～約６０Åの厚さを有してもよい。第１の誘電体材料８０８は、エッチング停止層として機能することができる。いくつかの実施態様では、第１の誘電体材料８０８は、酸炭化ケイ素、酸窒化ケイ素、または酸炭窒化ケイ素などの低ｋ誘電体材料を含むことができ、低ｋ誘電体材料は、遠隔水素プラズマＣＶＤなどの非直接プラズマ堆積技法によって堆積させることができる。いくつかの実施態様では、低ｋ誘電体材料は、約１ｎｍ～約１０ｎｍの厚さを有してもよい。第１の誘電体材料８０８は、完全に位置合わせされたパターニングスキームでスペーサ層として機能することができる。
図７に戻ると、プロセス７００のブロック７４０ａにおいて、グラフェンは、グラフェンの表面を改質するのに十分な期間にわたって、非直接プラズマまたは処理条件で処理することができる。グラフェンが阻害剤として機能する誘電体材料の選択的堆積の後、グラフェンの表面を改質し、グラフェン上へのその後の堆積を促進することができる。言い換えると、高品質のグラフェンを低品質のグラフェンに変換し、グラフェンの表面上に材料を堆積することができる。この処理は、核形成がグラフェン上で発生し得るようにグラフェンの表面を官能化する。
いくつかの実施態様では、処理は、グラフェンを非直接プラズマに曝露することを含む。グラフェンを直接プラズマまたはｉｎ－ｓｉｔｕプラズマに曝露することは、グラフェンをエッチングするか、またはグラフェン結晶構造を破壊して無秩序炭素もしくは非晶質炭素を形成する。グラフェンを非直接プラズマまたは遠隔プラズマに曝露することにより、グラフェンをエッチングすることなくグラフェンの表面を官能化することができる。いくつかの実施態様では、非直接プラズマは、水素のラジカルを含む遠隔水素プラズマ（例えば、Ｈ2プラズマ）であってもよい。いくつかの実施態様では、非直接プラズマは、酸素、アンモニア、窒素、またはそれらの組み合わせのラジカルと混合された水素のラジカルを含む遠隔プラズマ（例えば、Ｈ2／Ｏ2プラズマ）であってもよい。半導体基板は、非直接プラズマへの曝露の間、低い処理温度に維持され得る。いくつかの実施態様では、処理温度は、約２０℃～約４００℃、または約２０℃～約２００℃であってもよい。低い処理温度で非直接プラズマに曝露された後、グラフェンの表面は、水素末端部位またはヒドロキシル末端部位などの欠陥部位を有し、グラフェン上でのその後の材料堆積の核形成および成長を促進してもよい。いくつかの実施態様では、ブロック７４０ａにおける処理およびブロック７３０における選択的誘電体堆積は、ブロック７３０および７４０ａにおける動作の間に真空破壊が導入されないように、同じ反応チャンバまたはツールで実施されてもよい。
いくつかの実施態様では、処理は、十分な期間にわたって処理条件下にグラフェンを曝露することを含む。処理条件は、長期間にわたってグラフェンを１つまたは複数のガスに曝露することを含むことができる。１つまたは複数のガスは、水素および酸素の一方または両方を含むことができる。例えば、グラフェンは、エアブレイクを伴う大気条件に曝露されてもよい。いかなる理論にも限定されるものではないが、エアブレイクは、酸素および／または水分子がグラフェンの表面を官能化することを可能にする場合がある。いくつかの実施態様では、処理条件は、大気圧（７６０Ｔｏｒｒ）以下への曝露、空気への曝露、およびほぼ室温（１５℃～約２５℃）への曝露を含み得る。少なくとも約２分、少なくとも約５分、少なくとも約１０分、または少なくとも約１５分という長期間は、グラフェンの表面を適切に官能化するのに十分な期間である。いくつかの実施態様では、処理条件は、１つまたは複数の堆積動作を含む。グラフェンの表面は、誘電体層上に誘電体材料を選択的に堆積した後、少なくとも部分的に官能化され得る。さらに、グラフェンの表面は、半導体基板上で追加の堆積動作を実施した後、より官能化されてもよい。長期間にわたって、または十分な堆積動作の後、水素末端部位および／またはヒドロキシル末端部位の十分な欠陥部位がグラフェンの表面上に形成され、グラフェン上でのその後の材料堆積の核形成および成長が促進され得る。
いくつかの実施態様では、処理条件は、グラフェン上に超薄層の堆積を引き起こすことができ、超薄層は、グラフェン上へのその後の材料堆積を促進する。例えば、そのような極薄層は、ＣＶＤによって堆積された酸化アルミニウム自体を含むことができる。または、極薄層は、炭窒化ケイ素、酸炭化ケイ素、または窒化ケイ素を含むことができる。
グラフェンの表面の改質後、グラフェンは、ラマンスペクトルにおけるより高いＤピークによって特徴付けることができる低品質のグラフェン膜である。いくつかの実施態様では、ラマンスペクトルにおけるＤピークは、２０％を超えて増加する場合がある。表面改質は、半導体集積のためにグラフェン上で実施されるその後の処理ステップを容易にする。プロセスフローにおけるそのようなその後の処理ステップは、エッチングストッパおよび気密バリアの一方または両方を堆積することを伴い得る。これは、グラフェンのカプセル化と呼ぶことができ、グラフェンの膜性質は、長期間にわたって維持され得る。いくつかの実施態様では、追加の誘電体層（例えば、超低ｋ誘電体）がエッチングストッパおよび／または気密バリアの上に堆積されてもよく、導電性ビアを追加の誘電体層に形成し、完全に位置合わせされたビアのパターニングスキームでグラフェンとの電気的接触を提供することができる。
あるいは、プロセス７００のブロック７４０ｂにおいて、グラフェンを除去することができる。いくつかの実施態様では、グラフェンは、直接または非直接プラズマへの曝露によって除去され得る。グラフェンは、誘電体層上への誘電体材料の選択的堆積を促進するための阻害剤として選択的に堆積されてもよい。誘電体層上に誘電体材料を選択的に堆積した後、グラフェンを除去することができる。グラフェンはもはや存在せず、阻害剤として作用する。グラフェンの除去は、完全に位置合わせされたビアが金属層に接触するために望ましいものであり得る。
グラフェンの除去後、半導体基板上のあらゆる場所で堆積が行われてもよい。いくつかの実施態様では、金属酸化物は、グラフェンの除去後、露出した金属表面および誘電体材料上に堆積される。いくつかの実施態様では、グラフェンの除去後、気密バリアが露出した金属表面および誘電体材料上に堆積される。金属酸化物または気密バリアは、プラズマベースの堆積技法を含む任意の適切な堆積技法を使用して堆積され得る。
図８Ｄは、グラフェン膜８０６が処理条件８１０に曝露されてグラフェン膜８０６の表面改質を引き起こす、図８Ｃの半導体基板８００の断面概略図を示している。グラフェン膜８０６の改質された表面は、核形成のためのより多くの欠陥部位によって特徴付けられ得、欠陥部位は、水素末端部位および／またはヒドロキシル末端部位の欠陥部位を含み得る。いくつかの実施態様では、処理条件８１０は、遠隔水素プラズマなどの遠隔プラズマへの曝露を含んでもよい。遠隔プラズマは、追加的または代替的に、酸素、窒素、アンモニア、またはそれらの組み合わせを含んでもよい。いくつかの実施態様では、処理条件８１０は、１つまたは複数の堆積動作への曝露を含む。十分な堆積動作を経て、グラフェン膜８０６の表面は最終的に官能化され得、それにより核形成がグラフェン膜８０６上で行われ得る。いくつかの実施態様では、処理条件８１０は、経時的にグラフェン膜８０６の品質が劣化するのに十分な遅延にグラフェン膜８０６を曝露することを含む。そのような処理条件８１０は、例えば、長期間にわたってグラフェン膜８０６をエアブレイクに曝露することを含んでもよい。図８Ｄには示されていないが、グラフェン膜８０６は、あるいは、改質するのではなく除去することもできる。グラフェン膜８０６を除去することにより、グラフェン膜８０６が阻害剤として機能することなく、半導体基板８００上のあらゆる場所へのその後の堆積を容易にすることができる。
図７に戻ると、プロセス７００は、熱ベースの堆積技法によって金属酸化物を堆積することをさらに含むことができる。金属酸化物の厚さは、約５Å～約５０Åであり得る。あるいは、プロセス７００は、非直接プラズマ堆積技法によって気密バリアを堆積することをさらに含んでもよい。気密バリアの厚さは、約５Å～約１００Åであり得る。金属酸化物または気密バリアは、グラフェンの改質された表面、およびグラフェンがそのまま残る誘電体層上に堆積され得る。グラフェンが除去されている場合、金属酸化物または気密バリアを露出した金属表面および誘電体層上に堆積させることができる。
いくつかの実施態様では、金属酸化物は、熱ＡＬＤまたは熱ＣＶＤによって堆積される。金属酸化物の堆積は、半導体処理温度限界未満の温度で行われ得る。場合によっては、金属酸化物の堆積により、下にあるグラフェンの結晶性質を改善することができる。金属酸化物は、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、酸化亜鉛、酸化チタン、またはそれらの組み合わせを含んでもよい。例えば、金属酸化物は、酸化アルミニウムを含む。酸化アルミニウムの堆積は、トリメチルアルミニウム（ＴＭＡ）などのアルミニウム含有前駆体の投与量を導入し、半導体基板をメタノールなどの酸化剤に曝露することによる熱ＡＬＤによって行われ得る。金属酸化物は、エッチングストッパとして機能し得る。金属酸化物は、追加的または代替的に、潜在的に損傷を与えるプラズマに対するグラフェン用の保護層として機能することができる。いくつかの実施態様では、誘電体層上に選択的に堆積される誘電体材料が低ｋ誘電体材料である場合、金属酸化物は、低ｋ誘電体材料およびグラフェン上に、または低ｋ誘電体材料および金属層上に堆積される。金属酸化物は、低ｋ誘電体材料とは異なるエッチング選択性を有し、低ｋ誘電体材料の厚さは、金属酸化物の厚さの少なくとも２倍である。
いくつかの実施態様では、グラフェン上への金属酸化物の堆積に続いて気密バリアを堆積させることができる。気密バリアは、非直接および直接プラズマ堆積技法を含む任意の適切な堆積技法によって堆積され得る。グラフェンの上の金属酸化物は、グラフェンを有害なプラズマへの曝露から保護することができる。したがって、気密バリアは、ＰＥＣＶＤまたはＰＥＡＬＤを使用して堆積させることができ、プラズマは、ｉｎ－ｓｉｔｕでまたは遠隔で生成することができる。
いくつかの実施態様では、窒素ドープ炭化ケイ素、酸素ドープ炭化ケイ素、または窒化ケイ素などの気密バリアが堆積される。気密バリアがグラフェンの上に堆積される場合、堆積は非直接プラズマ堆積技法によって行われ得る。非直接プラズマ堆積技法は、遠隔プラズマＣＶＤ技法であってもよい。気密バリア層がグラフェンの除去後に堆積される場合、堆積は、任意の適切な堆積技法を使用して行われてもよい。気密バリアは、エッチングストッパおよび気密バリアとして機能することができる。いくつかの実施態様では、気密バリアは、グラフェンの膜性質に悪影響を及ぼす可能性がある周囲環境における水、酸素、および他の化学物質からグラフェンをシールすることによって、グラフェンに対する保護を提供することができる。
遠隔プラズマＣＶＤ技法では、ケイ素含有前駆体が反応チャンバ内の半導体基板に流され、ラジカルがソースガスから遠隔プラズマ源で生成され、そしてラジカルは、反応チャンバ内に導入され、半導体基板に流されて反応チャンバ内のケイ素含有前駆体と反応し、それによって気密バリアを形成する。いくつかの実施態様では、ソースガスは、水素ガス（Ｈ2）を含み、ラジカルは、水素ラジカルを含む。ラジカルは、半導体基板に隣接する環境でケイ素含有前駆体と反応するとき、ラジカルが実質的に低エネルギー状態または基底状態になるような処理条件下で提供される。ラジカルは、ケイ素含有前駆体から上流の遠隔プラズマ源で生成される。ケイ素含有前駆体は、ケイ素－水素結合および／またはケイ素－ケイ素結合、ならびにケイ素－炭素結合、ケイ素－窒素結合、および／またはケイ素－酸素結合を含む。いくつかの実施態様では、ケイ素含有前駆体は、炭素－酸素結合または炭素－窒素結合を含まない。ラジカルをケイ素含有前駆体から上流において遠隔プラズマ源で生成させることによって、半導体基板は、プラズマに直接曝露されない。
図８Ｅは、第２の誘電体材料８１２がグラフェン膜８０６および第１の誘電体材料８０８の上に堆積される、図８Ｄの半導体基板８００の断面概略図を示している。グラフェン膜８０６は、図８Ｄの処理条件８１０に従って、堆積を促進するように調整することができる。いくつかの実施態様では、第２の誘電体材料８１２は、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、酸化亜鉛、酸化チタン、またはそれらの組み合わせなどの金属酸化物を含む。金属酸化物は、熱ＡＬＤなどの熱ベースの堆積技法によって堆積させることができる。金属酸化物は、エッチング停止層として機能することができる。いくつかの実施態様では、第２の誘電体材料８１２は、酸炭化ケイ素、炭窒化ケイ素、または酸炭窒化ケイ素などの気密バリアを含む。気密バリアは、遠隔水素プラズマＣＶＤなどの非直接プラズマ堆積技法によって堆積させることができる。気密バリアは、グラフェン膜８０６をカプセル化して保護するように機能し得る。グラフェン膜８０６が除去される実施態様では、第２の誘電体材料８１２は、任意の適切な堆積技法を使用して堆積されてもよいことが理解されるであろう。第２の誘電体材料８１２は、金属層８０２および第１の誘電体材料８０８の上に堆積され得る。
図９は、いくつかの実施態様による、デュアルダマシン構造内にグラフェン膜および選択的誘電体層を有する例示的な半導体デバイスの断面概略図を示す。半導体デバイス９００は、第１の誘電体層９１０と、第１の誘電体層９１０に形成された第１の金属層９２０Ａとを含む。半導体デバイス９００は、第１の誘電体層９１０に形成された近接する第１の金属層９２０Ｂをさらに含むことができ、第１の金属層９２０Ａは、近接する第１の金属層９２０Ｂに接触することなく近接する第１の金属層９２０Ｂに隣接する。第１の金属層９２０Ａおよび近接する第１の金属層９２０Ｂの各々は、第１のバリア層９２２で裏打ちされる。第１のバリア層９２２は、第１の金属層９２０Ａと第１の誘電体層９１０との間、ならびに近接する第１の金属層９２０Ｂと第１の誘電体層９１０との間の界面に拡散バリア層および／またはライナ層を提供することができる。
いくつかの実施態様では、第１の金属層９２０Ａおよび近接する第１の金属層９２０Ｂの各々は、銅、コバルト、ルテニウム、ニッケル、モリブデン、またはそれらの組み合わせを含む。例えば、第１の金属層９２０Ａおよび近接する第１の金属層９２０Ｂの各々は、銅を含む。いくつかの実施態様では、第１の誘電体層９１０は、酸化ケイ素またはドープ炭化ケイ素などの任意の適切な誘電体材料を含む。
半導体デバイス９００は、第１の金属層９２０Ａの上面上に形成された選択的グラフェン膜９３２をさらに含む。選択的グラフェン膜９３２は、第１の誘電体層９１０に対して第１の金属層９２０Ａ上に選択的に堆積される。いくつかの実施態様では、選択的グラフェン膜９３２は、近接する第１の金属層９２０Ｂの上面上にも形成される。選択的グラフェン膜９３２は、約３Å～約２０Å、または約５Å～約１０Åの厚さを有することができる。選択的グラフェン膜９３２は、１つまたは複数の炭化水素前駆体を半導体デバイス９００に向かって流し、水素ソースガスから、遠隔プラズマ源で水素のラジカルを生成し、かつ水素のラジカルを半導体デバイス９００に向かって導入することによって第１の金属層９２０Ａの上面上に堆積され、水素のラジカルは、１つまたは複数の炭化水素前駆体から上流に導入され、水素のラジカルは、少なくとも第１の金属層９２０Ａに隣接する環境で１つまたは複数の炭化水素前駆体と反応し、選択的グラフェン膜９３２を堆積する。１つまたは複数の炭化水素前駆体は各々、アルケン基またはアルキン基を含むことができる。場合によっては、水素ソースガスは、約１～２５％の水素または約１～１０％の水素の濃度でヘリウムキャリアで提供され得る。選択的グラフェン膜９３２は、低い堆積温度で堆積され、この低い堆積温度は、約２００℃～約４００℃、約２５０℃～約４００℃、または約２００℃～約３００℃であってもよい。
半導体デバイス９００は、第１の誘電体層９１０の上面上に形成された選択的誘電体層９２５をさらに含む。選択的誘電体層９２５は、第１の金属層９２０Ａおよび近接する第１の金属層９２０Ｂに対して第１の誘電体層９１０上に選択的に堆積される。選択的誘電体層９２５は、約１ｎｍ～約１０ｎｍの厚さを有することができる。いくつかの実施態様では、選択的誘電体層９２５は、酸窒化ケイ素、酸炭化ケイ素、または酸炭窒化ケイ素などの低ｋ誘電体材料を含む。いくつかの実施態様では、選択的誘電体層９２５は、遠隔水素プラズマＣＶＤなどの非直接プラズマ堆積技法を使用して、第１の誘電体層９１０上に堆積される。
いくつかの実施態様では、半導体デバイス９００は、選択的誘電体層９２５および選択的グラフェン膜９３２の上にエッチング停止層９３０をさらに含み、エッチング停止層９３０は、金属酸化物を含む。金属酸化物の例には、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、酸化亜鉛、酸化チタン、またはそれらの組み合わせが挙げられる。いくつかの実施態様では、エッチング停止層９３０は、酸化アルミニウムを含む。エッチング停止層９３０は、約５Å～約３０Åの厚さを有することができる。いくつかの実施態様では、エッチング停止層９３０は、熱ＡＬＤまたは熱ＣＶＤなどの熱堆積技法を使用して、選択的誘電体層９２５および選択的グラフェン膜９３２の上に堆積される。
半導体デバイス９００は、エッチング停止層９３０の上に第２の誘電体層９４０をさらに含んでもよい。第２の誘電体層９４０は、酸化ケイ素またはドープ炭化ケイ素などの任意の適切な誘電体材料を含む。エッチング停止層９３０は、第２の誘電体層９４０とは異なるエッチング選択性を有し得る。例えば、エッチング停止層９３０は、１つまたは複数の凹部が第２の誘電体層９４０に形成されるとき、第２の誘電体層９４０のエッチング抵抗の１０倍以上のエッチング抵抗を有することができる。このようにして、第２の誘電体層９４０を通してエッチングしたとしても、選択的グラフェン膜９３２をエッチングすることにはならない。選択的誘電体層９２５は、エッチング停止層９３０とは異なるエッチング選択性を有し得る。
凹部または開口部は、第２の誘電体層９４０を通して形成され、導電性材料で充填されてビア９６０およびビア９６０の上の第２の金属層９７０を形成する。第２の金属層９７０は、第１の金属層９２０Ａの上に位置決めされ、ビア９６０は、選択的グラフェン膜９３２と第２の金属層９７０との間に位置決めされる。ビア９６０は、第１の金属層９２０Ａと第２の金属層９７０との間の電気的相互接続を提供する。ビア９６０および第２の金属層９７０は、第２のバリア層９６２で裏打ちされ得る。第２のバリア層９６２は、ビア９６０と第２の誘電体層９４０との間、ならびに近接する第２の金属層９７０と第２の誘電体層９４０との間の界面に拡散バリア層および／またはライナ層を提供することができる。いくつかの実施態様では、ビア９６０および第２の金属層９７０の各々は、銅、コバルト、ルテニウム、ニッケル、モリブデン、またはそれらの組み合わせを含む。例えば、ビア９６０および第２の金属層９７０の各々は、銅を含む。
図９に示すように、選択的グラフェン膜９３２は、ビア９６０と第１の金属層９２０Ａとの間の界面に位置決めされる。選択的グラフェン膜９３２は、選択的誘電体層９２５が第１の金属層９２０Ａおよび近接する第１の金属層９２０Ｂに対して第１の誘電体層９１０上に堆積されるように、阻害剤として機能する。選択的グラフェン膜９３２は、選択的誘電体層９２５が堆積された後に除去されない。選択的グラフェン膜９３２は、電子散乱が減少するため、ビア９６０における電気抵抗を低下させる。選択的誘電体層９２５は、ビア９６０が完全に位置合わせされたビアであることを確実にし、選択的誘電体層９２５は、ビア９６０と近接する第１の金属層９２０Ｂとの間に追加の間隔を提供する。
結論
前述の説明では、提示された実施形態の完全な理解を提供するために、多くの具体的な詳細が記載されている。開示された実施形態は、これらの具体的な詳細の一部または全部なしで実践することができる。他の例では、開示された実施形態を不必要に曖昧にしないように、周知のプロセス動作は詳細に説明されていない。開示された実施形態は、特定の実施形態と併せて説明されるが、開示された実施形態を限定することを意図するものではないことが理解されるであろう。
前述の実施形態は、明確な理解のために多少詳しく説明されてきたが、一定の変更および修正が添付の特許請求の範囲の範囲内で実践されてもよいことは明らかであろう。本実施形態のプロセス、システム、および装置の実施には多くの別の方法があることに留意されたい。したがって、本実施形態は、限定ではなく例示と見なされるべきであり、それらの実施形態は本明細書に述べられる詳細に限定されるべきではない。

Claims (20)

  1. 誘電体層上への選択的堆積の方法であって、
    半導体基板を設けることであって、前記半導体基板は、誘電体層に形成された金属層を備え、前記金属層は、露出した金属表面を有することと、
    前記露出した金属表面上にグラフェンを選択的に堆積することと、
    前記誘電体層上に誘電体材料を選択的に堆積することと
    を含む、方法。
  2. 請求項１に記載の方法であって、
    前記グラフェンの表面は、水素末端部位およびヒドロキシル末端部位を含まないか、または実質的に含まない、方法。
  3. 請求項１に記載の方法であって、
    前記グラフェンは、前記誘電体材料が前記誘電体層上に選択的に堆積される場合、前記グラフェン上への前記誘電体材料の堆積を阻害する、方法。
  4. 請求項１に記載の方法であって、
    前記誘電体材料は、金属酸化物を含む、方法。
  5. 請求項４に記載の方法であって、
    前記金属酸化物は、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化イットリウム、酸化亜鉛、酸化チタン、またはそれらの組み合わせを含む、方法。
  6. 請求項１に記載の方法であって、
    前記誘電体材料は、低ｋ誘電体材料を含む、方法。
  7. 請求項６に記載の方法であって、
    前記低ｋ誘電体材料および前記グラフェン上に金属酸化物を堆積することであって、前記金属酸化物は、前記低ｋ誘電体材料とは異なるエッチング選択性を有し、前記低ｋ誘電体材料の厚さは、前記金属酸化物の厚さの少なくとも２倍であること
    をさらに含む、方法。
  8. 請求項１～７のいずれか一項に記載の方法であって、
    前記金属層は、銅、コバルト、ルテニウム、ニッケル、モリブデン、またはそれらの組み合わせを含む、方法。
  9. 請求項１～７のいずれか一項に記載の方法であって、
    前記グラフェンを非直接プラズマに曝露して前記グラフェンの表面を改質することと、
    熱ベースの堆積技法によって前記グラフェンの前記改質された表面および前記誘電体材料上に金属酸化物を堆積することと
    をさらに含む、方法。
  10. 請求項１～７のいずれか一項に記載の方法であって、
    前記グラフェンを除去することと、
    前記露出した金属表面および前記誘電体材料上に金属酸化物を堆積することと
    をさらに含む、方法。
  11. 請求項１～７のいずれか一項に記載の方法であって、
    前記グラフェンを非直接プラズマに曝露して前記グラフェンの表面を改質することと、
    非直接プラズマ堆積技法によって前記グラフェンの前記改質された表面および前記誘電体材料上に気密バリアを堆積することと
    をさらに含む、方法。
  12. 請求項１１に記載の方法であって、
    前記非直接プラズマは、酸素、アンモニア、窒素、またはそれらの組み合わせのラジカルと混合された水素のラジカルを含む、方法。
  13. 請求項１～７のいずれか一項に記載の方法であって、
    前記グラフェンを除去することと、
    前記露出した金属表面および前記誘電体材料上に気密バリアを堆積することと
    をさらに含む、方法。
  14. 請求項１～７のいずれか一項に記載の方法であって、
    前記露出した金属表面上に前記グラフェンを選択的に堆積することは、
    １つまたは複数の炭化水素前駆体を反応チャンバ内に前記半導体基板に向かって流すことと、
    水素ソースガスから、遠隔プラズマ源で水素のラジカルを生成することと、
    前記水素のラジカルを前記反応チャンバ内に前記半導体基板に向かって導入することであって、前記水素のラジカルは、前記１つまたは複数の炭化水素前駆体と反応し、前記露出した金属表面上に前記グラフェンを堆積することと
    を含む、方法。
  15. 反応チャンバと、
    前記反応チャンバ内にあり、基板を支持するように構成された基板支持体であって、前記基板は、誘電体層に形成された金属層を備え、前記金属層は、露出した金属表面を有する基板支持体と、
    前記反応チャンバの上流にある遠隔プラズマ源であって、前記露出した金属表面は、前記遠隔プラズマ源に向かって面している遠隔プラズマ源と、
    前記反応チャンバ内にあり、前記遠隔プラズマ源から下流にある１つまたは複数のガス出口と、
    コントローラであって、
    前記基板の前記露出した金属表面上にグラフェンを選択的に堆積し、
    前記基板の前記誘電体層上に誘電体材料を選択的に堆積する
    動作を実施するための命令で構成されたコントローラと
    を備える、基板処理装置。
  16. 第１の誘電体層と、
    前記第１の誘電体層に形成された第１の金属層と、
    前記第１の誘電体層に対して前記第１の金属層の上面上に選択的に形成された選択的グラフェン膜と、
    前記第１の金属層に対して前記第１の誘電体層の上面上に選択的に形成された選択的誘電体層と
    を備える、半導体デバイス。
  17. 請求項１６に記載の半導体デバイスであって、
    前記選択的誘電体層は、金属酸化物を含み、前記第１の誘電体層は、低ｋ誘電体材料を含み、前記第１の金属層は、銅、コバルト、ルテニウム、ニッケル、モリブデン、またはそれらの組み合わせを含む、半導体デバイス。
  18. 請求項１６に記載の半導体デバイスであって、
    前記選択的誘電体層および前記選択的グラフェン膜の上のエッチング停止層であって、前記エッチング停止層は、金属酸化物を含むエッチング停止層
    をさらに備える、半導体デバイス。
  19. 請求項１８に記載の半導体デバイスであって、
    前記エッチング停止層の上の第２の誘電体層と、
    前記第２の誘電体層に形成された第２の金属層と、
    前記第２の誘電体層に形成されたビアであって、前記ビアは、前記選択的グラフェン膜と前記第２の金属層との間にあり、前記ビアは、前記第１の金属層と前記第２の金属層との間の電気的相互接続を提供するビアと
    をさらに備える、半導体デバイス。
  20. 請求項１９に記載の半導体デバイスであって、
    前記エッチング停止層のエッチング選択性は、前記第２の誘電体層とは異なり、前記選択的誘電体層のエッチング選択性は、前記エッチング停止層とは異なる、半導体デバイス。
JP2022577465A 2020-06-23 2021-06-17 阻害剤としてグラフェンを使用する選択的堆積 Pending JP2023531617A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202062705350P 2020-06-23 2020-06-23
US62/705,350 2020-06-23
PCT/US2021/037885 WO2021262527A1 (en) 2020-06-23 2021-06-17 Selective deposition using graphene as an inhibitor

Publications (1)

Publication Number Publication Date
JP2023531617A true JP2023531617A (ja) 2023-07-25

Family

ID=79281708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022577465A Pending JP2023531617A (ja) 2020-06-23 2021-06-17 阻害剤としてグラフェンを使用する選択的堆積

Country Status (6)

Country Link
US (1) US20230245924A1 (ja)
JP (1) JP2023531617A (ja)
KR (1) KR20230028788A (ja)
CN (1) CN116097419A (ja)
TW (1) TW202215537A (ja)
WO (1) WO2021262527A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220007984A (ko) * 2020-07-13 2022-01-20 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US11955382B2 (en) * 2020-12-03 2024-04-09 Applied Materials, Inc. Reverse selective etch stop layer
US20220352018A1 (en) * 2021-04-30 2022-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Carbon-based liner to reduce contact resistance
JP2024019774A (ja) * 2022-08-01 2024-02-14 東京エレクトロン株式会社 成膜方法および成膜装置
JP2024047283A (ja) * 2022-09-26 2024-04-05 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5637795B2 (ja) * 2010-10-05 2014-12-10 株式会社東芝 装置
US8476765B2 (en) * 2010-12-06 2013-07-02 Stmicroelectronics, Inc. Copper interconnect structure having a graphene cap
US9472450B2 (en) * 2012-05-10 2016-10-18 Samsung Electronics Co., Ltd. Graphene cap for copper interconnect structures
KR101633039B1 (ko) * 2015-03-10 2016-06-23 한국과학기술원 표면 개질된 그래핀 캡핑층을 포함한 구리 배선 소자 및 그 제조 방법
US9875907B2 (en) * 2015-11-20 2018-01-23 Applied Materials, Inc. Self-aligned shielding of silicon oxide

Also Published As

Publication number Publication date
WO2021262527A1 (en) 2021-12-30
US20230245924A1 (en) 2023-08-03
KR20230028788A (ko) 2023-03-02
CN116097419A (zh) 2023-05-09
TW202215537A (zh) 2022-04-16

Similar Documents

Publication Publication Date Title
US20220399230A1 (en) Graphene integration
US20230245924A1 (en) Selective deposition using graphene as an inhibitor
US20230203646A1 (en) Conformal deposition of silicon carbide films using heterogeneous precursor interaction
US20220375722A1 (en) Selective graphene deposition using remote plasma
US10840087B2 (en) Remote plasma based deposition of boron nitride, boron carbide, and boron carbonitride films
US20180330945A1 (en) Remote plasma based deposition of silicon carbide films using silicon-containing and carbon-containing precursors
KR20200079343A (ko) 구리의 존재 하에 유전체 표면들 상의 SiO2의 선택적인 성장
US11848199B2 (en) Doped or undoped silicon carbide deposition and remote hydrogen plasma exposure for gapfill
WO2023004329A1 (en) Graphene-capped copper in dual damascene interconnect
TW202321506A (zh) 低溫下的奈米石墨烯之沉積及處理
KR20240075894A (ko) 저온에서의 나노­그래핀의 증착 및 처리

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240520