CN112951760A - 存储器及其形成方法 - Google Patents
存储器及其形成方法 Download PDFInfo
- Publication number
- CN112951760A CN112951760A CN201911175242.3A CN201911175242A CN112951760A CN 112951760 A CN112951760 A CN 112951760A CN 201911175242 A CN201911175242 A CN 201911175242A CN 112951760 A CN112951760 A CN 112951760A
- Authority
- CN
- China
- Prior art keywords
- layer
- sacrificial
- isolation layer
- forming
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
Landscapes
- Engineering & Computer Science (AREA)
- Nanotechnology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明实施例提供一种存储器及其形成方法,形成方法包括:提供基底,基底上具有位线结构;在位线结构侧壁形成第一隔离层;在第一隔离层侧壁形成牺牲层,第一隔离层位于牺牲层与位线结构之间,且牺牲层的材料为含碳材料;在牺牲层侧壁形成第二隔离层,且牺牲层位于第二隔离层与第一隔离层之间;采用灰化工艺去除牺牲层,在第一隔离层与第二隔离层之间形成空气间隙。本发明实施例有利于改善形成的存储器的性能。
Description
技术领域
本发明实施例涉及半导体存储器领域,特别涉及存储器及其形成方法。
背景技术
随着大规模集成电路的快速发展,存储器中的晶体管结构及其导线的关键尺寸也在快速微缩。随着导线线宽的微缩,导线产生的寄生电容对金属导线及存储器电学性能的影响越来越显著。
为了降低存储器中金属导线的寄生电容,目前主要采取的方法包括制作空气隔离结构。为了形成空气隔离结构中的空气间隙,现有技术中主要采用刻蚀的方式。
然而,目前存储器中的空气隔离结构的形成方法有待改善。
发明内容
本发明实施方式的目的在于提供一种存储器及其形成方法,在提高牺牲层去除效率的同时,避免去除牺牲层的工艺对其他膜层带来的损伤问题。
为解决上述技术问题,本发明的实施方式提供了一种存储器的形成方法,包括以下步骤:提供基底,基底上具有位线结构;在位线结构侧壁形成第一隔离层;在第一隔离层侧壁形成牺牲层,第一隔离层位于牺牲层与位线结构之间,且牺牲层的材料为含碳材料;在牺牲层侧壁形成第二隔离层,且牺牲层位于第二隔离层与第一隔离层之间;采用灰化工艺去除牺牲层,在第一隔离层与第二隔离层之间形成空气间隙。
本发明实施方式通过先形成牺牲层,再对牺牲层进行灰化的方式形成空气间隙,相比于现有技术通过刻蚀形成空气间隙相比,能更加彻底的去除整个牺牲层,不会有残留的牺牲层,同时其去除效率也大大增加;并且由于灰化工艺采用的是气态化学品,采用灰化的工艺去除牺牲层,不会对空气间隙的侧壁造成较大的冲击力,避免了外层侧壁坍塌的现象。
另外,灰化工艺采用的灰化气体包括氮气或氢气其中的一种或两种的组合。采用氮气或氢气在对牺牲层进行灰化的过程中,能保证其他金属导电层不易被氧化。
另外,灰化工艺的工艺参数包括:灰化气体流量为10000sccm~15000sccm,温度为150℃~350℃,压强为500~800mT。
另外,在第一隔离层侧壁形成牺牲层,具体包括:填充相邻第一隔离层之间的间隙,形成牺牲膜,且牺牲膜的材料为含碳材料;对牺牲膜进行刻蚀处理,去除位于相邻第一隔离层之间的部分宽度的牺牲膜,剩余牺牲膜作为牺牲层。
另外,对牺牲膜进行刻蚀处理,具体包括:对牺牲膜进行第一刻蚀处理,以暴露出第一隔离层的部分侧壁;在暴露出的第一隔离层侧壁形成侧墙;以侧墙为掩膜,对牺牲膜进行第二刻蚀处理,形成牺牲层。以第一隔离层侧壁形成的侧墙为掩膜对牺牲膜进行刻蚀形成牺牲层,不需要额外再形成刻蚀掩膜,其刻蚀步骤较为简便。
另外,在暴露出的第一隔离层侧壁形成侧墙,具体包括:形成保型覆盖暴露出的第一隔离层侧壁、位线结构顶部上以及牺牲膜顶部的侧墙膜;对侧墙膜进行刻蚀处理,去除位于位线结构顶部上以及牺牲膜部分顶部上的侧墙膜,形成侧墙。
另外,在形成牺牲层之后及形成空气间隙之前,还包括:刻蚀去除侧墙,以暴露出牺牲层顶部表面。
另外,在刻蚀去除侧墙之后、形成空气间隙之前,还包括:刻蚀去除高于牺牲层顶部表面的第一隔离层、第二隔离层以及位线结构。
另外,对牺牲膜进行刻蚀处理,具体包括:在每一位线结构顶部上形成掩膜层,掩膜层覆盖位线结构、部分牺牲膜以及位于位线结构以及部分牺牲膜之间的第一隔离层;以掩膜层作为掩膜,对牺牲膜进行刻蚀处理,形成牺牲层;刻蚀去除掩膜层。
另外,在形成所述掩膜层之前,还包括:对所述牺牲膜进行平坦化处理,以使所述牺牲膜顶部与所述第一隔离层顶部齐平。
另外,采用旋转涂覆或在400~700℃下进行化学气相沉积的方法,形成牺牲膜。可以通过多种不同的方式形成牺牲膜。其中,采用旋转涂覆的方式形成牺牲膜的具有填充性好的优点。
本发明的实施方式还提供了一种存储器,包括:基底,基底上具有位线结构;第一隔离层,位于位线结构的侧壁;第二隔离层,位于第一隔离层远离位线结构的一侧,且第二隔离层与第一隔离层之间具有空气间隙。通过形成空气隔离结构,能降低存储器中金属导线的寄生电容,从而避免寄生电容对金属导线及存储器电学性能的影响。
另外,空气间隙的宽度范围为3nm~5nm。
与现有技术相比,本申请的技术方案具有以下优点:相对于现有技术通过刻蚀形成空气间隙,本发明实施方式通过先形成牺牲层,再对牺牲层进行灰化的方式形成空气间隙,能更加彻底的去除整个牺牲层,不会有残留的牺牲层,同时其去除效率也大大增加;采用灰化的工艺去除牺牲层,由于采用的是气体对牺牲层进行灰化,不会对空气隔离结构的外层侧壁造成较大的冲击力,避免了侧壁坍塌的现象;本发明实施方式还提供了一种具体地形成空气隔离结构的方法,采用旋转涂覆的方式形成牺牲膜的具有填充性好的优点;同时采用氮气或氢气在对牺牲层进行灰化的过程中,能保证其他金属导电层不易被氧化。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,除非有特别申明,附图中的图不构成比例限制。
图1到图10为本发明第一实施方式涉及的一种存储器的形成方法中各步骤对应的剖面结构示意图;
图11到图14为本发明第二实施方式涉及的一种存储器的形成方法各步骤对应的剖面结构示意图;
图15为本发明第三实施方式涉及的一种存储器的剖面结构示意图。
具体实施方式
现有技术中,采用刻蚀的方式形成空气间隙可能会对空气隔离结构的侧壁造成较大的冲击力,从而出现外层侧壁倒塌的现象;且在进行刻蚀工艺前,还要对需要刻蚀形成的空气间隙的尺寸进行计算,其流程较为复杂。
为解决上述问题,本发明的实施方式提供了一种半导体结构制造方法,包括:提供基底,基底上具有位线结构;在位线结构侧壁形成第一隔离层;在第一隔离层侧壁形成牺牲层,第一隔离层位于牺牲层与位线结构之间,且牺牲层的材料为含碳材料;在牺牲层侧壁形成第二隔离层,且牺牲层位于第二隔离层与第一隔离层之间;采用灰化工艺去除牺牲层,在第一隔离层与第二隔离层之间形成空气间隙。通过先形成牺牲层,再对牺牲层进行灰化的方式形成空气间隙,通过灰化的方式去除牺牲层不会有残留,去除效率也更高;且采用灰化气体形成空气间隙的过程中不会对外层侧壁造成较大的冲击力,从而避免了侧壁倒塌的现象。
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合附图对本发明的各实施方式进行详细的阐述。然而,本领域的普通技术人员可以理解,在本发明各实施方式中,为了使读者更好地理解本申请而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施方式的种种变化和修改,也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便,不应对本发明的具体实现方式构成任何限定,各个实施例在不矛盾的前提下可以相互结合,相互引用。
本发明的第一实施方式提供一种存储器的形成方法。
下面结合附图对本实施方式提供的存储器的形成方法进行具体说明,图1至图10为存储器形成方法各步骤对应的剖面结构示意图。
参考图1,提供基底101,基底101上具有位线结构102。
在本实施方式中,基底101内具有通孔,相应的,通孔内具有位线结构102,且位于相邻通孔之间的基底101表面也具有位线结构102。需要说明的是,在其他实施例中,基底的表面可以为平整表面,即基底内不具有通孔。
位于基底101通孔位置的位线结构102包括:依次堆叠的电连接层112、第一导电层122、第二导电层132以及覆盖层142。
其中,电连接层112的材料为Poly。第一金属导电层122的材料为高功函数材料,例如钛、钛的氮化物、铊或铊的氮化物等材料;在本实施方式中,第一金属导电层122的材料为氮化钛。第二金属导电层132的材料为低电阻材料,例如钨、银等材料;在本实施方式中,第二金属导电层132的材料为钨。覆盖层142的材料为绝缘材料,例如氮化硅、氮氧化硅或氧化硅等材料;在本实施方式中,覆盖层142的材料为氮化硅。
位于相邻通孔之间的基底101上的位线结构102包括:依次堆叠的介质层152、第一导电层122、第二导电层132以及覆盖层142。
介质层152的材料为绝缘材料,例如氮化硅、氮氧化硅或氧化硅等材料。在本实施方式中,介质层152的材料与覆盖层142的材料相同,在其他实施例中,介质层的材料也可以与覆盖层的材料不同。
参考图2,在位线结构102侧壁形成第一隔离层103。
具体地,在位线结构102侧壁和顶部以及基底101顶部形成第一隔离层103。后续会在位线结构侧壁形成空气隔离结构,第一隔离层103作为空气隔离结构的内层侧壁,紧贴位线结构102的侧壁。
第一隔离层103的材料为绝缘材料,例如氮化硅、氮氧化硅或氧化硅等材料。本实施方式中,第一隔离层103的材料与介质层102以及覆盖层142的材料均相同。
后续的工艺步骤包括:在第一隔离层103侧壁形成牺牲层124,第一隔离层103位于牺牲层124与位线结构102之间,且牺牲层124的材料为含碳材料。
以下将结合图3至图7对牺牲层的形成步骤进行详细说明。
参考图3,填充相邻第一隔离层103之间的间隙,形成牺牲膜104,且牺牲膜104的材料为含碳材料。
具体地,在基底101顶部,采用含碳材料在第一隔离层103之间的间隙处形成牺牲膜104,形成的牺牲膜104覆盖位线结构102及第一隔离层103的顶部。
形成牺牲膜104的方式包括,采用旋转涂覆或在400~700℃下进行化学气相沉积的方法形成,在本实施例中,采用旋转涂覆的方式形成的碳涂层作为牺牲膜104,采用旋转涂覆的方式形成的牺牲膜104具有填充性好的优点;在其他实施例中,可以采用500℃或600℃下进行化学气相沉积的方法形成的碳涂层作为牺牲膜104;需要说明是的,上述对其他实施方式采用化学气相沉积的具体温度参数的举例说明,仅为便于本领域技术人员的理解,并不构成对本方案的限定,在实际应用中只要符合上述范围中的参数都应落入本发明的保护范围中。
牺牲膜104的材料为含碳材料,其好处包括:牺牲层的材料与牺牲膜104的材料相同,后续在去除牺牲层形成空气间隙的过程中,可采用灰化的方式去除牺牲层;灰化气体与含碳材料反应生成二氧化碳气体,将固体牺牲层转换成气体二氧化碳,从而除去牺牲层;并且避免了在形成空气间隙的过程中对空气隔离结构的外层侧壁形成较大的冲击,从而发生的坍塌现象。
参考图4至图7,对牺牲膜104进行刻蚀处理,去除位于相邻第一隔离层103之间的部分宽度的牺牲膜104,剩余牺牲膜104作为牺牲层124。
参考图4,对牺牲膜104进行第一刻蚀处理,以暴露出第一隔离层103的部分侧壁。
具体地,对牺牲膜104进行第一刻蚀处理,以暴露出第一隔离层103的部分侧壁形成第一牺牲膜114,第一牺牲膜114顶部表面的高度低于第一隔离层103顶部表面的高度,从而暴露出第一隔离层103的部分侧壁。
在本实施例中,第一牺牲膜114的顶部表面高度低于第一隔离层103顶部表面的高度20-30nm的位置。需要说明的是,本实施中所列举的第一牺牲膜的顶部表面高度低于第一隔离层顶部表面的高度20-30nm的位置仅为举例说明,并不构成限定,本领域技术人员有理由根据具体实施情况,确定第一牺牲膜顶部表面与第一隔离层顶部表面的高度差。
参考图5至图7,在暴露出的第一隔离层103侧壁形成侧墙115;以侧墙115为掩膜,对牺牲膜进行第二刻蚀处理,形成牺牲层124。
参考图5,形成保型覆盖暴露出的第一隔离层103侧壁、位线结构102顶部上以及牺牲膜顶部的侧墙膜105;
具体地,形成保型覆盖所述暴露出的第一隔离层103侧壁、位线结构102顶部上以及第一牺牲膜114顶部的侧墙膜105。
侧墙膜105的材料为绝缘材料,例如氮化硅、氮氧化硅或氧化硅等材料;需要说明的是,在本实施例中,侧墙膜105的材料与第一隔离层103的材料相同。在其他实施例中,侧墙膜的材料也可以位于第一隔离层的材料不同。
参考图6,对侧墙膜105进行刻蚀处理,去除位于位线结构102顶部上以及牺牲膜部分顶部上的侧墙膜105,形成侧墙115。
具体地,对侧墙膜105进行刻蚀处理,去除位于第一牺牲膜114部分顶部上的侧墙膜105,形成侧墙115。
参考图7,以侧墙115为掩膜,对牺牲膜104(参考图6)进行第二刻蚀处理,形成牺牲层124。
此时形成的牺牲层124的厚度约等于侧墙115的厚度,即可以通过控制侧墙115的厚度来控制形成的牺牲层124的厚度,从而控制后续形成的空气间隙的宽度。以第一隔离层侧壁形成的侧墙为掩膜对牺牲膜进行刻蚀形成牺牲层,不需要额外再形成刻蚀掩膜,其刻蚀步骤较为简便。
参考图8,在牺牲层124侧壁形成第二隔离层106,且牺牲层124位于第二隔离层106与第一隔离层103之间。
具体地,在牺牲层124侧壁形成第二隔离层106,第二隔离层106覆盖侧墙115的顶部表面以及基底101上第一隔离层103的顶部。
第二隔离层106的材料为绝缘材料,例如氮化硅、氮氧化硅或氧化硅等材料;具体地,在本实施方式中,第二隔离层106的材料与第一隔离层103的材料相同,其材料都为氮化硅。此时,牺牲层124位于第一隔离层103与第二隔离层106之间。
在其他实施例中,第二隔离层的材料也可以与第一隔离层的材料不同。
需要说明的是,在形成牺牲层124之后及形成空气间隙107之前,还包括:刻蚀去除侧墙115,以暴露出牺牲层124顶部表面。
在本实施例中,还包括:刻蚀去除高于所述牺牲层124顶部表面的所述第一隔离层103、所述第二隔离层106以及所述位线结构102。
参考图9,刻蚀去除所述侧墙115以及刻蚀高于牺牲层124顶部表面的第一隔离层103、第二隔离层106以及位线结构102,以暴露出所述牺牲层124顶部表面。
刻蚀去除侧墙115和高于牺牲层124顶部表面的第一隔离层103、第二隔离层106以及位线结构102中的覆盖层142。
同时刻蚀基底101上第二隔离层106之间的间隙处的第二隔离层106和第一隔离层103,形成空气隔离结构的外层侧壁116和空气隔离结构的内层侧壁113。
具体地,剩余的仅覆盖牺牲层124侧壁的第二隔离层106作为空气隔离结构的外层侧壁116;剩余的第一隔离层103作为空气隔离结构的内层侧壁113。
需要说明的是,在其他实施例中,可以仅刻蚀去除侧墙,用于暴露出牺牲层的顶部表面,但不需要刻蚀高于牺牲层顶部表面的第一隔离层、第二隔离层以及位线结构。
参考图10,采用灰化工艺去除牺牲层124,在第一隔离层103与第二隔离层106之间形成空气间隙
采用灰化工艺去除牺牲层124形成空气间隙107,形成的空气间隙107的宽度约等于牺牲层124的厚度,由上述的说明可知,可以通过侧墙115的厚度从而控制牺牲层124的厚度,即可以通过侧墙115的厚度控制形成的空气间隙107的宽度。
其中,灰化工艺的工艺参数包括:灰化气体流量为10000sccm~15000sccm,温度为150℃~350℃,压强为500~800mT。
具体地,气流流量可以为11000sccm、12000sccm、13000sccm或14000sccm;温度可以为200℃、250℃或300℃;压强可以为600mT或700mT。需要说明是的,上述对气体流量参数、温度参数和压强参数的举例说明,仅为便于本领域技术人员的理解,并不构成对本方案的限定,在实际应用中只要符合上述范围中的参数都应落入本发明的保护范围中。
灰化工艺采用的灰化气体包括氮气、氢气或氧气其中的一种或几种的组合;灰化气体与采用含碳材料形成的牺牲层124发生化学反应,固态的牺牲层124反应后生成气态的二氧化碳,从固态变为气态,从而形成空气间隙。采用灰化工艺形成空气间隙时,不会对空气隔离结构的侧壁造成较大的冲击力,避免了外层侧壁坍塌的现象。
需要说明的是,在本实施例中,灰化工艺采用的灰化气体包括氮气或氢气其中的一种或两种的组合,采用氮气或氢气在对牺牲层124进行灰化的过程中,能保证存储器其他结构中的金属不易被氧化。
本实施例中,采用灰化工艺能更加彻底的去除整个牺牲层124,不会有残留的牺牲层124,同时其去除效率也大大增加;采用灰化的工艺去除牺牲层124,由于采用的是气体对牺牲层124进行灰化,不会对空气隔离结构的外层侧壁116造成较大的冲击力,避免了空气隔离结构的外层侧壁116坍塌的现象。
本发明实施例在位线结构侧壁形成空气隔离结构,降低了导线产生的寄生电容,有利于改善形成的存储器的电学性能。
上面各种步骤划分,只是为了描述清楚,实现时可以合并为一个步骤或者对某些步骤进行拆分,分解为多个步骤,只要包括相同的逻辑关系,都在本专利的保护范围内;对流程中添加无关紧要的修改或者引入无关紧要的设计,但不改变其流程的核心设计都在该专利的保护范围内。
本发明第二实施方式涉及一种存储器的形成方法,第二实施方式与第一实施方式大致相同,其区别在于,对牺牲膜进行刻蚀处理形成牺牲层的步骤不同,以下参考附图对第二实施方式进行详细描述,图11至图14为本实施例对牺牲膜进行刻蚀处理形成牺牲层的具体步骤。
参考图11,提供基底201,基底201上具有位线结构202;在位线结构202侧壁形成第一隔离层203;填充相邻第一隔离层203之间的间隙,形成牺牲膜204,且牺牲膜204的材料为含碳材料。
对牺牲膜进行平坦化处理,以使牺牲膜顶部与第一隔离层顶部齐平,剩余牺牲膜作为第二牺牲膜214。
参考图12,在每一位线结构顶部上形成掩膜层205,掩膜层205覆盖位线结构202、部分牺牲膜以及位于位线结构202以及部分牺牲膜之间的所述第一隔离层203。
具体地,掩膜层205的材料为氮化硅;需要说明的视,掩膜层205可以为硬研磨,也可以为光刻胶。
参考图13,以掩膜层205作为掩膜,对第二牺牲膜214(参考图12)进行刻蚀处理,形成所述牺牲层224;刻蚀去除掩膜层205。
具体地,在每一个位线结构202顶部上形成掩膜层205,掩膜层205覆盖位线结构202,部分第二牺牲膜214以及位于位线结构202以及第二牺牲膜214之间的所述第一隔离层203,掩膜层205覆盖的部分第二牺牲膜214的宽度为对第二牺牲膜214进行刻蚀后形成牺牲层224的厚度,牺牲层224的厚度决定了在后续灰化过程中形成的空气间隙107的厚度,因此,可以通过控制掩膜层205覆盖的部分第二牺牲膜214的宽度控制后续形成的空气间隙107的厚度。
参考图14,在形成牺牲层224后,在牺牲层224侧壁形成第二隔离层206,第二隔离层206覆盖掩膜层205的顶部表面以及基底201上第一隔离层203的顶部。
在形成第二隔离层206后,刻蚀去除掩膜层205,同时刻蚀去除高于牺牲层224顶部表面的第二隔离层206;同时刻蚀基底201上第二隔离层206之间的间隙处的第二隔离层206和第一隔离层203,后续的灰化工艺,与前一实施例相同,可参考前一实施例的具体说明,在此不再赘述。
综上所述,本实施方式的牺牲层224的厚度具体通过掩膜层205覆盖第二牺牲膜214的宽度来实现,调整牺牲层224的厚度的方式更加简便。
相较于现有技术通过刻蚀形成空气间隙相比,本发明实施方式能更加彻底的去除整个牺牲层,不会有残留的牺牲层,同时其去除效率也大大增加;采用灰化的工艺去除牺牲层,由于采用的是气体对牺牲层进行灰化,不会对空气隔离结构的外层侧壁造成较大的冲击力,避免了侧壁坍塌的现象。
上面各种步骤划分,只是为了描述清楚,实现时可以合并为一个步骤或者对某些步骤进行拆分,分解为多个步骤,只要包括相同的逻辑关系,都在本专利的保护范围内;对流程中添加无关紧要的修改或者引入无关紧要的设计,但不改变其流程的核心设计都在该专利的保护范围内。
本发明第三实施方式,涉及一种存储器,参考图15,包括:
基底301,基底301上具有位线结构302;第一隔离层303,位于位线结构302的侧壁;第二隔离层306,位于第一隔离层303远离位线结构302的一侧,所述第二隔离层306与第一隔离层303之间具有空气间隙307。
第一隔离层303与第二隔离层306以及第一隔离层303与第二隔离层306之间的空气间隙307一同构成了空气隔离结构,用于降低存储器中导线的寄生电容。
需要说明的是,空气间隙的宽度范围为3nm~5nm。
在本实施方式中,基底301内具有通孔,相应的,通孔内具有位线结构302,且位于相邻通孔之间的基底301表面也具有位线结构302。需要说明的是,在其他实施例中,基底的表面可以为平整表面,即基底内不具有通孔。
位于基底301通孔位置的位线结构302包括:依次堆叠的电连接层312、第一导电层322、第二导电层332以及覆盖层342。
其中,电连接层312的材料为Poly。第一金属导电层322的材料为高功函数材料,例如钛、钛的氮化物、铊或铊的氮化物等材料;在本实施方式中,第一金属导电层322的材料为氮化钛。第二金属导电层332的材料为低电阻材料,例如钨、银等材料;在本实施方式中,第二金属导电层332的材料为钨。覆盖层342的材料为绝缘材料,例如氮化硅、氮氧化硅或氧化硅等材料;在本实施方式中,覆盖层342的材料为氮化硅。
位于相邻通孔之间的基底301上的位线结构302包括:依次堆叠的介质层352、第一导电层322、第二导电层332以及覆盖层342。
介质层352的材料为绝缘材料,例如氮化硅、氮氧化硅或氧化硅等材料。在本实施方式中,介质层352的材料与覆盖层342的材料相同,在其他实施例中,介质层的材料也可以与覆盖层的材料不同。
第一隔离层303的材料为绝缘材料,例如氮化硅、氮氧化硅或氧化硅等材料。本实施方式中,第一隔离层303的材料与介质层302以及覆盖层342的材料均相同。
第二隔离层106的材料为绝缘材料,例如氮化硅、氮氧化硅或氧化硅等材料;具体地,在本实施方式中,第二隔离层106的材料与第一隔离层103的材料相同,其材料都为氮化硅。此时,牺牲层124位于第一隔离层103与第二隔离层106之间。在其他实施例中,第二隔离层的材料也可以与第一隔离层的材料不同。
在本实施方式中,第一隔离层303与第二隔离层306以及第一隔离层303与第二隔离层306之间的空气间隙307一同构成了空气隔离结构,用于降低存储器中导线的寄生电容。
由于第一实施方式或第二实施方式与本实施方式相互对应,因此本实施方式可与第一实施方式或第二实施方式互相配合实施。第一实施方式或第二实施方式中提到的相关技术细节在本实施方式中依然有效,在第一实施方式或第二实施方式中所能达到的技术效果在本实施方式中也同样可以实现,为了减少重复,这里不再赘述。相应地,本实施方式中提到的相关技术细节也可应用在第一实施方式或第二实施方式中。
本领域的普通技术人员可以理解,上述各实施方式是实现本发明的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本发明的精神和范围。
Claims (13)
1.一种存储器的形成方法,其特征在于,包括:
提供基底,所述基底上具有位线结构;
在所述位线结构侧壁形成第一隔离层;
在所述第一隔离层侧壁形成牺牲层,所述第一隔离层位于所述牺牲层与所述位线结构之间,且所述牺牲层的材料为含碳材料;
在所述牺牲层侧壁形成第二隔离层,且所述牺牲层位于所述第二隔离层与所述第一隔离层之间;
采用灰化工艺去除所述牺牲层,在所述第一隔离层与所述第二隔离层之间形成空气间隙。
2.根据权利要求1所述的存储器的形成方法,其特征在于,所述灰化工艺采用的灰化气体包括氮气或氢气其中的一种或两种的组合。
3.根据权利要求1或2所述的存储器的形成方法,其特征在于,所述灰化工艺的工艺参数包括:
灰化气体流量为10000sccm~15000sccm,温度为150℃~350℃,压强为500~800mT。
4.根据权利要求1所述的存储器的形成方法,其特征在于,所述在所述第一隔离层侧壁形成牺牲层,具体包括:
填充相邻所述第一隔离层之间的间隙,形成牺牲膜,且所述牺牲膜的材料为含碳材料;
对所述牺牲膜进行刻蚀处理,去除位于相邻所述第一隔离层之间的部分宽度的所述牺牲膜,剩余牺牲膜作为所述牺牲层。
5.根据权利要求4所述的存储器的形成方法,其特征在于,所述对所述牺牲膜进行刻蚀处理,具体包括:
对所述牺牲膜进行第一刻蚀处理,以暴露出所述第一隔离层的部分侧壁;
在暴露出的所述第一隔离层侧壁形成侧墙;
以所述侧墙为掩膜,对所述牺牲膜进行第二刻蚀处理,形成所述牺牲层。
6.根据权利要求5所述的存储器的形成方法,其特征在于,所述在暴露出的所述第一隔离层侧壁形成侧墙,具体包括:
形成保型覆盖所述暴露出的所述第一隔离层侧壁、所述位线结构顶部上以及所述牺牲膜顶部的侧墙膜;
对所述侧墙膜进行刻蚀处理,去除位于所述牺牲膜部分顶部上的所述侧墙膜,形成侧墙。
7.根据权利要求5所述的存储器的形成方法,其特征在于,在所述形成牺牲层之后及所述形成空气间隙之前,还包括:
刻蚀去除所述侧墙,以暴露出所述牺牲层顶部表面。
8.根据权利要求7所述的存储器的形成方法,其特征在于,在刻蚀去除所述侧墙之后、形成所述空气间隙之前,还包括:刻蚀去除高于所述牺牲层顶部表面的所述第一隔离层、所述第二隔离层以及所述位线结构。
9.根据权利要求4所述的存储器的形成方法,其特征在于,所述对所述牺牲膜进行刻蚀处理,具体包括:
在每一所述位线结构顶部上形成掩膜层,所述掩膜层覆盖所述位线结构、部分所述牺牲膜以及位于所述位线结构以及部分所述牺牲膜之间的所述第一隔离层;
以所述掩膜层作为掩膜,对所述牺牲膜进行刻蚀处理,形成所述牺牲层;
刻蚀去除所述掩膜层。
10.根据权利要求9所述的存储器的形成方法,其特征在于,在形成所述掩膜层之前,还包括:对所述牺牲膜进行平坦化处理,以使所述牺牲膜顶部与所述第一隔离层顶部齐平。
11.根据权利要求4所述的存储器的形成方法,其特征在于,采用旋转涂覆或在400~700℃下进行化学气相沉积的方法,形成所述牺牲膜。
12.一种存储器,其特征在于,包括:
基底,所述基底上具有位线结构;
第一隔离层,位于所述位线结构的侧壁;
第二隔离层,位于所述第一隔离层远离所述位线结构的一侧,且所述第二隔离层与所述第一隔离层之间具有空气间隙。
13.根据权利要求12所述的存储器,其特征在于,所述空气间隙的宽度范围为3nm~5nm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911175242.3A CN112951760B (zh) | 2019-11-26 | 2019-11-26 | 存储器及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911175242.3A CN112951760B (zh) | 2019-11-26 | 2019-11-26 | 存储器及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112951760A true CN112951760A (zh) | 2021-06-11 |
CN112951760B CN112951760B (zh) | 2022-06-24 |
Family
ID=76225127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911175242.3A Active CN112951760B (zh) | 2019-11-26 | 2019-11-26 | 存储器及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112951760B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114566467A (zh) * | 2022-04-29 | 2022-05-31 | 长鑫存储技术有限公司 | 半导体器件的形成方法及半导体器件 |
CN114582796A (zh) * | 2022-05-06 | 2022-06-03 | 成都高真科技有限公司 | 一种半导体器件制造工艺中位线空气间隔的形成方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000066975A (ko) * | 1999-04-22 | 2000-11-15 | 윤종용 | 반도체 소자 및 그 제조방법 |
JP2010123890A (ja) * | 2008-11-21 | 2010-06-03 | Toshiba Corp | 不揮発性半導体メモリ |
CN103390644A (zh) * | 2012-05-08 | 2013-11-13 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
CN104103577A (zh) * | 2013-04-12 | 2014-10-15 | 爱思开海力士有限公司 | 具有气隙的半导体器件及其制造方法 |
JP2014222699A (ja) * | 2013-05-13 | 2014-11-27 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置の製造方法 |
CN104752185A (zh) * | 2013-12-31 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
CN105762187A (zh) * | 2014-12-17 | 2016-07-13 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
US20170040164A1 (en) * | 2015-08-05 | 2017-02-09 | Asm Ip Holding B.V. | Selective deposition of aluminum and nitrogen containing material |
CN107180793A (zh) * | 2017-06-14 | 2017-09-19 | 中国科学院微电子研究所 | 一种调节高k金属栅cmos器件阈值的方法 |
CN110098175A (zh) * | 2018-01-31 | 2019-08-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
-
2019
- 2019-11-26 CN CN201911175242.3A patent/CN112951760B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000066975A (ko) * | 1999-04-22 | 2000-11-15 | 윤종용 | 반도체 소자 및 그 제조방법 |
JP2010123890A (ja) * | 2008-11-21 | 2010-06-03 | Toshiba Corp | 不揮発性半導体メモリ |
CN103390644A (zh) * | 2012-05-08 | 2013-11-13 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
CN104103577A (zh) * | 2013-04-12 | 2014-10-15 | 爱思开海力士有限公司 | 具有气隙的半导体器件及其制造方法 |
JP2014222699A (ja) * | 2013-05-13 | 2014-11-27 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置の製造方法 |
CN104752185A (zh) * | 2013-12-31 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
CN105762187A (zh) * | 2014-12-17 | 2016-07-13 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
US20170040164A1 (en) * | 2015-08-05 | 2017-02-09 | Asm Ip Holding B.V. | Selective deposition of aluminum and nitrogen containing material |
CN107180793A (zh) * | 2017-06-14 | 2017-09-19 | 中国科学院微电子研究所 | 一种调节高k金属栅cmos器件阈值的方法 |
CN110098175A (zh) * | 2018-01-31 | 2019-08-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114566467A (zh) * | 2022-04-29 | 2022-05-31 | 长鑫存储技术有限公司 | 半导体器件的形成方法及半导体器件 |
CN114582796A (zh) * | 2022-05-06 | 2022-06-03 | 成都高真科技有限公司 | 一种半导体器件制造工艺中位线空气间隔的形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112951760B (zh) | 2022-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10038137B2 (en) | MRAM device and method for fabricating the same | |
TWI281231B (en) | Method for forming storage node of capacitor in semiconductor device | |
KR100953034B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
US20110294276A1 (en) | Method of manufacturing semiconductor device | |
KR102171265B1 (ko) | 금속 마스크를 이용한 패터닝 방법 및 그 패터닝 방법을 포함한 반도체 소자 제조방법 | |
TWI409913B (zh) | 用於製造半導體元件的方法 | |
CN113937058B (zh) | 半导体结构的形成方法及半导体结构 | |
CN114420642A (zh) | 半导体结构的形成方法以及半导体结构 | |
CN112951760B (zh) | 存储器及其形成方法 | |
TWI403235B (zh) | 埋藏式電路結構之製作方法 | |
KR101087880B1 (ko) | 반도체 소자의 제조방법 | |
US7842593B2 (en) | Semiconductor device and method for fabricating the same | |
CN109659222B (zh) | 半导体装置的形成方法 | |
US7435677B2 (en) | Method for fabricating semiconductor device | |
CN113937059A (zh) | 半导体结构的形成方法及半导体结构 | |
US20100035402A1 (en) | Method for manufacturing semiconductor device | |
CN112652623B (zh) | 半导体器件的制作方法 | |
JP4791768B2 (ja) | 半導体素子のストレージノードコンタクトの形成方法 | |
KR20120085360A (ko) | 게이트 구조물, 게이트 구조물 형성 방법 및 이를 이용한 반도체 소자 제조 방법 | |
KR100927777B1 (ko) | 메모리 소자의 제조방법 | |
KR100778869B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
JP2006148052A (ja) | 半導体素子の格納電極形成方法 | |
CN114496904A (zh) | 半导体结构的形成方法 | |
KR20090104252A (ko) | 반도체 소자 및 이의 제조 방법 | |
JP2008010824A (ja) | 半導体メモリ素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |