CN105633135B - 晶体管及其形成方法 - Google Patents

晶体管及其形成方法 Download PDF

Info

Publication number
CN105633135B
CN105633135B CN201410624231.XA CN201410624231A CN105633135B CN 105633135 B CN105633135 B CN 105633135B CN 201410624231 A CN201410624231 A CN 201410624231A CN 105633135 B CN105633135 B CN 105633135B
Authority
CN
China
Prior art keywords
layer
dummy gate
gate structure
transistor
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410624231.XA
Other languages
English (en)
Other versions
CN105633135A (zh
Inventor
赵杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410624231.XA priority Critical patent/CN105633135B/zh
Priority to US14/931,189 priority patent/US9601620B2/en
Publication of CN105633135A publication Critical patent/CN105633135A/zh
Application granted granted Critical
Publication of CN105633135B publication Critical patent/CN105633135B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)

Abstract

一种晶体管及其形成方法，晶体管的形成方法包括：提供衬底，衬底表面具有伪栅极结构和第一介质层，伪栅极结构包括伪栅极层，第一介质层覆盖伪栅极结构的侧壁，且第一介质层的表面与伪栅极结构的表面齐平；减薄第一介质层的厚度，使第一介质层的表面低于伪栅极结构的表面，并暴露出伪栅极结构顶部的部分侧壁表面；在减薄第一介质层的厚度之后，在伪栅极结构暴露出的侧壁表面形成应力层；在形成应力层之后，在第一介质层表面形成第二介质层，第二介质层的表面与伪栅极结构的顶部表面齐平；在形成第二介质层之后，去除伪栅极层，在第一介质层和第二介质层内形成开口；在开口内形成栅极层。所形成的晶体管的性能提高。

Description

晶体管及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种晶体管及其形成方法。
背景技术
随着集成电路制造技术的快速发展，促使集成电路中的半导体器件，尤其是MOS(Metal Oxide Semiconductor，金属-氧化物-半导体)器件的尺寸不断地缩小，以此满足集成电路发展的微型化和集成化的要求，而晶体管器件是MOS器件中的重要组成部分之一。
对于晶体管器件来说，随着晶体管的尺寸持续缩小，现有技术以氧化硅或氮氧化硅材料形成的栅介质层时，已无法满足晶体管对于性能的要求。尤其是以氧化硅或氮氧化硅作为栅介质层所形成的晶体管容易产漏电流以及杂质扩散等一系列问题，从而影响晶体管的阈值电压，造成晶体管的可靠性和稳定性下降。
为解决以上问题，一种以高K栅介质层和金属栅构成的晶体管被提出，即高K金属栅(HKMG，High K Metal Gate)晶体管。所述高K金属栅晶体管采用高K(介电常数)材料代替常用的氧化硅或氮氧化硅作为栅介质材料，以金属材料或金属化合物材料替代传统的多晶硅栅极材料，形成金属栅。所述高K金属栅晶体管能够在缩小尺寸的情况下，能够减小漏电流，降低工作电压和功耗，以此提高晶体管的性能。
然而，随着半导体工艺节点的不断缩小，所形成的高K金属栅晶体管的尺寸不断缩小、器件密度不断提高，导致制造高K金属栅晶体管的工艺难以控制，所形成的高K金属栅晶体管性能不稳定。
发明内容
本发明解决的问题是提供一种晶体管及其形成方法，所形成的晶体管的性能提高。
为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供衬底，所述衬底表面具有伪栅极结构和第一介质层，所述伪栅极结构包括伪栅极层，所述第一介质层覆盖所述伪栅极结构的侧壁，且所述第一介质层的表面与伪栅极结构的表面齐平；减薄所述第一介质层的厚度，使所述第一介质层的表面低于伪栅极结构的表面，并暴露出伪栅极结构顶部的部分侧壁表面；在减薄所述第一介质层的厚度之后，在所述伪栅极结构暴露出的侧壁表面形成应力层；在形成所述应力层之后，在第一介质层表面形成第二介质层，所述第二介质层的表面与所述伪栅极结构的顶部表面齐平；在形成所述第二介质层之后，去除所述伪栅极层，在第一介质层和第二介质层内形成开口；在所述开口内形成栅极层。
可选的，所述应力层的材料为氮化硅；所述应力层的厚度为20埃～200埃。
可选的，所述应力层的形成工艺包括：在所述第一介质层表面、伪栅极结构暴露出的侧壁和顶部表面形成应力膜；回刻蚀所述应力膜直至暴露出第一介质层表面以及伪栅极结构的顶部表面为止，形成所述应力层。
可选的，所述应力膜的形成工艺为化学气相沉积工艺；所述回刻蚀工艺为干法刻蚀工艺。
可选的，所述伪栅极结构还包括位于所述伪栅极层侧壁表面的侧墙。
可选的，还包括：在减薄所述第一介质层的厚度之后，形成所述应力层之前，去除高于第一介质层表面的侧墙，并暴露出高于第一介质层表面的伪栅极层侧壁表面；在所述伪栅极层暴露出的侧壁表面形成所述应力层。
可选的，所述侧墙的材料为氮化硅、氮氧化硅、碳氮氧化硅、硼氮氧化硅；所述侧墙的形成工艺包括原子层沉积工艺或化学气相沉积工艺；所述侧墙的厚度为10埃～200埃。
可选的，所述伪栅极结构还包括位于衬底表面的伪栅介质层，所述伪栅极层位于所述伪栅介质层表面。
可选的，所述伪栅介质层的材料为氧化硅；所述伪栅介质层的厚度为5埃～10埃；所述伪栅介质层的形成工艺包括热氧化工艺、原位蒸汽生成工艺或化学气相沉积及工艺。
可选的，所述伪栅极结构还包括：位于所述伪栅介质层表面的栅介质层，所述伪栅极层位于所述栅介质层表面；在去除所述伪栅极层之后，暴露出所述栅介质层表面。
可选的，还包括：在形成所述栅极层之前，在所述开口的侧壁和底部表面形成栅介质层，所述栅极层位于所述栅介质层表面。
可选的，所述栅介质层的材料为高K介质材料，所述高K介质材料包括LaO、AlO、BaZrO、HfZrO、HfZrON、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、(Ba,Sr)TiO3、Al2O3、Si3N4；所述栅介质层的形成工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述栅介质层的厚度为10埃～50埃。
可选的，在去除所述伪栅极层之后，所形成的开口底部暴露出所述衬底表面；在形成所述栅介质层之前，在所述开口底部的衬底表面形成绝缘层。
可选的，所述绝缘层的材料为氧化硅或氮氧化硅；所述绝缘层的形成工艺包括热氧化工艺、氮化氧化工艺、化学氧化工艺、化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺或湿法氧化工艺；所述绝缘层的厚度为5埃～10埃。
可选的，所述第一介质层的形成的工艺包括：在衬底和伪栅极结构表面形成第一介质膜；平坦化所述第一介质膜直至暴露出所述伪栅极结构的顶部表面为止；所述第二介质层的形成的工艺包括：在第一介质层、应力层和伪栅极结构表面形成第二介质膜；平坦化所述第二介质膜直至暴露出所述伪栅极结构的顶部表面为止。
可选的，还包括：在形成所述介质膜之前，在所述衬底和伪栅极结构表面形成停止层，所述介质膜形成于所述停止层表面；在平坦化所述介质膜之后，去除所述伪栅极结构顶部表面的停止层，并暴露出所述伪栅极结构的顶部表面。
可选的，所述停止层的材料为氮化硅、氮氧化硅、碳氮氧化硅、硼氮氧化硅；所述停止层的形成工艺为化学气相沉积工艺或原子层沉积工艺；所述停止层的厚度为10埃～200埃。
可选的，所述栅极层的材料为金属，所述金属为铝或钨；所述栅极层的形成工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
可选的，所述衬底为平面基底；或者，所述衬底包括：基底、位于基底表面的鳍部、以及位于基底表面的隔离层，所述隔离层覆盖部分鳍部的侧壁，且所述隔离层的表面低于所述鳍部的顶部表面；所述伪栅极结构横跨于所述鳍部上，且所述伪栅极结构位于部分隔离层表面、以及鳍部的侧壁和顶部表面。
相应的，本发明提供还一种采用上述任一项方法所形成的晶体管，包括：衬底；位于所述衬底表面的栅极结构，所述栅极结构包括栅极层；位于所述衬底表面的第一介质层，所述第一介质层覆盖所述栅极结构的部分侧壁，所述第一介质层的表面低于栅极结构的表面，并暴露出栅极结构顶部的部分侧壁表面；位于所述栅极结构暴露出的侧壁表面的应力层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的形成方法中，在衬底表面形成伪栅极结构和第一介质层之后，减薄所述第一介质层的厚度，使所述第一介质层的表面低于伪栅极结构的表面，并暴露出伪栅极结构顶部的部分侧壁表面；在所述伪栅极结构暴露出的侧壁表面形成应力层，由于所述应力层具有拉应力，则在后续去除所述伪栅极层之后，能够使所述应力层和原本伪栅极结构之间应力平衡被破坏，能够扩大所形成的开口顶部尺寸，所述开口顶部的尺寸大于底部尺寸。由于所述开口用于形成所述栅极层，而所述开口顶部尺寸大于底部尺寸，使得在所述开口内形成栅极层的难度降低，形成所述栅极层的材料易于进入所述开口底部，而且所述栅极层的材料难以在靠近所述开口顶部的侧壁表面堆积，从而能够保证所述栅极层的材料能够填充满所述开口，且所形成的栅极层内部均匀致密，能够避免所形成的栅极层内部产生空洞。因此，所形成的晶体管的性能稳定、可靠性提高。
进一步，所述伪栅极结构还包括位于所述伪栅极层侧壁表面的侧墙；在减薄所述第一介质层的厚度之后，形成所述应力层之前，去除高于第一介质层表面的侧墙，并在所述伪栅极层暴露出的侧壁表面形成所述应力层。由于所述应力层直接形成于所述栅极层侧壁表面，所述应力层和栅极层之间不具有侧墙进行隔离，从而能够在去除所述栅极层之后，使所述应力层的应力完全得到释放，而不会使所述应力层的应力因保留的侧墙而被削弱，能够使所形成的开口顶部尺寸进一步扩大，则更有利于保证所形成的栅极层内部致密均匀，所形成的栅极层内部不易产生空洞。
本发明的结构中，所述第一介质层的表面低于栅极结构的表面，并暴露出栅极结构顶部的部分侧壁表面，所述应力层位于所述栅极结构暴露出的侧壁表面。由于所述应力层使第一介质层内的开口顶部尺寸扩大，使得所述开口顶部的尺寸大于底部尺寸。由于所述栅极层位于所述开口内，因此，所述栅极层的材料能够填充满所述开口，使得所述栅极层内部均匀致密，所述栅极层内部不易产生空洞。因此，所述晶体管的性能稳定、可靠性提高。
附图说明
图1至图4是本发明一实施例的高K金属栅晶体管的形成过程的剖面结构示意图；
图5至图11是本发明实施例的一种晶体管的形成方法的剖面结构示意图；
图12至图13是本发明实施例的另一种晶体管的形成方法的剖面结构示意图。
具体实施方式
如背景技术所述，随着半导体工艺节点的不断缩小，形成高K金属栅晶体管的工艺难度提高，所形成的高K金属栅晶体管性能不佳。
所述高K金属栅晶体管的形成工艺为后栅(Gate Last)工艺，图1至图4是本发明一实施例的高K金属栅晶体管的形成过程的剖面结构示意图。
请参考图1，提供衬底100，所述衬底100表面具有伪栅极层101，所述伪栅极层101的材料为多晶硅，所述伪栅极层101为后续形成的金属栅占据空间和位置。
请参考图2，在所述衬底100表面形成介质层102，所述介质层102覆盖所述伪栅极层101的侧壁，且所述介质层102的表面与伪栅极层101的表面齐平。
请参考图3，去除所述伪栅极层101(如图2所示)，在所述介质层102内形成开口103。
请参考图4，在所述开口103(如图3所示)内形成金属栅104。
然而，随着半导体器件的尺寸缩小、集成度提高，衬底100表面所形成的伪栅极层101尺寸缩小，导致所述介质层102内形成的开口103尺寸缩小；如图3所示，所述开口103顶部的尺寸小于30纳米。另一方面，所述开口103的深度由所述伪栅极层101的厚度决定，并且决定了后续形成的金属栅104的厚度，为了保证所形成的晶体管的阈值电压复合技术需求，所述金属栅104的厚度不宜过度减薄，即所述开口103的深度不宜减小，而所述开口103的尺寸缩小，因此导致所述开口103的深宽比较大。
所述金属栅104的形成工艺包括：在介质层102表面和开口103内形成填充满开口103的金属膜；对所述金属膜进行抛光，直至暴露出所述介质层102表面，形成金属栅。由于所述开口103的深宽比较大，导致在所述开口103内填充金属膜的难度提高，所述金属膜的材料不易进入所述开口103的底部，而且所述金属膜的材料容易在所述开口103的顶部侧壁表面堆积，从而使所述开口103在还未填充满的情况下顶部闭合，使得形成于开口103内的金属膜内部形成空洞105(void)，则由所述金属膜抛光形成的金属栅内部具有空洞105。所述金属栅104内部的空洞105会影响对所述金属栅的电阻、电容等电性能造成影响，还会对所述晶体管的阈值电压造成影响，使得所形成的晶体管性能不稳定。
为了解决上述问题，本发明提供一种晶体管及其形成方法。在晶体管的形成方法中，在衬底表面形成伪栅极结构和第一介质层之后，减薄所述第一介质层的厚度，使所述第一介质层的表面低于伪栅极结构的表面，并暴露出伪栅极结构顶部的部分侧壁表面；在所述伪栅极结构暴露出的侧壁表面形成应力层，由于所述应力层具有拉应力，则在后续去除所述伪栅极层之后，能够使所述应力层和原本伪栅极结构之间应力平衡被破坏，能够扩大所形成的开口顶部尺寸，所述开口顶部的尺寸大于底部尺寸。由于所述开口用于形成所述栅极层，而所述开口顶部尺寸大于底部尺寸，使得在所述开口内形成栅极层的难度降低，形成所述栅极层的材料易于进入所述开口底部，而且所述栅极层的材料难以在靠近所述开口顶部的侧壁表面堆积，从而能够保证所述栅极层的材料能够填充满所述开口，且所形成的栅极层内部均匀致密，能够避免所形成的栅极层内部产生空洞。因此，所形成的晶体管的性能稳定、可靠性提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图11是本发明实施例的晶体管的形成方法的剖面结构示意图。
请参考图5，提供衬底200，所述衬底200表面具有伪栅极结构201，所述伪栅极结构201包括伪栅极层210。
在本实施例中，所述衬底200为平面基底。所述衬底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。
在本实施例中，所述衬底200内还具有浅沟槽隔离结构(Shallow TrenchIsolator，简称STI)，所述浅沟槽隔离结构用于隔离衬底200内的有源区，所述浅沟槽隔离结构的材料为氧化硅、氮氧化硅或低K介质材料。
在另一实施例中，所述衬底包括：基底、位于基底表面的鳍部、以及位于基底表面的隔离层，所述隔离层覆盖部分鳍部的侧壁，且所述隔离层的表面低于所述鳍部的顶部表面；所述伪栅极结构横跨于所述鳍部上，且所述伪栅极结构位于部分隔离层表面、以及鳍部的侧壁和顶部表面。
在一实施例中，所述基底和鳍部能够由半导体衬底刻蚀形成；所述半导体衬底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底；通过刻蚀部分所述半导体衬底，能够在所述半导体衬底内形成若干沟槽，相邻沟槽之间的半导体衬底形成鳍部，而且位于鳍部底部的半导体衬底形成基底。
在其它实施例中，所述鳍部还能够通过外延工艺形成于基底表面；所述基底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底；所述鳍部的材料为硅、硅锗、锗或碳化硅。
所述伪栅极层210为后续形成的栅极层占据空间和位置。在一实施例中，所述伪栅极层210表面还具有掩膜层，所述伪栅极层210的形成工艺包括：在衬底200表面形成伪栅极膜；在所述伪栅极膜表面形成掩膜层，所述掩膜层覆盖了需要形成伪栅极层210的对应区域；以所述掩膜层为掩膜，刻蚀所述伪栅极膜直至暴露出衬底200表面为止，形成伪栅极层210。
所述伪栅极膜的形成工艺为化学气相沉积工艺或物理气相沉积工艺。所述伪栅极层210的材料为无定形硅(amorphous poly)或多晶硅(crystal poly)；所述伪栅极层210的厚度为500埃～1500埃，所述伪栅极层210的厚度决定了后续所形成的栅极层的厚度。由于后续需要去除所述伪栅极层210，而所述无定形硅或多晶硅易于被刻蚀、保型性良好、且易于被去除的材料，因此以所述无定形硅或多晶硅为材料形成伪栅极层210，能够使所述伪栅极膜210的形貌良好、结构稳定、易于被去除。
在一实施例中，所述伪栅极层210内还具有掺杂离子，所述掺杂离子为P型离子或N型离子；在所述伪栅极层210内掺杂离子的工艺为离子注入工艺或气体扩散工艺；而且，在所述伪栅极层210内掺杂离子之后，还能够采用热处理工艺激活所述掺杂离子，例如热退火工艺。
所述掩膜层的材料为氮化硅、氮氧化硅、掺碳的氮氧化硅、掺硼的氮氧化硅中的一种或多种；所述掩膜层1的厚度为10埃～200埃；所述掩膜层1的形成工艺包括：在所述伪栅极膜表面形成掩膜材料膜；在所述掩膜材料膜表面形成图形化层，所述图形化层覆盖需要形成伪栅极层201的对应区域；以所述图形化层为掩膜，刻蚀所述掩膜材料膜，直至暴露出伪栅极膜表面为止，形成掩膜层。其中，所述掩膜材料膜的形成工艺为原子层沉积工艺或化学气相沉积工艺；所述图形化层能够为图形化的光刻胶层，也能够为采用多重图形掩膜工艺形成的掩膜，例如自对准双重图形(Self-Aligned Double Patterning，简称SADP)掩膜。
在本实施例中，所述伪栅极结构201还包括位于衬底200表面的伪栅介质层212，所述伪栅极层210位于所述伪栅介质层212表面。所述伪栅介质层212的材料为氧化硅；所述伪栅介质层212的厚度为5埃～100埃。所述伪栅介质层212与所述伪栅极层210的材料不同，所述伪栅介质层212与伪栅极层210之间具有较高的刻蚀选择性，因此，所述伪栅介质层212能够在刻蚀伪栅极膜以形成伪栅极层210时、以及后续去除伪栅极层210时，用于保护衬底200表面免受损伤。
所述伪栅介质层212的形成工艺包括：在形成所述伪栅极膜之前，在衬底200表面形成伪栅介质膜，所述伪栅极膜形成于所述伪栅介质膜表面；在刻蚀所述伪栅极膜并暴露出所述伪栅介质膜之后，采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述伪栅介质膜，并暴露出衬底200表面，形成伪栅介质层212。其中，所述伪栅介质膜的形成工艺为热氧化工艺、原位蒸汽生成工艺(In-Situ Steam Generation，简称ISSG)或化学气相沉积工艺。
由于所述伪栅介质层212和衬底200之间的刻蚀选择性较大，因此在刻蚀伪栅介质膜时，对衬底200表面的损伤较小。在其它实施例中，还能够不刻蚀所述伪栅介质膜，所述伪栅介质膜能够在后续形成源区和漏区时，保护衬底200表面。
在另一实施例中，所述伪栅极结构还包括：位于所述伪栅介质层表面的栅介质层，所述伪栅极层位于所述栅介质层表面；在去除所述伪栅极层之后，暴露出所述栅介质层表面。所述栅介质层的材料为高K介质材料，所述高K介质材料包括LaO、AlO、BaZrO、HfZrO、HfZrON、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、(Ba,Sr)TiO3、Al2O3、Si3N4；所述栅介质层的形成工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述栅介质层的厚度为10埃～50埃。
在本实施例中，所述伪栅极结构201还包括位于所述伪栅极层210侧壁表面的侧墙211。所述侧墙211的材料为氮化硅、氮氧化硅、碳氮氧化硅、硼氮氧化硅；所述侧墙211的厚度为10埃～200埃。所述侧墙211的形成工艺包括：在衬底200和伪栅极层210的表面形成侧墙层；回刻蚀所述侧墙层直至暴露出衬底200表面和掩膜层或伪栅极层210表面为止，形成侧墙211。其中，侧墙层的形成工艺为原子层沉积(ALD)工艺或化学气相沉积工艺。
在形成所述侧墙211之后，在所述侧墙211和伪栅极层210两侧的衬底200内形成源区和漏区。所述源区和漏区的形成工艺为离子注入工艺，所注入的离子为P型离子或N型离子。
在另一实施例中，还能够在所述侧墙211和伪栅极层210两侧的衬底200内形成应力层，以作为源区和漏区；当所述应力层的材料为硅锗时，在应力层内掺杂P型离子，以作为源区和漏区；当所述应力层的材料为碳化硅时，在应力层内掺杂N型离子。
请参考图6，在所述衬底200表面形成第一介质层202，所述第一介质层202覆盖所述伪栅极结构201的侧壁，且所述第一介质层202的表面与伪栅极结构201的表面齐平。
所述第一介质层202的材料为氧化硅，所述第一介质层202用于在相邻的伪栅极结构201之间进行电隔离，而且，所述第一介质层202用于保留所述伪栅极层210的形貌结构，后续去除伪栅极层210之后，能够在第一介质层202内形成形状和位置与伪栅极层210一致的开口，所述开口用于形成金属材料的栅极层。
所述第一介质层202的形成的工艺包括：在衬底200和伪栅极结构201表面形成第一介质膜；平坦化所述第一介质膜直至暴露出所述伪栅极结构201的顶部表面为止。其中，所述介质膜的形成工艺为化学气相沉积工艺或物理气相沉积工艺；在本实施例中，所述第一介质膜以化学气相沉积工艺形成，所述化学气相沉积工艺能够为流体化学气相沉积工艺、高深宽比沉积工艺中的一种或两种组合。所述平坦化工艺为化学机械抛光工艺；在一实施例中，所述伪栅极层210表面还具有掩膜层，则所述平坦化工艺还能够去除所述掩膜层，并暴露出所述伪栅极层210表面，使所述第一介质层202的厚度与所述伪栅极层210的厚度一致。
在本实施例中，在形成所述第一介质膜之前，在所述衬底200和伪栅极结构201表面形成停止层203，所述第一介质膜形成于所述停止层203表面；在平坦化所述第一介质膜之后，去除所述伪栅极结构201顶部表面的停止层203，并暴露出所述伪栅极结构201的顶部表面。
所述停止层203的材料为氮化硅、氮氧化硅、碳氮氧化硅、硼氮氧化硅；所述停止层203的形成工艺为化学气相沉积工艺或原子层沉积工艺；所述停止层203的厚度为10埃～200埃。所述停止层203的材料与所述第一介质膜的材料不同，所述停止层207用于在后续形成栅极层之后，在源区和漏区表面形成导电结构时，作为刻蚀工艺的停止层。
请参考图7，减薄所述第一介质层202的厚度，使所述第一介质层202的表面低于伪栅极结构201的表面，并暴露出伪栅极结构201顶部的部分侧壁表面。
减薄所述第一介质层202的厚度之后，由于所述第一介质层202的表面低于所述伪栅极结构201的顶部表面，从而能够暴露出所述伪栅极结构201靠近顶部的部分侧壁表面，则后续能够在所述伪栅极结构暴露出的侧壁表面形成应力层，使所述应力层能够施加拉应力，从而能够在后续去除伪栅极层210之后，通过所述应力层施加的拉应力，使所形成的开口顶部的尺寸扩大，且开口顶部尺寸大于底部尺寸，则后续在所述开口内填充金属材料的工艺难度降低，能够避免在开口内形成的栅极层内部形成空洞，保证了所形成的栅极层的性能稳定。
减薄所述第一介质层202厚度的工艺为无掩膜刻蚀工艺，所述无掩膜刻蚀工艺为干法刻蚀工艺、湿法刻蚀工艺、或干法刻蚀工艺和湿法刻蚀工艺组合。其中，所述干法刻蚀工艺能够为各向同性的刻蚀工艺或各向异性的刻蚀工艺；所述干法刻蚀的刻蚀气体包括CH4、CH3F、CH2F2、CHF3中的一种或多种，所述干法刻蚀的气体还能够包括Ar、O2。所述湿法刻蚀的刻蚀液为氢氟酸溶液。
在本实施例中，所述伪栅极层210的侧壁表面具有侧墙211，在减薄所述第一介质层202之后，暴露出所述侧墙211表面，则后续形成的应力层位于所暴露出的侧墙211表面。
在本实施例中，由于所述衬底200表面和伪栅极结构201的侧壁表面还形成有停止层203，因此，还需要对所述停止层203进行刻蚀，使所述停止层203的顶部表面与所述减薄后的第一介质层202的表面齐平，以便暴露出伪栅极结构201的部分表面。
请参考图8，在减薄所述第一介质层202的厚度之后，在所述伪栅极结构201暴露出的侧壁表面形成应力层204。
所述应力层204具有拉应力，在后续去除所述伪栅极层210之后，能够使所述应力层204与栅极层之间的应力平衡被打破，使得所述应力层204的应力得以释放，因此能够拉大所形成的开口顶部尺寸，即所形成的开口顶部尺寸大于底部尺寸，有利于后续在所述开口内形成致密均匀的栅极层。
所述应力层204的材料为氮化硅，所述氮化硅材料的应力层204能够施加拉应力。所述应力层204的厚度为20埃～200埃；当所述应力层204的厚度过厚时，会导致后续形成的开口顶部过大，从而影响所形成的栅极层的尺寸、以及栅极层的性能；当所述应力层204过薄时，则所述开口的顶部所扩大的尺寸不足，依旧容易引起所形成的栅极层内形成空洞的问题；当所述应力层204的厚度在20埃～200埃范围内时，即能够使开口顶部扩大足够尺寸，又能够保证所形成的栅极层尺寸标准、性能稳定。
所述应力层204的形成工艺包括：在所述第一介质层202表面、伪栅极结构201的侧壁和顶部表面形成应力膜；回刻蚀所述应力膜直至暴露出第一介质层202表面以及伪栅极结构201的顶部表面为止，形成所述应力层204。其中，所述应力膜的形成工艺为化学气相沉积工艺；所述回刻蚀工艺为干法刻蚀工艺。
请参考图9，在形成所述应力层204之后，在第一介质层202表面形成第二介质层208，所述第二介质层208的表面与所述伪栅极结构201的顶部表面齐平。
所述第二介质层208的材料为氧化硅，所述第二介质层208与所述减薄后的第一介质层202共同用于电隔离相邻的伪栅极结构201，后续去除所述伪栅极层210之后，能够在所述第二介质层208和第一介质层202内形成开口，所述开口用于形成栅极层。
所述第二介质层208的形成工艺包括：在第一介质层202、应力层204和伪栅极结构201表面形成第二介质膜；平坦化所述第二介质膜直至暴露出所述伪栅极结构201的顶部表面为止。其中，所述介质膜的形成工艺为化学气相沉积工艺或物理气相沉积工艺；在本实施例中，所述第二介质膜以化学气相沉积工艺形成，所述化学气相沉积工艺能够为流体化学气相沉积工艺、高深宽比沉积工艺、高密度等离子体沉积工艺中的一种或多种组合。所述平坦化工艺为化学机械抛光工艺。
在一实施例中，通过调控第一介质层202和第二介质层208的形成工艺，例如以高深宽比沉积工艺或高密度等离子体沉积工艺形成所述第二介质层208，以流体化学气相沉积工艺形成第一介质层202，能够使所形成的第二介质层208的密度高于第一介质层202的密度，则所述第二介质层208的硬度较高、物理强度较大，当后续于开口内形成栅极层时，能够防止化学机械抛光工艺在第二介质层208表面形成凹陷，从而避免在第二介质层208表面残留栅极层的材料，能够防止漏电流的产生。
请参考图10，在形成所述第二介质层208之后，去除所述伪栅极层210(如图9所示)，在第一介质层202和第二介质层208内形成开口205。
所述开口205用于形成栅极层。去除所述伪栅极层210的工艺为湿法刻蚀工艺或干刻蚀工艺，所述干法刻蚀工艺为各向同性的干法刻蚀或各向异性的干法刻蚀，所述湿法刻蚀为各向同性的湿法刻蚀。
本实施例中，所述伪栅极层210的材料为多晶硅，所述干法刻蚀的刻蚀气体包括氯气和溴化氢气体中的一种或两种混合；所述湿法刻蚀的刻蚀液包括四甲基氢氧化铵(简称TMAH)。
本实施例中，所述伪栅极层210和衬底200之间还形成有伪栅介质层212(如图9所示)，在去除所述伪栅极层210之后，去除所述伪栅介质层212，所形成的开口205底部暴露出所述衬底200表面。由于所述伪栅介质层212与衬底200之间的刻蚀选择比较大，在去除所述伪栅介质层212时，对所述衬底200表面的所述较小。本实施例中，去除所述伪栅介质层212的工艺为湿法刻蚀工艺，所述湿法刻蚀的刻蚀液为氢氟酸溶液，所述湿法刻蚀工艺对衬底200表面的损伤较小。
在其它实施例中，在所述伪栅介质层和伪栅极层之间具有以高K介质材料形成的栅介质层，则在去除所述伪栅极层之后，所形成第一开口底部暴露出所述栅介质层。
由于所述应力层204具有拉应力，在去除所述伪栅极层210之后，能够使所述应力层204与栅极层之间的应力平衡被打破，使得所述应力层204的应力得以释放，因此能够拉大所形成的开口205顶部尺寸，即所形成的开口205顶部尺寸大于底部尺寸，有利于后续在所述开口205内形成致密均匀的栅极层。
请参考图11，在所述开口205(如图10所示)内形成栅极层206。
所述栅极层206的形成工艺包括：在所述第二介质层208表面以及所述开口205内形成栅极膜，所述栅极膜填充满所述开口205；对所述栅极膜进行平坦化，直至暴露出所述第二介质层208的表面为止，形成所述栅极层206。
所述栅极层206的材料为金属，所述金属为钨、铝、铜、钛、银、金、铅或镍。所述栅极膜的形成工艺为物理气相沉积工艺、化学气相沉积工艺、电镀工艺或化学镀工艺。由于所述开口205的顶部尺寸大于底部尺寸，能够使形成于所述开口206内的栅极膜内部致密均匀、不易形成空洞，因此，所形成的栅极层206致密均匀、电性能稳定，所形成的晶体管性能良好。
在本实施例中，在形成所述栅极层206之前，在所述开口的侧壁和底部表面形成栅介质层207，所述栅极层206位于所述栅介质层207表面。所述栅介质层207的形成工艺包括：在所述第二介质层208表面以及所述开口206的侧壁和底部表面形成栅介质膜；在平坦化所述栅极膜之后，平坦化所述栅介质膜，直至暴露出所述第二介质层208表面为止，形成所述栅介质层207。
所述栅介质层207的材料为高K介质材料，所述高K介质材料包括LaO、AlO、BaZrO、HfZrO、HfZrON、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、(Ba,Sr)TiO3、Al2O3、Si3N4；所述栅介质层207的形成工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述栅介质层207的厚度为10埃～50埃。
在一实施例中，去除所述伪栅极层210(如图9所示)之后，所形成的开口205底部暴露出所述衬底200表面，在形成所述栅介质层之前，在所述开口底部的衬底表面形成绝缘层，所述绝缘层用于使栅介质膜与衬底200之间的结合更为紧密。所述绝缘层的材料为氧化硅或氮氧化硅；所述绝缘层的形成工艺包括热氧化工艺、氮化氧化工艺、化学氧化工艺、化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺或湿法氧化工艺；所述绝缘层的厚度为5埃～10埃。
在一实施例中，在形成所述栅介质膜之后，形成所述栅极膜之前，还能够在所述栅介质膜表面形成功函数膜，所述功函数膜用于形成功函数层，所述功函数层用于调节具体的阈值电压。而且，由于PMOS晶体管和NMOS晶体管所需的功函数不同，因此形成于PMOS晶体管区域和NMOS晶体管区域的功函数膜的材料能够相同或不同；形成于PMOS晶体管区域的功函数膜材料能够包括氮化钛；形成于NMOS晶体管的功函数膜的材料能够包括钛铝。
在其它实施例中，当去除伪栅极层210之后，所述开口205暴露出以高K介质材料形成的栅介质层，则直接在所述栅介质层表面形成功函数膜或栅极膜。
所述平坦化工艺为化学机械抛光工艺，所述化学机械抛光工艺停止于所述第二介质层210表面。在一实施例中，当所述第二介质层209a表面还具有栅介质膜和功函数膜，则所述化学机械抛光工艺还对所述栅介质膜和功函数膜进行抛光，直至暴露出第二介质层208表面，在所述开口205内形成栅介质层和功函数层。
综上，本实施例中，在衬底表面形成伪栅极结构和第一介质层之后，减薄所述第一介质层的厚度，使所述第一介质层的表面低于伪栅极结构的表面，并暴露出伪栅极结构顶部的部分侧壁表面；在所述伪栅极结构暴露出的侧壁表面形成应力层，由于所述应力层具有拉应力，则在后续去除所述伪栅极层之后，能够使所述应力层和伪栅极结构之间应力平衡被破坏，使得所述应力层能够使所形成的开口顶部的尺寸扩大，使得所述开口顶部的尺寸大于底部尺寸。由于所述开口用于形成所述栅极层，而所述开口顶部尺寸大于底部尺寸，使得在所述开口内形成栅极层的难度降低，形成所述栅极层的材料易于进入所述开口底部，而且所述栅极层的材料难以在靠近所述开口顶部的侧壁表面堆积，从而能够保证所述栅极层的材料能够填充满所述开口，使得所形成的栅极层内部均匀致密，能够避免所形成的栅极层内部产生空洞。因此，所形成的晶体管的性能稳定、可靠性提高。
相应的，本发明实施例还提供一种采用上述方法所形成的晶体管，请继续参考图11，包括：衬底200；位于所述衬底200表面的栅极结构，所述栅极结构包括栅极层206；位于所述衬底200表面的第一介质层202，所述第一介质层202覆盖所述栅极结构的部分侧壁，所述第一介质层202的表面低于栅极结构的表面，并暴露出栅极结构顶部的部分侧壁表面；位于所述栅极结构暴露出的侧壁表面的应力层204。
在本实施例中，所述衬底200为平面基底。所述衬底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。
在本实施例中，所述衬底200内还具有浅沟槽隔离结构(Shallow TrenchIsolator，简称STI)，所述浅沟槽隔离结构用于隔离衬底200内的有源区，所述浅沟槽隔离结构的材料为氧化硅、氮氧化硅或低K介质材料。
在另一实施例中，所述衬底包括：基底、位于基底表面的鳍部、以及位于基底表面的隔离层，所述隔离层覆盖部分鳍部的侧壁，且所述隔离层的表面低于所述鳍部的顶部表面；所述伪栅极结构横跨于所述鳍部上，且所述伪栅极结构位于部分隔离层表面、以及鳍部的侧壁和顶部表面。所述鳍部的材料为硅、硅锗、锗或碳化硅。
所述栅极结构还包括位于所述伪栅极层210侧壁表面的侧墙211。所述侧墙211的材料为氮化硅、氮氧化硅、碳氮氧化硅、硼氮氧化硅；所述侧墙211的厚度为10埃～200埃。所述侧墙211和栅极层206两侧的衬底200内具有源区和漏区。
在另一实施例中，所述侧墙211和栅极层206两侧的衬底200内具有应力层，所述应力层内掺杂有P型离子或N型离子，以作为源区和漏区；所述应力层的材料为碳化硅或硅锗。
所述第一介质层202的材料为氧化硅。所述衬底200和栅极结构的侧壁表面还具有停止层203，所述停止层表面具有第一介质层202。所述停止层203的材料为氮化硅、氮氧化硅、碳氮氧化硅、硼氮氧化硅；所述停止层203的厚度为10埃～200埃。
所述应力层204的材料为氮化硅，所述氮化硅材料的应力层204能够施加拉应力；所述应力层204的厚度为20埃～200埃。所述第二介质层208的材料为氧化硅。
所述栅极层206的材料为金属，所述金属为钨、铝、铜、钛、银、金、铅或镍。所述栅极层底部还具有栅介质层207；所述栅介质层207的材料为高K介质材料，所述高K介质材料包括LaO、AlO、BaZrO、HfZrO、HfZrON、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、(Ba,Sr)TiO3、Al2O3、Si3N4；所述栅介质层207的厚度为10埃～50埃。
在一实施例中，所述栅介质层207与衬底200之间还具有绝缘层，所述绝缘层的材料为氧化硅或氮氧化硅，所述绝缘层的厚度为5埃～10埃。所述栅介质层207表面还能够具有功函数层，所述功函数膜用于形成功函数层，所述功函数层用于调节具体的阈值电压。
综上，本实施例中，所述第一介质层的表面低于栅极结构的表面，并暴露出栅极结构顶部的部分侧壁表面，所述应力层位于所述栅极结构暴露出的侧壁表面。由于所述应力层使第一介质层内的开口顶部尺寸扩大，使得所述开口顶部的尺寸大于底部尺寸。由于所述栅极层位于所述开口内，因此，所述栅极层的材料能够填充满所述开口，使得所述栅极层内部均匀致密，所述栅极层内部不易产生空洞。因此，所述晶体管的性能稳定、可靠性提高。
图12至图13是本发明实施例的另一种晶体管的形成方法的剖面结构示意图。
请参考图12，在图7的基础上，在减薄所述第一介质层202的厚度之后，去除高于第一介质层202表面的侧墙211，并暴露出高于第一介质层202表面的伪栅极层210侧壁表面。
在去除高于第一介质层202表面的侧墙211之后，能够暴露出高于第一介质层202表面的伪栅极层210侧壁表面，则后续形成的应力层直接位于所述伪栅极层210暴露出的侧壁表面，所述应力层和伪栅极层210之间不具有侧墙进行隔离。在后续去除所述伪栅极层210之后，使所述应力层的应力完全得到释放，而不会使所述应力层的施加应力因侧墙211而被削弱，能够使所形成的开口顶部尺寸进一步扩大，则更有利于保证后续形成的栅极层内部致密均匀，所形成的栅极层内部不易产生空洞。
去除部分侧墙211的法刻蚀工艺或湿法刻蚀工艺。其中，所述干法刻蚀工艺能够为各向同性的刻蚀工艺或各向异性的刻蚀工艺；所述干法刻蚀的刻蚀气体包括CH4、CH3F、CH2F2、CHF3中的一种或多种，所述干法刻蚀的气体还能够包括Ar、O2。当所述侧墙211的材料包括氧化硅时，所述湿法刻蚀的刻蚀液包括氢氟酸溶液；当所述侧墙211的材料包括氮化硅时，所述湿法刻蚀的刻蚀液包括磷酸溶液。
请参考图13，在所述伪栅极层210暴露出的侧壁表面形成所述应力层220。
所述应力层220对所述伪栅极结构201施加拉应力，在后续去除所述伪栅极层210之后，能够使所述应力层220与栅极层之间的应力平衡能够被打破，使得所述应力层220的应力得以释放，因此能够使所形成的开口顶部尺寸被拉大，则所形成的开口顶部尺寸大于底部尺寸，有利于后续在所述开口内形成致密均匀的栅极层。
而且，由于所述应力层位于所述伪栅极层210暴露出的侧壁表面，所述应力层和伪栅极层210之间不具有侧墙隔离，在后续去除所述伪栅极层210之后，所述应力层的施加应力不会因侧墙211被削弱，所形成的开口顶部尺寸能够进一步扩大。
所述应力层220的材料为氮化硅，所述氮化硅材料的应力层220能够施加拉应力。所述应力层220的厚度为20埃～200埃；当所述应力层220的厚度过厚时，会导致后续形成的开口顶部过大，从而影响所形成的栅极层的尺寸、以及栅极层的性能；当所述应力层220过薄时，则所述开口的顶部所扩大的尺寸不足，依旧容易引起所形成的栅极层内形成空洞的问题；当所述应力层220的厚度在20埃～200埃范围内时，即能够使开口顶部扩大足够尺寸，由能够保证所形成的栅极层尺寸标准、性能稳定。
所述应力220的形成工艺包括：在所述第一介质层202表面、伪栅极结构201的侧壁和顶部表面形成应力膜；回刻蚀所述应力膜直至暴露出第一介质层202表面以及伪栅极结构201的顶部表面为止，形成所述应力层220。其中，所述应力膜的形成工艺为化学气相沉积工艺；所述回刻蚀工艺为干法刻蚀工艺。
在形成所述应力层之后，在第一介质层202表面形成第二介质层，所述第二介质层的表面与所述伪栅极结构201的顶部表面齐平；在形成所述第二介质层之后，去除所述伪栅极层210，在第一介质层202和第二介质层内形成开口；在所述开口内形成栅极层。所述第二介质层和栅极层的材料以及形成工艺，与前述图9至图11的有关说明相同，在此不作赘述。
综上，本实施例中，所述伪栅极结构还包括位于所述伪栅极层侧壁表面的侧墙；在减薄所述第一介质层的厚度之后，形成所述应力层之前，去除高于第一介质层表面的侧墙，并在所述伪栅极层暴露出的侧壁表面形成所述应力层。由于所述应力层直接形成于所述栅极层侧壁表面，所述应力层和栅极层之间不具有侧墙进行隔离，从而能够在去除所述栅极层之后，使所述应力层的应力完全得到释放，而不会使所述应力层的应力因保留的侧墙而被削弱，能够使所形成的开口顶部尺寸进一步扩大，则更有利于保证所形成的栅极层内部致密均匀，所形成的栅极层内部不易产生空洞。
相应的，本发明实施例还提供一种采用上述方法所形成的晶体管，所述晶体管的结构相对于前述实施例的晶体管结构(如图9所示)来说，区别在于：所述侧墙211的顶部与所述第一介质层202的表面齐平，所述应力层220位于高于第一介质层202表面的栅极层的侧壁表面。
综上，本实施例中，所述侧墙顶部低于所述栅极结构的顶部表面，所述应力层位于所述栅极层侧壁表面，所述应力层和栅极层之间不具有侧墙进行隔离，所述应力层能够使所形成的开口顶部尺寸进一步扩大，则所述栅极层内部更为致密均匀，所述栅极层内部不易产生空洞。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种晶体管的形成方法，其特征在于，包括：
提供衬底，所述衬底表面具有伪栅极结构和第一介质层，所述伪栅极结构包括伪栅极层，所述第一介质层覆盖所述伪栅极结构的侧壁，且所述第一介质层的表面与伪栅极结构的表面齐平；
减薄所述第一介质层的厚度，使所述第一介质层的表面低于伪栅极结构的表面，并暴露出伪栅极结构顶部的部分侧壁表面；
在减薄所述第一介质层的厚度之后，在所述伪栅极结构暴露出的侧壁表面形成应力层，所述应力层具有拉应力；
在形成所述应力层之后，在第一介质层表面形成第二介质层，所述第二介质层的表面与所述伪栅极结构的顶部表面齐平；
在形成所述第二介质层之后，去除所述伪栅极层，在第一介质层和第二介质层内形成开口；
在所述开口内形成栅极层。
2.如权利要求1所述的晶体管的形成方法，其特征在于，所述应力层的材料为氮化硅；所述应力层的厚度为20埃～200埃。
3.如权利要求1所述的晶体管的形成方法，其特征在于，所述应力层的形成工艺包括：在所述第一介质层表面、伪栅极结构暴露出的侧壁和顶部表面形成应力膜；回刻蚀所述应力膜直至暴露出第一介质层表面以及伪栅极结构的顶部表面为止，形成所述应力层。
4.如权利要求3所述的晶体管的形成方法，其特征在于，所述应力膜的形成工艺为化学气相沉积工艺；所述回刻蚀工艺为干法刻蚀工艺。
5.如权利要求1所述的晶体管的形成方法，其特征在于，所述伪栅极结构还包括位于所述伪栅极层侧壁表面的侧墙。
6.如权利要求5所述的晶体管的形成方法，其特征在于，还包括：在减薄所述第一介质层的厚度之后，形成所述应力层之前，去除高于第一介质层表面的侧墙，并暴露出高于第一介质层表面的伪栅极层侧壁表面；在所述伪栅极层暴露出的侧壁表面形成所述应力层。
7.如权利要求5所述的晶体管的形成方法，其特征在于，所述侧墙的材料为氮化硅、氮氧化硅、碳氮氧化硅、硼氮氧化硅；所述侧墙的形成工艺包括原子层沉积工艺或化学气相沉积工艺；所述侧墙的厚度为10埃～200埃。
8.如权利要求1所述的晶体管的形成方法，其特征在于，所述伪栅极结构还包括位于衬底表面的伪栅介质层，所述伪栅极层位于所述伪栅介质层表面。
9.如权利要求8所述的晶体管的形成方法，其特征在于，所述伪栅介质层的材料为氧化硅；所述伪栅介质层的厚度为5埃～10埃；所述伪栅介质层的形成工艺包括热氧化工艺、原位蒸汽生成工艺或化学气相沉积及工艺。
10.如权利要求8所述的晶体管的形成方法，其特征在于，所述伪栅极结构还包括：位于所述伪栅介质层表面的栅介质层，所述伪栅极层位于所述栅介质层表面；在去除所述伪栅极层之后，暴露出所述栅介质层表面。
11.如权利要求1所述的晶体管的形成方法，其特征在于，还包括：在形成所述栅极层之前，在所述开口的侧壁和底部表面形成栅介质层，所述栅极层位于所述栅介质层表面。
12.如权利要求10或11所述的晶体管的形成方法，其特征在于，所述栅介质层的材料为高K介质材料，所述高K介质材料包括LaO、AlO、BaZrO、HfZrO、HfZrON、HfLaO、HfSiO、HfSiON、LaSiO、AlSiO、HfTaO、HfTiO、(Ba,Sr)TiO3、Al2O3、Si3N4；所述栅介质层的形成工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述栅介质层的厚度为10埃～50埃。
13.如权利要求11所述的晶体管的形成方法，其特征在于，在去除所述伪栅极层之后，所形成的开口底部暴露出所述衬底表面；在形成所述栅介质层之前，在所述开口底部的衬底表面形成绝缘层。
14.如权利要求13所述的晶体管的形成方法，其特征在于，所述绝缘层的材料为氧化硅或氮氧化硅；所述绝缘层的形成工艺包括热氧化工艺、氮化氧化工艺、化学氧化工艺、化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺或湿法氧化工艺；所述绝缘层的厚度为5埃～10埃。
15.如权利要求1所述的晶体管的形成方法，其特征在于，所述第一介质层的形成的工艺包括：在衬底和伪栅极结构表面形成第一介质膜；平坦化所述第一介质膜直至暴露出所述伪栅极结构的顶部表面为止；所述第二介质层的形成的工艺包括：在第一介质层、应力层和伪栅极结构表面形成第二介质膜；平坦化所述第二介质膜直至暴露出所述伪栅极结构的顶部表面为止。
16.如权利要求15所述的晶体管的形成方法，其特征在于，还包括：在形成所述第一介质膜之前，在所述衬底和伪栅极结构表面形成停止层，所述第一介质膜形成于所述停止层表面；在平坦化所述第一介质膜之后，去除所述伪栅极结构顶部表面的停止层，并暴露出所述伪栅极结构的顶部表面。
17.如权利要求16所述的晶体管的形成方法，其特征在于，所述停止层的材料为氮化硅、氮氧化硅、碳氮氧化硅、硼氮氧化硅；所述停止层的形成工艺为化学气相沉积工艺或原子层沉积工艺；所述停止层的厚度为10埃～200埃。
18.如权利要求1所述的晶体管的形成方法，其特征在于，所述栅极层的材料为金属，所述金属为铝或钨；所述栅极层的形成工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
19.如权利要求1所述的晶体管的形成方法，其特征在于，所述衬底为平面基底；或者，所述衬底包括：基底、位于基底表面的鳍部、以及位于基底表面的隔离层，所述隔离层覆盖部分鳍部的侧壁，且所述隔离层的表面低于所述鳍部的顶部表面；所述伪栅极结构横跨于所述鳍部上，且所述伪栅极结构位于部分隔离层表面、以及鳍部的侧壁和顶部表面。
20.一种采用如权利要求1至19任一项方法所形成的晶体管，其特征在于，包括：
衬底；位于所述衬底表面的栅极结构，所述栅极结构包括栅极层；
位于所述衬底表面的第一介质层，所述第一介质层覆盖所述栅极结构的部分侧壁，所述第一介质层的表面低于栅极结构的表面，并暴露出栅极结构顶部的部分侧壁表面；
位于所述栅极结构暴露出的侧壁表面的应力层。
CN201410624231.XA 2014-11-06 2014-11-06 晶体管及其形成方法 Active CN105633135B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410624231.XA CN105633135B (zh) 2014-11-06 2014-11-06 晶体管及其形成方法
US14/931,189 US9601620B2 (en) 2014-11-06 2015-11-03 Transistor and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410624231.XA CN105633135B (zh) 2014-11-06 2014-11-06 晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN105633135A CN105633135A (zh) 2016-06-01
CN105633135B true CN105633135B (zh) 2019-03-12

Family

ID=55912915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410624231.XA Active CN105633135B (zh) 2014-11-06 2014-11-06 晶体管及其形成方法

Country Status (2)

Country Link
US (1) US9601620B2 (zh)
CN (1) CN105633135B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170250268A1 (en) * 2016-02-25 2017-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method for fabricating the same
US10147649B2 (en) * 2016-05-27 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with gate stack and method for forming the same
CN108630611A (zh) * 2017-03-21 2018-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108807514B (zh) * 2017-05-05 2021-06-08 中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法
CN110148552B (zh) * 2019-04-15 2021-10-15 上海华力集成电路制造有限公司 第零层层间膜的制造方法
CN113113309B (zh) * 2020-01-13 2023-02-21 中芯国际集成电路制造（天津）有限公司 半导体结构的形成方法
CN112420822B (zh) * 2020-11-18 2024-06-07 上海华力集成电路制造有限公司 金属栅半导体器件及其制造方法
CN113394088A (zh) * 2021-05-31 2021-09-14 上海华力集成电路制造有限公司 金属栅的制造方法
US20230031993A1 (en) * 2021-07-30 2023-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure with composite oxide layer
CN114335155A (zh) * 2022-03-15 2022-04-12 北京芯可鉴科技有限公司 Ldmos器件场板隔离介质层的制作方法及ldmos器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456634A (zh) * 2012-06-04 2013-12-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103515292A (zh) * 2012-06-19 2014-01-15 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100350056B1 (ko) * 2000-03-09 2002-08-24 삼성전자 주식회사 다마신 게이트 공정에서 자기정렬콘택패드 형성 방법
KR100486654B1 (ko) * 2003-08-07 2005-05-03 동부아남반도체 주식회사 반도체의 삼중 게이트 산화막 형성방법
US7422936B2 (en) * 2004-08-25 2008-09-09 Intel Corporation Facilitating removal of sacrificial layers via implantation to form replacement metal gates
JP2008078403A (ja) * 2006-09-21 2008-04-03 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US8329546B2 (en) * 2010-08-31 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Modified profile gate structure for semiconductor device and methods of forming thereof
KR101675392B1 (ko) * 2010-10-12 2016-11-14 삼성전자 주식회사 반도체 장치의 제조 방법
US8497198B2 (en) * 2011-09-23 2013-07-30 United Microelectronics Corp. Semiconductor process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456634A (zh) * 2012-06-04 2013-12-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103515292A (zh) * 2012-06-19 2014-01-15 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
CN105633135A (zh) 2016-06-01
US9601620B2 (en) 2017-03-21
US20160133744A1 (en) 2016-05-12

Similar Documents

Publication Publication Date Title
CN105633135B (zh) 晶体管及其形成方法
TWI646683B (zh) 半導體結構及其形成方法
US11037826B2 (en) Semiconductor device having merged epitaxial features with arc-like bottom surface and method of making the same
US20150144999A1 (en) Structure and Method For FinFET Device With Buried Sige Oxide
CN105513965B (zh) 晶体管的形成方法
US8765556B2 (en) Method of fabricating strained structure in semiconductor device
JP2022022169A (ja) 裏面スペーサーを備えた半導体デバイス及びその形成方法
US20220293784A1 (en) Semiconductor device and forming method thereof
US11411100B2 (en) Method of forming backside power rails
US20220367482A1 (en) Source/Drain Feature Separation Structure
TWI611471B (zh) 半導體裝置結構及其製造方法
TW202141802A (zh) 半導體裝置及其製造方法
CN105990113B (zh) 晶体管及其形成方法
TWI713086B (zh) 積體電路結構的形成方法和半導體結構
US10867870B1 (en) Semiconductor device with funnel shape spacer and methods of forming the same
TWI780649B (zh) 半導體裝置及其形成方法
CN105513969B (zh) 晶体管的形成方法
TWI837706B (zh) 積體電路及其形成方法
CN110416303A (zh) 半导体结构及形成集成电路结构的方法
KR20220043838A (ko) 집적 회로 구조물 및 그 제조 방법
TW202217919A (zh) 擴大製程窗之方法
CN112018113A (zh) 半导体装置及其形成方法
TWI844987B (zh) 半導體結構及其形成方法
US20230069421A1 (en) Semiconductor Device and Methods of Manufacture
US11742347B2 (en) Fin end isolation structure for semiconductor devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant