CN103187300B - 鳍式场效应晶体管及其形成方法 - Google Patents
鳍式场效应晶体管及其形成方法 Download PDFInfo
- Publication number
- CN103187300B CN103187300B CN201110459732.3A CN201110459732A CN103187300B CN 103187300 B CN103187300 B CN 103187300B CN 201110459732 A CN201110459732 A CN 201110459732A CN 103187300 B CN103187300 B CN 103187300B
- Authority
- CN
- China
- Prior art keywords
- side wall
- area
- formation method
- field effect
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
一种鳍式场效应晶体管及其形成方法，其方法包括：提供衬底，所述衬底上形成有鳍结构和栅结构，所述栅结构横跨所述鳍结构，所述鳍结构包括用于形成源区的第一区域和用于形成漏区的第二区域；以及在所述栅结构的两侧形成第一侧墙，位于所述第二区域一侧的第一侧墙厚度比位于所述第一区域一侧的第一侧墙厚度大。所述方法通过调整所述第一侧墙的厚度，来调整源/漏区和栅结构之间的距离，从而减小寄生电容。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种鳍式场效应晶体管及其形成方法。
背景技术
众所周知，晶体管是集成电路中的关键元件。为了提高晶体管的工作速度，需要提高晶体管的驱动电流。又由于晶体管的驱动电流正比于晶体管的栅极宽度，因此要提高驱动电流，需要增加栅极宽度。但是，增加栅极宽度与半导体本身尺寸按比例缩小相冲突，于是发展出了鳍式场效应晶体管(FinFET)。
鳍式场效应晶体管(FinFET)中的源/漏区相对传统场效应晶体管抬高了，这样会带来源漏区和栅结构之间的寄生电容增大的问题，从而影响晶体管本身的工作性能。
根据源/漏区和栅结构之间的寄生电容的大小与这两者之间的距离大小成反比的规律，现有技术一般通过调整源/漏区的位置来增加源/漏区和栅结构之间的距离，从而减少源/漏区和栅结构之间的寄生电容。但是这种方法需要对源/漏区进行的掺杂剂量和角度有所控制。如公布号为CN102110711A的中国专利申请公开了一种通过调整源/漏区位置来减少寄生电容的方法。
另外，也可以通过增加栅极结构两侧的侧墙宽度来增加源/漏区和栅结构之间的距离，从而减少源/漏区和栅结构之间的寄生电容。但是，增加源区一侧的侧墙宽度会减小晶体管的工作电流以及影响晶体管的阈值电压。
因此，需要一种新的鳍式场效应晶体管(FinFET)及其形成方法，一方面要减小所述寄生电容，另一方面要不会影响鳍式场效应晶体管(FinFET)的工作性能。
发明内容
本发明解决的问题是提供一种鳍式场效应晶体管(FinFET)及其形成方法，能减小寄生电容，且不影响鳍式场效应晶体管(FinFET)的工作性能。
为解决上述问题，本发明的实施例提供了一种鳍式场效应晶体管(FinFET)形成方法，包括：
提供衬底，所述衬底上形成有鳍结构和栅结构，所述栅结构横跨所述鳍结构，所述鳍结构包括用于形成源区的第一区域和用于形成漏区的第二区域；以及
在所述栅结构的两侧形成第一侧墙，位于所述第二区域一侧的第一侧墙厚度比位于所述第一区域一侧的第一侧墙厚度大。
可选地，位于所述第二区域的第一侧墙与位于所述第一区域的第一侧墙的厚度比为1∶1～5∶1。
可选地，所述第一侧墙的形成方法包括：
在所述栅结构上形成硬质掩膜层；
在所述栅结构两侧的衬底上和鳍结构上形成侧墙薄膜，所述侧墙薄膜上表面的高度不低于栅结构上表面的高度；
在所述侧墙薄膜上的硬质掩膜层的两侧形成不对称自对准层；以及
以所述不对称自对准层为掩膜刻蚀所述侧墙薄膜形成第一侧墙。
可选地，所述侧墙薄膜的形成方法包括：
在所述衬底上形成侧墙材料层，所述侧墙材料层覆盖所述栅结构两侧的衬底和鳍结构、以及所述硬质掩膜层；
将所述侧墙材料层磨平，露出所述硬质掩膜层上表面；以及
通过刻蚀去除部分所述侧墙材料层，形成所述侧墙薄膜。
可选地，所述侧墙材料层包括氮化硅。
可选地，所述不对称自对准层的形成方法包括：
在所述硬质掩膜层两侧的侧墙薄膜上形成第二侧墙；
去除位于所述第一区域一侧的第二侧墙，位于所述第二区域一侧的第二侧墙形成第三侧墙；以及
在所述硬质掩膜层的位于第一区域一侧和第三侧墙上均形成第四侧墙。
可选地，所述第二侧墙的形成方法包括：
在所述硬质掩膜层两侧的侧墙薄膜上形成第一自对准薄膜；以及
刻蚀所述第一自对准薄膜，在所述硬质掩膜层两侧形成第二侧墙。
可选地，所述第一自对准薄膜包括多孔低k介质材料。
可选地，所述去除位于所述第一区域一侧的第二侧墙，位于所述第二区域一侧的第二侧墙形成第三侧墙步骤包括：
将聚合物渗入所述硬质掩膜层两侧的第二侧墙；
形成图形化的光刻胶层，所述光刻胶层覆盖位于第二区域一侧的渗入有聚合物的第二侧墙；
去除未被光刻胶层覆盖的位于第一区域一侧的第二侧墙中的聚合物；以及
去除未被光刻胶层覆盖的位于第一区域一侧的第二侧墙，位于所述第二区域一侧的渗入有聚合物的第二侧墙形成第三侧墙。
可选地，所述聚合物通过虹吸工艺渗入所述硬质掩膜层两侧的第二侧墙。
可选地，所述虹吸工艺的加热温度为150℃～400℃，加热时间为10s～30mins。
可选地，未被光刻胶层覆盖的位于第一区域一侧的第二侧墙中的聚合物的去除方法包括灰化工艺。
可选地，所述灰化工艺的温度为150℃～400℃，时间可以约为10s～10mins，反应腔的压力为100～200mTorr，采用的气体为CO2，通入CO2的流量为50～1000sccm。
可选地，所述第四侧墙的形成方法包括：
形成第二自对准薄膜，所述第二自对准薄膜覆盖侧墙薄膜、硬质掩膜层和第三侧墙；以及
刻蚀所述第二自对准薄膜，在所述硬质掩膜层两侧形成第四侧墙。
可选地，所述第二自对准薄膜包括氧化硅。
可选地，所述衬底包括硅、锗硅、或绝缘体上硅。
可选地，所述硬质掩膜层包括氧化硅。
本发明的实施例还提供了一种鳍式场效应晶体管，包括：
衬底，所述衬底上形成有栅结构和鳍结构，所述栅结构横跨所述鳍结构，在所述栅结构两侧的鳍结构包括用于形成源区的第一区域和用于形成漏区的第二区域；以及
第一侧墙，所述第一侧墙位于栅结构两侧，位于所述第二区域一侧的第一侧墙厚度比位于所述第一区域一侧的第一侧墙厚度大。
可选地，位于所述第二区域一侧的第一侧墙与位于所述第一区域一侧的第一侧墙的厚度比为1∶1～5∶1。
可选地，所述衬底包括硅、锗硅、或绝缘体上硅。
可选地，所述第一侧墙包括氮化硅。
与现有技术相比，本发明的实施例具有以下优点：
首先，在本发明实施例中，没有加厚源区一侧的第一侧墙，这样能够确保晶体管的工作电流和阈值电压不受影响，而加厚了漏极一侧的第一侧墙，增加了漏区和栅结构之间的距离，从而减小了寄生电容。
其次，本发明的实施例通过调整第一侧墙的厚度，来调整漏区和栅结构之间的距离，从而减小寄生电容，该方法不受源/漏区掺杂要求限制，能够适用不同掺杂角度和剂量的掺杂工艺。相比现有技术需要对源/漏区掺杂的剂量和角度进行控制更加容易实施。
附图说明
图1是本发明一个实施例的鳍式场效应晶体管的形成方法流程示意图；
图2～图15是本发明一个实施例的鳍式场效应晶体管的中间剖面结构示意图。
具体实施方式
现有技术中，鳍式场效应晶体管(FinFET)中的源/漏区相对传统场效应晶体管抬高了，这样会带来源/漏区和栅结构之间的寄生电容增大的问题，从而影响晶体管本身的工作性能。针对上述问题，本发明的实施例提供了一种鳍式场效应晶体管的形成方法。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
本发明的实施例提供了一种鳍式场效应晶体管的形成方法，请参考图1，所述方法包括：
步骤S1，提供衬底，在所述衬底上形成有鳍结构和栅结构，所述栅结构横跨所述鳍结构，在所述栅结构两侧的鳍结构包括用于形成源区的第一区域和用于形成漏区的第二区域；
步骤S2，在所述栅结构的上形成硬质掩膜层；
步骤S3，在所述栅结构两侧的衬底和鳍结构上形成侧墙薄膜，所述侧墙薄膜上表面的高度不低于栅结构上表面的高度；
步骤S4，在所述侧墙薄膜和所述硬质掩膜层上形成自对准层；以及
步骤S5，以所述自对准层为掩膜刻蚀所述侧墙薄膜形成第一侧墙，所述第一侧墙位于栅结构两侧的侧壁上，位于所述第二区域一侧的第一侧墙厚度比位于所述第一区域的第一侧墙厚度大。
下面结合图2～15对本发明的实施例进行详细的说明。图2～15是本发明一个实施例的鳍式场效应晶体管的形成方法的中间剖面结构示意图。
首先，请参考图2，执行步骤S1。提供衬底100，所述衬底100上形成有鳍结构200和栅结构300，所述栅结构300横跨所述鳍结构200，所述栅结构300包括栅电极层和栅介质层(未图示)，所述栅结构300两侧的鳍结构200的两端包括用于形成源区的第一区域201和用于形成漏区的第二区域202。
在本发明的实施例中，所述衬底100可以包括硅、锗硅、绝缘体上硅(SOI)等，作为本发明的一个实施例，所述衬底100是SOI，所述鳍结构200由所述SOI的顶层硅形成，且所述鳍结构200和所述栅结构300可以通过本领域内的公知技术形成。
接着，请继续参考图2，执行步骤S2。在所述栅结构300上形成硬质掩膜层400，所述硬质掩膜层400用于后续在栅结构300两侧形成不对称的自对准层。在本发明实施例中，所述硬质掩膜层400可以包括氧化硅。
接着，执行步骤S3。在所述栅结构300两侧的鳍结构200和衬底100上形成侧墙薄膜501，所述侧墙薄膜用于后续形成第一侧墙。在本发明实施例中，所述侧墙薄膜501的形成方法包括：请参考图3，形成侧墙材料层500，所述侧墙材料层500覆盖所述栅结构300两侧的鳍结构200和所述栅结构300上的硬质掩膜层400、以及未被所述栅结构300和所述鳍结构200覆盖的衬底100；请参考图4，将所述侧墙材料层500磨平，露出所述硬质掩膜层400的上表面；请参考图5，通过刻蚀去除部分所述侧墙材料层500形成所述侧墙薄膜501。作为本发明的一个实施例，磨平所述侧墙材料层500的方法包括化学机械研磨，通过刻蚀去除的部分所述侧墙材料层的厚度可以约为5～15nm，刻蚀后，形成侧墙薄膜501，所述侧墙薄膜501的材料包括氮化硅。
需要说明的是，由于在后续步骤中，需要刻蚀所述侧墙薄膜501以在所述栅结构300的两侧的侧壁上形成第一侧墙，因此，在本发明的实施例中，所述侧墙薄膜501的上表面高度不低于所述栅结构300的上表面高度。
接着，执行步骤S4，在所述侧墙薄膜和硬质掩膜层上形成不对称自对准层。所述不对称自对准层将在后续刻蚀所述侧墙薄膜501、在所述栅结构300两侧形成不对称第一侧墙的工艺中作为掩膜。需要说明的是，位于所述第二区域一侧的自对准层厚度比位于第一区域一侧的自对准层厚度大，以便后续形成不对称的第一侧墙。
具体形成自对准层的过程请参考图6～14，首先，请参考图6，形成第一自对准薄膜600，所述第一自对准薄膜600覆盖所述侧墙薄膜501和硬质掩膜层400，所述第一自对准薄膜600用于后续形成第二侧墙。在本发明实施例中，所述第一自对准薄膜600可以包括多孔低k介质材料。作为本发明的一个实施例，所述第一自对准薄膜600包括多孔氧化硅。
接着，请参考图7，刻蚀所述第一自对准薄膜600，在所述硬质掩膜层400两侧的侧墙薄膜501上形成第二侧墙601。
接着，请参考图8，将聚合物渗入所述第二侧墙601。由于在所述包括多孔低k介质材料的第二侧墙601中渗入了聚合物，所述第二侧墙的材料会变硬，从而在后续能更好的支撑第四侧墙。在本发明实施例中，所述聚合物可以为聚对苯二甲酸乙二酯或聚碳酸酯。
在本发明实施例中，所述聚合物可以通过虹吸工艺渗入所述第二侧墙601，所述虹吸工艺的加热温度可以约为150℃～400℃，加热时间可以约为10秒～30分。在所述虹吸工艺过程中，经过高温加热后，所述聚合物将呈玻璃态，并渗入所述第二侧墙601。
接着，请参考图9，形成图形化的光刻胶层700，所述光刻胶层700覆盖位于第二区域202一侧的第二侧墙601和硬质掩膜层400。
接着，请参考图10，去除未被光刻胶层700覆盖的位于所述第一区域一侧的第二侧墙601中的聚合物。在本发明实施例中，所述未被光刻胶层700覆盖的位于第一区域201一侧的第二侧墙601中的聚合物的去除方法包括灰化工艺，所述灰化工艺的加热温度可以约为150℃～400℃，加热时间可以约为10秒～30分，反应腔的压力为100～200mTorr，采用的气体可以为CO2，通入CO2的流量可以约为50～1000sccm。
接着，请参考图11，以所述图形化的光刻胶层700为掩膜去除所述未被光刻胶层700覆盖的位于第一区域201一侧的第二侧墙601，保留的位于所述第二区域202一侧的渗入有聚合物的第二侧墙601成为第三侧墙602。
接着，请参考图12，去除所述光刻胶层700。
接着，请参考图13，形成第二自对准薄膜800，所述第二自对准薄膜800覆盖所述侧墙薄膜501、所述硬质掩膜层400和所述第三侧墙602，用于后续形成第四侧墙。在本发明实施例中，所述第二自对准薄膜800可以包括氧化硅。
接着，请参考图14，刻蚀第二自对准薄膜800，形成第四侧墙801，位于所述第二区域202一侧的所述第三侧墙602和所述第四侧墙801组合成一体共同作为不对称的自对准层。由于位于第一区域201一侧的自对准层仅包括第四侧墙，而位于第二区域202一侧的自对准层包括第三侧墙和第四侧墙，因此位于第二区域202一侧的自对准层比位于第一区域201一侧的自对准层厚，形成不对称的自对准层，后续以所述不对称的自对准层为掩膜刻蚀所述侧墙薄膜501以形成不对称的第一侧墙。
在不对称的自对准层形成后，请参考图15，执行步骤S5。以所述不对称的自对准层为掩膜刻蚀所述侧墙薄膜501形成第一侧墙502，所述第一侧墙502位于所述栅结构300两侧的侧壁上。由于位于第二区域202一侧的自对准层比位于第一区域201一侧的自对准层厚，因此以所述不对称自对准层为掩膜形成的第一侧墙502也不对称，位于所述第二区域202一侧的第一侧墙502厚度比位于所述第一区域201一侧的第一侧墙502厚度大。本发明实施例所述的侧墙的厚度是指沿平行于所述鳍结构的伸长方向，所述第一侧墙的尺寸。具体如图15中D1和D2的尺寸，D1为位于所述第一区域201一侧的第一侧墙502的厚度，D2为位于所述第二区域202一侧的第一侧墙502的厚度。
本发明的实施例还提供了一种鳍式场效应晶体管的结构，如图15所示，所述鳍式场效应晶体管包括：衬底，所述衬底上形成有栅结构300和鳍结构200，所述栅结构300横跨所述鳍结构200，在所述栅结构300两侧的鳍结构200包括用于形成源区的第一区域201和用于形成漏区的第二区域202；第一侧墙502，所述第一侧墙502位于栅结构300两侧，且位于所述第二区域202一侧的第一侧墙502厚度比位于所述第一区域201一侧的第一侧墙502厚度大。
在本发明的实施例中，所述衬底100可以包括硅、锗硅、绝缘体上硅(SOI)等，作为本发明的一个实施例，所述衬底100包括SOI，所述鳍结构200由所述SOI的顶层硅形成，且所述鳍结构200和栅结构300可以通过本领域内的公知技术形成。
另外，在本发明实施例中，位于用于形成漏区的所述第二区域202一侧的第一侧墙502厚度比位于用于形成源区的所述第一区域201一侧的第一侧墙502厚度大，不仅能减小寄生电容，而且能不影响所形成的晶体管的性能。
综上，相对现有技术，没有加厚位于用于源区的第一区域201一侧的第一侧墙502，这样能够确保晶体管的工作电流和阈值电压不受影响，而加厚了位于用于形成漏区的第二区域202一侧的第一侧墙502，这样就相应增加了漏区和栅结构300之间的距离，从而达到减小寄生电容的效果，也确保了所形成的鳍式场效应晶体管(FinFET)整体性能不受影响。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (17)
1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供衬底，所述衬底上形成有鳍结构和栅结构，所述栅结构横跨所述鳍结构，所述鳍结构包括用于形成源区的第一区域和用于形成漏区的第二区域；以及
在所述栅结构的两侧形成第一侧墙，位于所述第二区域一侧的第一侧墙厚度比位于所述第一区域一侧的第一侧墙厚度大；
所述第一侧墙的形成方法包括：
在所述栅结构上形成硬质掩膜层；
在所述栅结构两侧的衬底上和鳍结构上形成侧墙薄膜，所述侧墙薄膜上表面的高度不低于栅结构上表面的高度；
在所述侧墙薄膜上的硬质掩膜层的两侧形成不对称自对准层；以及
以所述不对称自对准层为掩膜刻蚀所述侧墙薄膜形成第一侧墙。
2.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，位于所述第二区域的第一侧墙与位于所述第一区域的第一侧墙的厚度比为大于1：1至小于等于5：1之间。
3.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述侧墙薄膜的形成方法包括：
在所述衬底上形成侧墙材料层，所述侧墙材料层覆盖所述栅结构两侧的衬底和鳍结构、以及所述硬质掩膜层；
将所述侧墙材料层磨平，露出所述硬质掩膜层上表面；以及
通过刻蚀去除部分所述侧墙材料层，形成所述侧墙薄膜。
4.如权利要求3所述的鳍式场效应晶体管的形成方法，其特征在于，所述侧墙材料层包括氮化硅。
5.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述不对称自对准层的形成方法包括：
在所述硬质掩膜层两侧的侧墙薄膜上形成第二侧墙；
去除位于所述第一区域一侧的第二侧墙，位于所述第二区域一侧的第二侧墙形成第三侧墙；以及
在所述硬质掩膜层的位于第一区域一侧和第三侧墙上均形成第四侧墙，所述第四侧墙和所述第三侧墙组合成所述不对称自对准层。
6.如权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，所述第二侧墙的形成方法包括：
在所述硬质掩膜层两侧的侧墙薄膜上形成第一自对准薄膜；以及
刻蚀所述第一自对准薄膜，在所述硬质掩膜层两侧形成第二侧墙。
7.如权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一自对准薄膜包括多孔低k介质材料。
8.如权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，所述去除位于所述第一区域一侧的第二侧墙，位于所述第二区域一侧的第二侧墙形成第三侧墙步骤包括：
将聚合物渗入所述硬质掩膜层两侧的第二侧墙；
形成图形化的光刻胶层，所述光刻胶层覆盖位于第二区域一侧的渗入有聚合物的第二侧墙；
去除未被光刻胶层覆盖的位于第一区域一侧的第二侧墙中的聚合物；以及
去除未被光刻胶层覆盖的位于第一区域一侧的第二侧墙，位于所述第二区域一侧的渗入有聚合物的第二侧墙形成第三侧墙。
9.如权利要求8所述的鳍式场效应晶体管的形成方法，其特征在于，所述聚合物包括聚对苯二甲酸乙二酯或聚碳酸酯。
10.如权利要求8所述的鳍式场效应晶体管的形成方法，其特征在于，所述聚合物通过虹吸工艺渗入所述硬质掩膜层两侧的第二侧墙。
11.如权利要求10所述的鳍式场效应晶体管的形成方法，其特征在于，所述虹吸工艺的加热温度为150℃～400℃，加热时间为10秒～30分。
12.如权利要求8所述的鳍式场效应晶体管的形成方法，其特征在于，未被光刻胶层覆盖的位于第一区域一侧的第二侧墙中的聚合物的去除方法包括灰化工艺。
13.如权利要求12所述的鳍式场效应晶体管的形成方法，其特征在于，所述灰化工艺的温度为150℃～400℃，时间可以为10秒～10分，反应腔的压力为100～200mTorr，采用的气体为CO2，通入CO2的流量为50～1000sccm。
14.如权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，所述第四侧墙的形成方法包括：
形成第二自对准薄膜，所述第二自对准薄膜覆盖所述侧墙薄膜、硬质掩膜层和第三侧墙；以及
刻蚀所述第二自对准薄膜，在所述硬质掩膜层两侧形成第四侧墙。
15.如权利要求14所述的鳍式场效应晶体管的形成方法，其特征在于，所述第二自对准薄膜包括氧化硅。
16.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述衬底包括硅、锗硅、或绝缘体上硅。
17.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述硬质掩膜层包括氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110459732.3A CN103187300B (zh) | 2011-12-31 | 2011-12-31 | 鳍式场效应晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110459732.3A CN103187300B (zh) | 2011-12-31 | 2011-12-31 | 鳍式场效应晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103187300A CN103187300A (zh) | 2013-07-03 |
| CN103187300B true CN103187300B (zh) | 2016-02-17 |
Family
ID=48678406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110459732.3A Active CN103187300B (zh) | 2011-12-31 | 2011-12-31 | 鳍式场效应晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103187300B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103996602B (zh) * | 2014-06-09 | 2016-08-31 | 上海华力微电子有限公司 | 一种采用双侧墙工艺形成超低尺寸图形的方法 |
| CN107346730B (zh) * | 2016-05-05 | 2019-09-27 | 中芯国际集成电路制造(上海)有限公司 | 改善半导体器件性能的方法 |
| CN107968053B (zh) * | 2016-10-20 | 2020-08-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654215A (en) * | 1996-09-13 | 1997-08-05 | Advanced Micro Devices, Inc. | Method for fabrication of a non-symmetrical transistor |
| TW200903735A (en) * | 2007-03-23 | 2009-01-16 | Ibm | Method of forming asymmetric spacers and methods of fabricating semiconductor device using asymmetric spacers |
| CN101647108A (zh) * | 2005-10-07 | 2010-02-10 | 国际商业机器公司 | 在场效应晶体管中形成不对称叠加电容的结构和方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7964465B2 (en) * | 2008-04-17 | 2011-06-21 | International Business Machines Corporation | Transistors having asymmetric strained source/drain portions |
| US8318568B2 (en) * | 2010-04-14 | 2012-11-27 | International Business Machines Corporation | Tunnel field effect transistor |
-
2011
- 2011-12-31 CN CN201110459732.3A patent/CN103187300B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654215A (en) * | 1996-09-13 | 1997-08-05 | Advanced Micro Devices, Inc. | Method for fabrication of a non-symmetrical transistor |
| CN101647108A (zh) * | 2005-10-07 | 2010-02-10 | 国际商业机器公司 | 在场效应晶体管中形成不对称叠加电容的结构和方法 |
| TW200903735A (en) * | 2007-03-23 | 2009-01-16 | Ibm | Method of forming asymmetric spacers and methods of fabricating semiconductor device using asymmetric spacers |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103187300A (zh) | 2013-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10312148B2 (en) | Method and structure for forming MOSFET with reduced parasitic capacitance | |
| US8193057B2 (en) | MOS transistor for reducing short-channel effects and its production | |
| JP2009514220A5 (zh) | ||
| KR20140145421A (ko) | 반도체 소자 및 이의 제조 방법 | |
| US9679962B2 (en) | FinFET and method of manufacturing the same | |
| CN107026127B (zh) | Fdsoi技术的外延分面高度一致性改进 | |
| CN103545364B (zh) | 自对准接触孔的小尺寸mosfet结构及制作方法 | |
| US8895374B2 (en) | Semiconductor field-effect transistor structure and method for manufacturing the same | |
| WO2016011674A1 (zh) | 功率mos晶体管及其制造方法 | |
| CN104795332A (zh) | 鳍式场效应晶体管的形成方法 | |
| CN103187300B (zh) | 鳍式场效应晶体管及其形成方法 | |
| US20130134516A1 (en) | Semiconductor structure and method for manufacturing the same | |
| CN102969345B (zh) | 具有t型鳍部的鳍式场效应管及其形成方法 | |
| WO2016011755A1 (zh) | 薄膜晶体管及其制备方法、显示基板和显示设备 | |
| CN103151269A (zh) | 制备源漏准soi多栅结构器件的方法 | |
| US20150140758A1 (en) | Method for fabricating finfet on germanium or group iii-v semiconductor substrate | |
| CN104347410B (zh) | 鳍式场效应晶体管及其形成方法 | |
| US8592276B2 (en) | Fabrication method of vertical silicon nanowire field effect transistor | |
| US20110049625A1 (en) | Asymmetrical transistor device and method of fabrication | |
| TW201448226A (zh) | 在溝槽內形成多晶矽的方法 | |
| CN108122759A (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| WO2013007073A1 (zh) | 一种垂直硅纳米线场效应晶体管的制备方法 | |
| US20100133544A1 (en) | Thin film transistor and fabricating method thereof | |
| CN103426757B (zh) | Ω形鳍式场效应晶体管的形成方法 | |
| CN103022100B (zh) | 鳍式场效应管的结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |