DE102009043628A1 - Verbesserte Füllbedingungen in einem Austauschgateverfahren durch Ausführen eines Polierprozesses auf der Grundlage eines Opferfüllmaterials - Google Patents

Verbesserte Füllbedingungen in einem Austauschgateverfahren durch Ausführen eines Polierprozesses auf der Grundlage eines Opferfüllmaterials Download PDF

Info

Publication number
DE102009043628A1
DE102009043628A1 DE102009043628A DE102009043628A DE102009043628A1 DE 102009043628 A1 DE102009043628 A1 DE 102009043628A1 DE 102009043628 A DE102009043628 A DE 102009043628A DE 102009043628 A DE102009043628 A DE 102009043628A DE 102009043628 A1 DE102009043628 A1 DE 102009043628A1
Authority
DE
Germany
Prior art keywords
opening
polishing process
layer
sacrificial
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102009043628A
Other languages
English (en)
Other versions
DE102009043628B4 (de
Inventor
Jens Heinrich
Gerd Marxsen
Katja Steffen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102009043628A priority Critical patent/DE102009043628B4/de
Priority to US12/893,102 priority patent/US8138038B2/en
Publication of DE102009043628A1 publication Critical patent/DE102009043628A1/de
Application granted granted Critical
Publication of DE102009043628B4 publication Critical patent/DE102009043628B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

In einem Austauschgateverfahren erhält ein oberer Bereich einer Gateöffnung eine verbesserte Querschnittsform nach dem Abscheiden einer austrittsarbeitseinstellenden Sorte auf der Grundlage eines Polierprozesses, wobei ein Opfermaterial die empfindlichen Materialien in der Gateöffnung schützt.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung komplexer integrierter Schaltungen, die Transistorelemente enthalten, in denen Gatestrukturen auf der Grundlage eines dielektrischen Gatematerials mit großem ε in Verbindung mit einem Metallelektrodenmaterial vorgesehen sind.
  • Beschreibung des Stands der Technik
  • Bei der Herstellung moderner integrierter Schaltungen, etwa von CPU's, Speicherbauelementen ASIC's (anwendungsspezifische integrierten Schaltungen) und dergleichen ist die Herstellung einer großen Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau erforderlich, wobei Feldeffekttransistoren eine wichtige Art an Schaltungselementen repräsentieren, die das Leistungsverhalten der integrierten Schaltungen wesentlich bestimmen. Im Allgemeinen wird eine Vielzahl an Prozesstechnologien aktuell eingesetzt, wobei für viele Arten komplexer Schaltungen mit Feldeffekttransistoren die CMOS-Technologie eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung von beispielsweise der CMOS-Technologie werden Millionen Transistoren, d. h. n-Kanaltransistoren und p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche gebildet sind, die durch stark dotierte Gebiete, die als Drain- und Source-Gebiete bezeichnet werden, und einem leicht dotierten oder nicht dotierten Gebiet, etwa einem Kanalgebiet, gebildet ist, das benachbart zu den stark dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor ist die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine gegebene Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit beeinflusst die Leitfähigkeit des Kanalgebiets wesentlich das Leistungsverhalten der MOS-Transistoren.
  • Gegenwärtig wird der Hauptteil an integrierten Schaltungen auf der Grundlage von Silizium hergestellt auf Grund der nahezu unbeschränkten Verfügbarkeit, den gut verstandenen Eigenschaften des Siliziums und dazugehöriger Materialien und Prozesse und auf Grund der Erfahrung, die über die letzten 50 Jahre gewonnen wurde. Daher bleibt Silizium mit hoher Wahrscheinlichkeit das Material der Wahl für künftige Schaltungsgenerationen, die für Massenprodukte vorgesehen sind. Ein Grund für die Bedeutung des Siliziums bei der Herstellung von Halbleiterbauelementen sind die guten Eigenschaften einer Silizium/Siliziumdioxidgrenzfläche, die eine zuverlässige elektrische Isolierung verschiedener Gebiete voneinander ermöglicht. Die Silizium/Siliziumdioxidgrenzfläche ist bei hohen Temperaturen stabil und ermöglicht somit das Ausführen nachfolgender Hochtemperaturprozesse, wie sie beispielsweise für Ausheizprozesse erforderlich sind, um Dotierstoffe zu aktivieren und um Kristallschäden auszuheilen, ohne dass dielektrischen Eigenschaften der Grenzfläche beeinträchtigt werden.
  • Aus den zuvor dargelegten Gründen wird Siliziumdioxid vorzugsweise als ein Basismaterial einer Gateisolationsschicht in Feldeffekttransistoren eingesetzt, die die Gateelektrode, die häufig aus Polysilizium oder metallenthaltende Materialien aufgebaut ist, von dem Siliziumkanalgebiet trennt. Beim stetigen Verbessern des Leistungsverhalten von Feldeffekttransistoren wird die Länge des Kanalgebiets kontinuierlich verringert, um die Schaltgeschwindigkeit und den Durchlassstrom zu verbessern. Da das Transistorverhalten durch die Spannung gesteuert ist, die der Gateelektrode zugeführt wird, um die Oberfläche des Kanalgebiets in eine ausreichend hohe Ladungsträger zu invertieren, um damit den gewünschten Durchlassstrom bei einer gegebenen Versorgungsspannung bereitzustellen, ist ein gewisser Grad an kapazitiver Kopplung erforderlich, die durch den Kondensator erzeugt wird, der durch die Gateelektrode, das Kanalgebiet und das dazwischen angeordnet Siliziumdioxid gebildet ist. Es zeigt sich jedoch, dass die Verringerung der Kanallänge eine Erhöhung der kapazitiven Kopplung erfordert, um das sogenannte Kurzkanalverhalten während des Transistorbetriebs zu vermeiden. Das Kurzkanalverhalten kann zu einem erhöhten Leckstrom und zu einer ausgeprägten Abhängigkeit der Schwellwertspannung von der Kanallänge führen. Aggressiv skalierte Transistorbauelemente mit einer relativ geringen Versorgungsspannung und damit mit einer reduzierten Schwellwertspannung zeigen eine exponentielle Zunahme des Leckstromes, während auch eine höhere kapazitive Kopplung der Gateelektrode an das Kanalgebiet erforderlich ist. Daher wird die Dicke der Siliziumdioxidschicht entsprechend verringert, um für die erforderliche Kapazität zwischen dem Gate und dem Kanalgebiet zu sorgen. Beispielsweise erfordert eine Kanallänge von ungefähr 0,08 μm ein Gatedielektrikum aus Siliziumdioxid mit einer Dicke von ungefähr 1,2 nm. Obwohl allgemein die Verwendung von Hochgeschwindigkeitstransistoren mit einem extrem kurzen Kanal auf Hochgeschwindigkeitssignalwege beschränkt wird, wohingegen Transistoren mit einem längeren Kanal für weniger kritische Signalwege eingesetzt werden, etwa in Form von Speichertransistoren, erreichen die relativ hohen Leckströme, die durch das direkte Tunneln von Ladungsträgern durch eine sehr dünne Siliziumdioxidgateisolationsschicht hervorgerufen werden, bei einer Oxiddicke im Bereich von 1 bis 2 nm Werte, die nicht mehr mit den thermischen Entwurfserfordernissen für viele Arten von Schaltungen kompatibel sind.
  • Daher wurde das Ersetzen des siliziumdioxidbasierten Dielektrikums als Material für Gateisolationsschichten in Betracht gezogen, insbesondere für extrem dünne siliziumdioxidbasierte Gateschichten. Mögliche alternative Materialien sind solche, die eine deutlich höhere Permittivität aufweisen, so dass eine physikalisch größere Dicke einer entsprechend gebildeten Gateisolationschicht eine kapazitive Kopplung liefert, die ansonsten durch eine extrem dünne Siliziumdioxidschicht erreicht würde.
  • Es wurde daher vorgeschlagen, Siliziumdioxid durch Materialien mit hoher Permittivität zu ersetzen, etwa durch Tantaloxid (Ta5O2) mit einem ε von ungefähr 25, durch Strontiumtitanoxid (SrTiO3) mit einem ε von ungefähr 150, durch Hafniumoxid (HfO2), HfSiO, Zirkonoxid (ZrO2), und dergleichen.
  • Des weiteren kann das Transistorleistungsverhalten verbessert werden, indem ein geeignetes leitendes Material für die Gateelektrode vorgesehen wird, um das für gewöhnlich verwendete Polysiliziummaterial zu ersetzen, da Polysilizium eine Ladungsträgerverarmung in der Nähe der Grenzfläche zum Gatedielektrikum zeigt, wodurch die wirksame Kapazität zwischen dem Kanalgebiet und der Gateelektrode verringert wird. Es wurde daher ein Gatestapel vorgeschlagen, in welchem ein dielektrisches Material mit großem ε für eine höhere Kapazität auf der Grundlage der gleichen Dicke wie eine siliziumdioxidbasierte Schicht sorgt, während zusätzlich Leckströme auf einem akzeptablen Niveau gehalten werden. Andererseits wird das nicht-Polysiliziummaterial, etwa Titannitrid und dergleichen, in Verbindung mit anderen Metallen so hergestellt, dass es direkt an das dielektrische Material mit großem ε anschließt, wodurch die Ausbildung einer Verarmungszone im Wesentlichen vermieden wird. Da die Schwellwertspannung der Transistoren, die die Spannung repräsentiert, bei der sich ein leitender Kanal in dem Kanalgebiet aufbaut, wesentlich von der Austrittsarbeit des metallenthaltenden Materials bestimmt ist, muss eine geeignete Einstellung der wirksamen Austrittsarbeit im Hinblick auf die Leitfähigkeitsart des betrachteten Transistors sichergestellt werden.
  • Das Vorsehen unterschiedlicher Metallsorten zum Einstellen der Austrittsarbeit der Gateelektrodenstruktur für p-Kanaltransistoren und n-Kanaltransistoren in einer frühen Fertigungsphase ist jedoch ggf. mit einer Reihe von Schwierigkeiten verknüpft, die sich aus der Tatsache ergeben, dass eine komplexe Strukturierungssequenz während der Herstellung komplexer Metallgatestapel mit großem ε erforderlich ist, was zu einer ausgeprägten Variabilität der resultierenden Austrittsarbeit und somit der Schwellwertspannung der Transistorstrukturen führen kann. Beispielsweise kann während der entsprechenden Fertigungssequenz das Material mit großem ε der Einwirkung von Sauerstoff ausgesetzt werden, was zu einer Zunahme der Schichtdicke und somit zu einer Verringerung der kapazitiven Kopplung führen kann. Ferner wird auch eine Verschiebung der Austrittsarbeit beobachtet, wenn geeignete Austrittsarbeitsmetalle in einer frühen Fertigungsphase aufgebracht werden, wobei angenommen wird, dass dies durch die moderat hohe Sauerstoffaffinität der Metallsorten insbesondere während Hochtemperaturprozesse hervorgerufen wird, die typischerweise zur Fertigstellung der Transistorstrukturen, etwa zur Herstellung der Drain- und Sourcegebiete und dergleichen, erforderlich sind.
  • Aus diesem Grunde wird in einigen Vorgehensweisen der anfängliche Gateelektrodenstapel mit einem hohen Grade an Kompatibilität zu konventionellen polysiliziumbasierten Prozessstrategien vorgesehen und das eigentliche Elektrodenmetall und die endgültige Einstellung der Austrittsarbeit der Transistoren wird in einer sehr fortgeschrittenen Fertigungsphase bewerkstelligt, d. h. nach der Fertigstellung der grundlegenden Transistorstruktur.
  • Gemäß dieser Vorgehensweise können insbesondere Schwellwertschwankungen, die durch Hochtemperaturprozessen und dergleichen hervorgerufen werden, effizient vermieden werden, wodurch zu einer besseren Gleichmäßigkeit der komplexen Transistorelemente beigetragen wird. In diesen Austauschgateverfahren wird das Polysiliziummaterial auf der Grundlage geeigneter Ätzrezepte, etwa nasschemische Ätzrezepte, entfernt, die einen hohen Grad an Selektivität in Bezug auf das isolierende Material besitzen, das das Polysiliziummaterial lateral einschließt. Nach dem Entfernen des Polysiliziummaterials wird ein geeignetes metallenthaltendes Material aufgebracht, um die austrittsarbeitseinstellende Sorte über dem Gatedielektrikumsmaterial zu bilden, wie dies zuvor erläutert ist. Typischerweise erfordern p-Kanaltransistoren und n-Kanaltransistoren unterschiedliche Arten an austrittsarbeitseinstellenden Sorten, wodurch ein entsprechendes Maskierungs- und Strukturierungsschema erforderlich ist, um das gewünschte austrittsarbeitseinstellende Material in den Gateelektrodenstrukturen von p-Kanaltransistoren bzw. n-Kanaltransistoren herzustellen. Unabhängig von der angewendeten Prozessstrategie muss nach dem Abscheiden der austrittsarbeitseinstellenden Materialschicht zumindest das eigentliche Elektrodenmetall, etwa Aluminium in die Öffnung eingeführt werden, deren Breite jedoch durch die vorhergehende Abscheidung des austrittsarbeitseinstellenden Materials weiter reduziert ist, wodurch ausgeprägte Unregelmäßigkeiten hervorgerufen werden, wie dies mit Bezug zu den 1a bis 1c erläutert ist.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100, das ein Substrat 101, etwa ein Siliziumsubstrat und dergleichen, aufweist, in und über welchem eine siliziumbasierte Halbleiterschicht 102 vorgesehen ist. Des weiteren umfasst das Bauelement 100 einen Transistor 150, etwa einen p-Kanaltransistor oder einen n-Kanaltransistor, der auf der Grundlage kritischer Abmessungen von ungefähr 40 nm und weniger hergestellt sein kann. Des weiteren ist ein weiteres Schaltungselement 160, etwa ein Feldeffekttransistor, ein Kondensator und dergleichen, in dem Halbleiterbauelement 100 vorgesehen und kann auf der Grundlage einer größeren kritischen Abmessung hergestellt sein. Der Transistor 150 umfasst Drain- und Sourcegebiete 151, möglicherweise in Verbindung mit Metallsilizidgebieten 152. In ähnlicher Weise enthält das Schaltungselement 160 „Drain- und Sourcegebiete” 161 in Verbindung mit Metallsilizidgebieten 162. Der Transistor 150 umfasst ferner eine Gateelektrodenstruktur 155, die in der gezeigten Fertigungsphase ein Gatedielektrikumsmaterial 155a enthält, das auf der Grundlage eines dielektrischen Materials mit großem ε gebildet ist, wie dies zuvor erläutert ist. Ferner ist eine Seitenwandabstandshalterstruktur 155c vorgesehen und begrenzt eine Öffnung 155o mit einer Breite, die im Wesentlichen einer gewünschten Länge der Gateelektrodenstruktur 155 entspricht. Beispielsweise ist eine Breite der Öffnung 155o 40 nm und weniger in komplexen Anwendungen. In ähnlicher Weise enthält das Schaltungselement 160 eine „Gateelektrodenstruktur” 165 mit einem Gatedielektrikumsmaterial 165a, einer Abstandshalterstruktur 165c, die eine Öffnung 165o bildet. Im Prinzip besitzen die Gateelektrodenstrukturen 155, 165 den gleichen Aufbau der Breite der Öffnung 165o im Vergleich zu der Öffnung 155o. Des weiteren ist ein dielektrisches Material 103, etwa in Form von Siliziumnitrid, Siliziumdioxid und dergleichen, so vorgesehen, dass die Gateelektrodenstrukturen 155, 165 lateral eingeschlossen sind.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesstechniken hergestellt werden. Nach dem Bilden geeigneter Halbleitergebiete in der Schicht 102, beispielsweise durch Vorsehen von Isolationsstrukturen (nicht gezeigt) um die Schaltungselemente 150, 160 aufzunehmend, werden die Gatedielektrikumsmaterialien 155a, 165a auf der Grundlage von Oxidation und/oder aufwendige Abscheidetechniken hergestellt, wobei typischerweise ein dielektrisches Material mit großem ε in die dielektrischen Materialien 155a, 165a eingebaut ist. Beispielsweise wird ein siliziumoxidbasiertes Material häufig als eine Basisschicht verwendet, möglicherweise in Verbindung mit anderen Sorten, etwa Stickstoff, auf der dann ein geeignetes dielektrisches Material mit großem ε, etwa Hafniumoxid und dergleichen aufgebracht wird. Daraufhin wird ein leitendes Deckmaterial hergestellt, um die Integrität der Gatedielektrikumsmaterialien 155a, 165a während der weiteren Bearbeitung beizubehalten. Daraufhin wird Polysiliziummaterial auf der Grundlage gut etablierter Prozessrezepte aufgebracht, möglicherweise in Verbindung mit weiteren Deckmaterialien, Hartmaskenmaterialien und dergleichen, wie dies zum Strukturieren des resultierenden Materialschichtstapels entsprechend den Entwurfsregeln erforderlich ist, um zuverlässig die kritischen Abmessungen für die Gateelektrodenstruktur 155 zu implementieren. Danach werden aufwendige Strukturierungsprozesse angewendet, um die Gateelektrodenstrukturen 155, 165 zu erhalten, die das Polysiliziummaterial als ein Platzhaltermaterial enthalten. Als nächstes werden die Drain- und Sourcegebiete 151 in Verbindung mit den Seitenwandabstandshalterstrukturen 155c, 165c hergestellt, um das gewünschte Dotierstoffprofil zu erreichen. Weiterhin werden die Abstandshalterstrukturen 155c, 165c auch verwendet, um die Metallsilizidgebiete 152, 162 zu bilden, wodurch die grundlegende Struktur der Schaltungselemente 150, 160 fertiggestellt ist. Als nächstes wird das dielektrische Material 103, das auch als ein dielektrisches Zwischenschichtmaterial bezeichnet wird, hergestellt, indem beispielsweise Siliziumnitrid abgeschieden wird, woran sich das Abscheiden von Siliziumdioxid und dergleichen anschließt. Daraufhin wird überschüssiges Material entfernt und eine obere Oberfläche der Gateelektrodenstrukturen 155, 165 wird freigelegt, beispielsweise mittels eines Polierprozesses, etwa durch CMP (chemisch-mechanisches Polieren). Als nächstes wird ein Ätzprozess, etwa ein sehr selektiver nasschemischer Ätzprozess, ausgeführt, um das freigelegte Polysiliziummaterial selektiv zu dem dielektrischen Material 103 und zu den Seitenwandabstandshalterstrukturen 155c, 165c zu entfernen, wodurch die Öffnungen 155o, 165o erzeugt werden.
  • 1b zeigt schematisch das Halbleiterbauelement 100 mit einer metallenthaltenden Materialschicht 155d, die auf dem dielektrischen Material 103 und in der Öffnung 155o gebildet ist. Die Materialschicht 155d umfasst eine oder mehrere Schichten unterschiedlicher Materialien, etwa Titannitrid, Tantalnitrid und dergleichen, wobei auch eine geeignete Metallsorte, etwa Lanthanum, Aluminium und dergleichen eingebaut ist, um die resultierende Austrittsarbeit der Gateelektrodenstrukturen 155, 165 einzustellen. Wie zuvor erläutert ist, werden abhängig von der gesamten Prozessstrategie unterschiedliche Materialschichten lokal in Transistoren unterschiedlicher Leitfähigkeitsart bereitgestellt, wodurch das Abscheiden zumindest einer oder mehrerer Materialschichten, möglicherweise in Verbindung mit zusätzlichen Ätzprozessen zum selektiven Entfernen einer oder mehrerer dieser Schichten von den Gateelektrodenstrukturen von Transistoren erforderlich ist, die eine andere Art an austrittsarbeitseinstellenden Metallsorte erfordern. Unabhängig von der angewendeten Prozessstrategie wird das Material 155d auf der Grundlage anspruchsvoller Abscheidetechniken aufgebracht, etwa chemische Dampfabscheidung, physikalische Dampfabscheidung und dergleichen, um die Materialschicht 155d zuverlässig zumindest über den Gatedielektrikumsmaterialien 155a, 165a mit einer Dicke vorzusehen, wie dies für das geeignete Anordnen der austrittsarbeitseinstellenden Metallsorte an und in den dielektrischen Materialien 155a, 165a erforderlich ist. Während des Abscheidens des Materials 155d kann eine ausgeprägte Variation der Schichtdicke erzeugt werden, die insbesondere in einem oberen Bereich der Öffnung 155o mit der geringeren kritischen Abmessung vorhanden ist. Obwohl somit eine Breite 155w der Öffnung 155o an der Unterseite durch die lokale Schichtdicke festgelegt ist, die so gewählt ist, dass die gewünschte Abdeckung des Gatedielektrikumsmaterials 155a erreicht wird, ist eine Breite 155r an der Oberseite der Öffnung 155o deutlich auf Grund der entsprechenden Überhänge der Schicht 155d verringert. Andererseits ist die reduzierte Breite 165r an dem oberen Bereich der Öffnung 165o wesentlich weniger durch die vorhergehende Bearbeitung des Bauelements 100 beeinflusst. Auf der anderen Seite kann die reduzierte Breite 155r, die 20 nm oder weniger bei einer anfänglichen Breite der Öffnung 155o von ungefähr 40 nm betragen kann, zu ausgeprägten Unregelmäßigkeiten während der weiteren Bearbeitung führen, wenn ein eigentliches Elektrodenmaterial in die Öffnungen 155o, 165o eingefüllt wird.
  • 1c zeigt schematisch das Halbleiterbauelement 100 nach dem Abscheiden eines Elektrodenmetalls 155e, etwa in Form von Aluminium und dergleichen, um die Gateelektrodenstrukturen 155, 165 fertigzustellen. Auf Grund der reduzierten Breite 155r wird unter Umständen die Öffnung 155o nicht vollständig gefüllt oder die Öffnung 155o bleibt im Wesentlichen ungefüllt, wodurch eine nicht funktionsfähige Gateelektrodenstruktur für den Transistor 150 erzeugt wird. Andererseits wird die Öffnung 165o zuverlässig auf Grund der weniger kritischen Breite der Öffnung 165o gefüllt. Beim Entfernen von überschüssigem Material und somit die Gateelektrodenstruktur 155, 165 fertiggestellt, jedoch mit einer sehr ausgeprägten Wahrscheinlichkeit des Erzeugens nicht funktionsfähiger Gateelektrodenstrukturen für kritische Transistorelemente, etwa den Transistor 150. Obwohl somit im Prinzip die Einstellung der Austrittsarbeit der Gateelektrodenstruktur 155 in einer sehr fortgeschrittenen Fertigungsphase vorteilhaft ist im Hinblick auf die Verringerung der Variabilität der Transistoreigenschaften im Hinblick auf die Schwellwertspannungen weisen insbesondere kleinste Transistorelemente einen erhöhten Ausbeuteverlust auf Grund der unvollständig gefüllten Gateelektrodenstrukturen oder der nicht funktionsfähigen Gateelektrodenstrukturen auf.
  • Im Hinblick auf die zuvor beschriebene Situation betrifft die vorliegende Erfindung Halbleiterbauelemente und Fertigungstechniken, in denen eine austrittsarbeitseinstellende Sorte in einer sehr fortgeschrittenen Fertigungsphase bereitgestellt wird, wobei eines oder mehrere der zuvor genannten Probleme vermieden oder zumindest in ihrer Auswirkung reduziert werden.
  • Überblick über die vorliegende Erfindung
  • Im Allgemeinen stellt die vorliegende Erfindung Fertigungstechniken für Halbleiterbauelemente bereit, in denen ein leitendes Gateelektrodenmaterial in eine Öffnung einer Gateelektrodenstruktur auf der Grundlage einer besseren Querschnittsform der Öffnung nach dem Entfernen des Platzhaltermaterials eingefüllt wird. Zu diesem Zweck wird eine weniger kritische Breite an einem oberen Bereich der Öffnung mittels eines Polierprozesses bereitgestellt, während gleichzeitig der untere Bereich der Öffnung durch ein Opfermaterial, etwa ein organisches Material, geschützt ist, das dann effizient ohne unnötige Beeinflussung empfindlicher Materialien, etwa eines dielektrischen Materials mit großem ε, und dergleichen entfernt wird. Die verbesserte Querschnittsform der Öffnung kann nach dem Abscheiden einer oder mehrerer Materialschichten, in denen austrittsarbeitseinstellende Sorte enthalten ist, erzeugt werden.
  • Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden einer Öffnung in einer Gateelektrodenstruktur eines Transistors durch Entfernen eines Platzhalterelektrodenmaterials der Gateelektrodenstruktur. Das Verfahren umfasst ferner das Bilden einer metallenthaltenden Materialschicht an Seitenwänden und über einer Unterseite der Öffnung, wobei die metallenthaltende Materialschicht eine anfängliche Breite der Öffnung verringert. Des weiteren umfasst das Verfahren das Füllen eines Opfermaterials in die Öffnung, um die metallenthaltende Materialschicht zumindest an der Unterseite abzudecken. Ferner wird eine reduzierte Breite der Öffnung an den oberen Bereich in Anwesenheit zumindest eines Teils des Opfermaterials vergrößert, indem ein Polierprozess ausgeführt wird. Des weiteren wird das Opfermaterial aus der Öffnung entfernt und es wird ein leitendes Elektrodenmaterial in die Öffnung eingefüllt.
  • Ein weiteres anschauliches Verfahren umfasst das Bilden einer Öffnung in einer Gateelektrodenstruktur eines Transistors durch Entfernen eines Platzhalterelektrodenmaterials der Gateelektrodenstruktur. Ferner wird ein Opfermaterial in die Öffnung so eingefüllt, dass zumindest die Unterseite der Öffnung bedeckt ist. Das Verfahren umfasst ferner das Vergrößern einer Breite der Öffnung an einen oberen Bereich der Öffnung in Anwesenheit zumindest eines Teils des Opfermaterials durch Ausführen eines Polierprozesses. Das Verfahren umfasst ferner das Entfernen zumindest eines Teils des Opfermaterials und das Einfüllen eines leitenden Elektrodenmaterials in die Öffnung nach dem Entfernen des zumindest einen Teils des Opfermaterials.
  • Ein weiteres anschauliches hierin offenbartes Verfahren betrifft die Herstellung eines Halbleiterbauelements. Das Verfahren umfasst das Bilden einer Öffnung in einer Gateelektrodenstruktur eines Transistors durch Entfernen eines Halbleitermaterials der Gateelektrodenstruktur. Das Verfahren umfasst weiterhin das Bilden einer Materialschicht auf freiliegenden Oberflächenbereichen in der Öffnung, wobei die Materialschicht eine Sorte zum Einstellen einer Austrittsarbeit der Gateelektrodenstruktur enthält und wobei die Materialschicht eine Anfangsbreite der Öffnung verringert. Ferner umfasst das Verfahren zumindest das teilweise Füllen der Öffnung mit reduzierter Breite mit einem organischen Opfermaterial und das Entfernen der Materialschicht außerhalb der Öffnung durch Ausführen eines chemisch-mechanischen Polierprozesses in Anwesenheit des organischen Opfermaterials.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1c schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen beim Ersetzen eines Polysiliziummaterials durch ein Elektrodenmetall in Verbindung mit einer austrittsarbeitseinstellenden Sorte auf der Grundlage konventioneller Vorgehensweisen zeigen;
  • 2a bis 2g schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, in denen ein leitendes Elektrodenmaterial in eine Öffnung eingefüllt wird, die darin ausgebildet eine Schicht mit einem austrittsarbeitseinstellenden Material aufweist und eine bessere Querschnittsform besitzt, die auf der Grundlage eines Opfermaterials gemäß anschaulicher Ausführungsformen erreicht wird; und
  • 2h bis 2j schematisch Querschnittsansichten des Halbleiterbauelements zeigen, in denen eine Einebnung des Opfermaterials angewendet wird, um durch Abscheidung hervorgerufene Ungleichmäßigkeiten in Breitenöffnungen und Öffnungen mit kritischen Abmessungen gemäß anschaulicher Ausführungsformen zu kompensieren oder zu verringern.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, den hierin offenbarten Gegenstand auf die speziellen offenbarten anschaulichen Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Die vorliegende Erfindung stellt allgemein Fertigungstechniken bereit, in denen ein Opfermaterial, etwa ein organisches Material, effizient verwendet wird, um den unteren Bereich einer Gateöffnung beim Vergrößern einer Breite der Öffnung zu schützen, nachdem ein Platzhalterelektrodenmaterial entfernt und bei der austrittsarbeitseinstellenden Sorte abgeschieden wurde. Folglich kann das eigentliche Elektrodenmaterial in die Gateöffnung auf der Grundlage einer besseren Querschnittsform eingefüllt werden, wodurch das Auftreten von abscheideabhängigen Unregelmäßigkeiten, etwa nicht gefüllte Gateelektroden oder unvollständig gefüllte Gateelektrodenstrukturen vermieden oder zumindest verringert wird. Folglich können Materialien, etwa leitende Barrierenschichten, Ätzstoppschichten und dergleichen in Verbindung mit der austrittsarbeitseinstellenden Sorte innerhalb der Gateöffnung nach dem Entfernen des Platzhalterelektrodenmaterials abgeschieden werden, wobei eine nachteilige Verringerung der Breite der Gateöffnung am oberen Bereich nach dem Aufbringen dieser Materialien auf der Grundlage eines Polierprozesses „korrigiert” werden kann, während gleichzeitig das Opfermaterial zumindest den unteren Bereich der Gateöffnung schützt und somit effizient die zuvor abgeschiedene Materialien schützt. Daraufhin wird das Entfernen des Opfermaterials auf der Grundlage gut etablierter Ätztechniken bewerkstelligt, die typischerweise ein hohes Maß an Selektivität in Bezug auf die empfindlichen Materialien besitzen, die zuvor abgeschieden wurden, so dass das Opfermaterial effizient ohne unerwünschte Beeinflussung der darunter liegenden Materialien entfernt werden kann. Beispielsweise ist eine Vielzahl an Polymermaterialien, die in einem Zustand geringer Viskosität aufgebracht werden, verfügbar, da beispielsweise derartige Materialien auch als „optische Einebnungsschichten” in kritischen Lithographieprozessen und dergleichen verwendet werden. Folglich können derartige Materialien mit einem hohen Grad an Spaltfüllvermögen verwendet werden, während gleichzeitig für eine im Wesentlichen gleichmäßige Höhe über große Flächen des Halbleitersubstrats hinweg gesorgt wird. Andererseits können derartige Materialien effizient entfernt werden, beispielsweise durch Plasma-Abtragungsprozesse, nasschemische Ätzrezepte und dergleichen. In einigen anschaulichen Ausführungsformen werden diese Materialien mittels einer Strahlungsbehandlung entfernt, beispielsweise auf der Grundlage von Laserstrahlung, Blitzlichtstrahlung und dergleichen, um das Opfermaterial mit minimaler Wirkung auf darunter liegenden Materialien, etwa eine austrittsarbeitseinstellende Sorte und dergleichen, zu „verdampfen”.
  • Mit Bezug zu den 2a bis 2j werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die 1a bis 1c Bezug genommen wird.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 mit einem Substrat 201, über welchem eine Halbleiterschicht 202 gebildet ist. Das Substrat 201 in Verbindung mit der Halbleiterschicht 202 kann ein beliebiges geeignetes Materialsystem repräsentieren, um darin und darüber Schaltungselemente, etwa einen Transistor 250 und andere Schaltungselemente 260 zu bilden, die Transistoren, Kondensatoren und dergleichen repräsentieren können. In der gezeigten Ausführungsform ist der Transistor 250 auf der Grundlage kritischer Abmessungen hergestellt, die kleiner sind als kritische Abmessungen des Schaltungselements 260, wie dies auch zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist. Des weiteren können die Komponenten 201, 202 eine SOI-(Silizium-auf-Isolator-)Konfiguration repräsentieren, wenn eine vergrabene isolierende Schicht (nicht gezeigt) unter der Halbleiterschicht 202 vorgesehen ist. Wie zuvor erläutert ist, ist das Halbleitermaterial 202 typischerweise aus Silizium oder Silizium/Germanium aufgebaut, da die meisten sehr komplexen Halbleiterbauelemente auf der Grundlage von Silizium hergestellt werden. Zu beachten ist jedoch, dass auch andere Materialsysteme angewendet werden können, wenn dies zum Erreichen der gewünschten Schaltungseigenschaften als geeignet erachtet wird.
  • Wie ferner mit Bezug zu dem Halbleiterbauelement 100 erläutert ist, umfasst der Transistor 250 Drain- und Sourcegebiete 251, möglicherweise in Verbindung mit Metallsilizidgebieten 252, und in ähnlicher Weise enthält das Schaltungselement 260 „Drain- und Sourcegebiete” 261 in Verbindung mit Metallsilizidgebieten 262. Der Transistor 250 umfasst ferner eine Gateelektrodenstruktur 255, die in der gezeigten Fertigungsphase ein Gatedielektrikumsmaterial 255a aufweist, möglicherweise in Verbindung mit einem leitenden Deckmaterial, einer Abstandshalterstruktur 255c und einer oder mehreren Materialschichten 255d, die eine Metallsorte aufweisen, um damit die Austrittsarbeit der Gateelektrodenstruktur 255 einzustellen. In ähnlicher Weise umfasst das Schaltungselement 260 eine „Gateelektrodenstruktur” 265 mit den Komponenten 265a, 265c und 255d. Des weiteren sind entsprechende Öffnungen 255o, 265o in den Strukturen 255, 265 vorgesehen und sind mit einem Opfermaterial 265 gefüllt. Das Opfermaterial ist in einer späteren Fertigungsphase zu entfernen und kann in Form eines Materials bereitgestellt werden, das die gewünschten Abscheideeigenschaften besitzt und das auf der Grundlage sehr selektiver Ätzrezepte entfernt werden kann, ohne dass das Materialsystem 255c unerwünscht beeinflusst wird. Beispielsweise ist eine Vielzahl an „optischen Einebnungsmaterialien” verfügbar und kann als das Opfermaterial 206 verwendet werden. Ein geeignetes Materialsystem kann effizient ermittelt werden, indem Experimente für unterschiedliche Materialzusammensetzungen ausgeführt werden, um damit die Abscheideeigenschaften und das Ätzverhalten zu bestimmen, wenn Plasmaätzrezepte, Ionensputter-Techniken und dergleichen angewendet werden. Des weiteren können die Abtragungseigenschaften auf der Grundlage von Experimenten so festgestellt werden, dass geeignete Materialzusammensetzungen und Ätzrezepte zum Entfernen verbleibender Bereiche des Opfermaterials 206 ermittelt werden, ohne dass die darunter liegenden Materialien unnötig beeinflusst werden.
  • Das Halbleiterbauelement 200 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Die Schaltungselemente 250, 260 können auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden, wie dies auch beispielsweise zuvor unter Bezugnahme auf das Halbleiterbauelement 100 erläutert ist. D. h., nach der Herstellung eines dielektrischen Zwischenschichtmaterials 203 zum Einschließen der Gateelektrodenstrukturen 255, 265 wird eine Oberfläche dieser Komponenten mittels einer geeigneten Prozesstechnik freigelegt und danach wird ein Platzhalterelektrodenmaterial, das schematisch als 255b, 265b gezeigt ist, etwa in Form von Polysilizium, Silizium/Germanium und dergleichen, möglicherweise in Verbindung mit zusätzlichen Deckmaterialien und dergleichen, auf der Grundlage gut etablierter Ätztechniken entfernt. Als nächstes wird die Materialschicht oder die Schichten 255d aufgebracht, beispielsweise i Form von Titannitrid, Tantalnitrid und dergleichen, wodurch eine anfängliche Breite der Öffnungen 255o, 265o verringert wird, da eine entsprechende Schichtdicke erforderlich ist, um zumindest das Material 255a in der kritischen Öffnung 255o abzudecken. Zu beachten ist, dass das Material 255d eine geeignete Metallsorte zum Einstellen der Austrittsarbeit des Transistors 250 enthält, wobei dies von der Leitfähigkeitsart des Transistors 255 abhängt. Zu diesem Zweck kann eine geeignete dünne Schicht innerhalb der Schicht 255d aufgebracht werden, um eine Diffusion der entsprechenden Metallsorte in einer späteren Fertigungsphase in Gang zu setzen. Unabhängig von dem tatsächlichen Aufbau der Schicht 255d wird eine deutliche Verringerung der Anfangsbreite der Öffnung 255e, wie dies durch 255r angedeutet ist, auf Grund von Überhängen an den oberen Bereich 255t der Gateelektrodenstruktur 255 hervorgerufen, wie dies auch zuvor mit Bezug zu dem Bauelement 100 beschrieben ist. Nach dem Abscheiden der Materialschicht oder der Schichten 255d wird das Opfermaterial 206 vorgesehen, beispielsweise durch Abscheiden eines Polymermaterials in einem Zustand geringer Viskosität auf der Grundlage von Aufschleudertechniken, wobei die geeignet ausgewählten Spaltfülleigenschaften zu einem effizienten Füllen der Öffnung 255o führen. Beispielsweise kann ein gewisser Grad an Überfüllung der Öffnungen 255o, 265o erreicht werden, wobei auch eine im Wesentlichen ebene Oberflächentopographie erzeugt wird. Nach möglichen weiteren Behandlungen der Schicht 206, beispielsweise durch Ausführen einer Wärmebehandlung und/oder einer Behandlung auf der Grundlage von Strahlung und dergleichen, werden die gewünschten Materialeigenschaften eingestellt, etwa im Hinblick auf die chemische Widerstandsfähigkeit während der weiteren Bearbeitung des Bauelements 200, wenn die reduzierte Breite 255r vergrößert wird, um damit bessere Bedingungen zu schaffen, wenn ein Elektrodenmaterial in die Öffnung 255o eingefüllt wird. Als nächstes wird eine Ätzumgebung oder ein anderer Abtragungsprozess, etwa ein Polierprozess, wie dies nachfolgend detaillierter beschrieben ist, ausgeführt, um den oberen Bereich 255t freizulegen. Wie gezeigt, wird ein Ätzprozess 207, etwa in Form eines nasschemischen Ätzprozesses, eines plasmaunterstützten Ätzprozesses und dergleichen, ausgeführt, um einen überschüssigen Bereich der Schicht 206 abzutragen.
  • 2b zeigt schematisch das Halbleiterbauelement 200 nach dem Ätzprozess 207 (siehe 2a), wobei der obere Bereich 255t der Gateelektrodenstruktur 255 freigelegt ist. Während der weiteren Bearbeitung kann somit ein Einbau von Prozessnebenprodukten, etwa der Einbau von Schleifmittelresten und dergleichen, in die Öffnungen 255o, 265o vermieden werden, die ansonsten nur schwer in einer späteren Phase entfernt werden könnten. Auf Grund der vorhergehenden Prozessstrategie können Polierprozesse angewendet werden, ohne dass im Wesentlichen die weitere Bearbeitung im Hinblick auf das Bereitstellen des Elektrodenmetalls, und dergleichen beeinflusst werden.
  • 2c zeigt schematisch das Halbleiterbauelement 200, wenn es einem Polierprozess 208 unterzogen wird, beispielsweise einem chemisch-mechanischen Polierprozess, der geeignet gestaltet ist, um eine Materialerosion vorzugsweise an den oberen Bereich 255t zu verursachen, wodurch die Breite der Öffnung 255o an dem oberen Bereich 255t vergrößert wird, wie dies durch eine Breite 255x angegeben ist. Zu diesem Zweck werden Prozessparameter des Polierprozesses in Verbindung mit einem geeigneten Schleifmaterial auf der Grundlage verfügbarer Prozessrezepte und/oder durch Experimente ermittelt. Wie zuvor erläutert ist, werden typischerweise überschüssige Materialien nach dem Abscheiden eines Elektrodenmaterials auf der Grundlage von CMP-Techniken in konventionellen Austauschgateverfahren entfernt, und somit können derartige Rezepte als eine Basis zum Ermitteln geeigneter Parameter verwendet werden. Andererseits führt das Opfermaterial 206 zuverlässig das Material 255d in den Öffnungen 255o und 265o, zumindest an der Unterseite dieser Öffnungen, wodurch eine chemische Wechselwirkung des empfindlichen Materials an der Unterseite mit dem CMP-Prozess verwendeten Schleifmittel vermieden wird.
  • In anderen anschaulichen Ausführungsformen wird der Prozess 208 mit anderen Materialabtragungsprozessen, etwa einem effizienten Teilchenbeschuss, d. h. einem Ionen-Sputterprozess, kombiniert, der zu verstehen ist als ein Prozess zum Ionisieren von Gasmolekülen oder Atomen und zum Beschleunigen der ionisierten Teilchen auf der Grundlage eines geeigneten Beschleunigungssystems, wodurch den Teilchen ausreichend kinetische Energie zugeführt wird, um Atome aus einer Oberflächenschicht freiliegender Bereiche herauszuschlagen. In dem oberen Bereich 250t, d. h. an Ecken bzw. Rändern der Öffnungen 255o ist der gesamte Materialabtrag ausgeprägter im Vergleich zu horizontalen Bereichen auf Grund der größeren Oberfläche, die für eintreffende energiereiche Ionen oder neutrale Teilchen verfügbar ist.
  • Während des Prozesses 208 ist somit die Breite 255x durch Entfernen der Materialschicht 255d an dem oberen Bereich 255t vergrößert, während der restliche Bereich des Opfermaterials 206 weiterhin zuverlässig das Material 255d zumindest an der Unterseite der Öffnung 255o abdeckt. Es sollte beachtet werden, dass der Polierprozess 208 zusätzlich zum Entfernen der freiliegenden Bereiche der Schicht 255d auch zu einem gewissen Grad an Eckenverrundung abhängig von den Prozessparametern beiträgt. Beispielsweise kann ein gewisser Grad an „Einkerbung” in dem Material 206 innerhalb den Öffnungen 255o, 265o auftreten, so dass die Ecken der Öffnungen 255o, 265o intensiver der Einwirkung der Polierumgebung des Prozesses 208 ausgesetzt sind. Somit kann in diesem Falle eine noch bessere Querschnittsform der Öffnung 255o erreicht werden.
  • 2d zeigt schematisch das Halbleiterbauelement 200 nach dem Ende des Polierprozesses 208 aus 2c. Wie gezeigt, wird eine größere Breite 255x möglicherweise in Verbindung mit einem gewissen Grad an Eckenverrundung an dem oberen Bereich 255t erreicht, woraus sich eine bessere Querschnittsform der Öffnung 255o im Hinblick auf die weitere Bearbeitung des Bauelements 200 ergibt. In der gezeigten Fertigungsphase kann ferner ein Teil des Opfermaterials 206 weiterhin in der Öffnung 255o und auch in der Öffnung 265o enthalten sein.
  • 2e zeigt schematisch das Halbleiterbauelement 200, wenn es einer reaktiven Prozessumgebung 209 unterzogen wird, in der der verbleibende Teil des Materials 206 (siehe 2d) aus den Öffnungen 255o, 265o entfernt wird. Wie zuvor erläutert ist, ist eine Vielzahl organischer Materialien verfügbar, die hohe Abtragungsraten besitzen, wenn sie gut bekannten nasschemischen oder plasmaunterstützten Ätzprozessen unterzogen werden, während eine Abtragsrate für andere Materialien, etwa die Schicht 255d und das dielektrische Material 203 deutlich geringer ist. Beispielsweise werden während des Prozesses 209 nasschemische Rezepte, etwa in Form von TMAH (Tetramethylammoniumhydroxid) und dergleichen angewendet, wobei dies von der Ätzwiderstandsfähigkeit der Schicht 255d abhängt, um damit das Opfermaterial effizient zu entfernen. In anderen Fällen werden sauerstoffbasierte Plasmaprozesse eingesetzt, um den verbleibenden Teil des Opfermaterials zu entfernen. Zu diesem Zweck können geeignete Rezepte effizient auf der Grundlage von Experimenten bestimmt werden. In anderen anschaulichen Ausführungsformen wird der Prozess 209 auf der Grundlage von Strahlung eingerichtet, etwa durch Ultraviolettstrahlung und dergleichen, wo auf der Grundlage anderer Prozesse, in denen ausreichend Energie in den verbleibenden Teil des Opfermaterials 206 (siehe 2d) eingetragen wird, um damit das Verdampfen dieses Materials zu bewirken, ohne dass andere Materialsysteme, etwa die Schicht 255d, unerwünscht beeinflusst werden. Auch in diesem Falle sind geeignete Strahlungsquellen, etwa Laserquellen, blitzlichtbasierte Quellen und dergleichen typischerweise in Halbleiterfertigungsstätten verfügbar.
  • 2f zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der ein Elektrodenmaterial 255e, etwa in Form von Aluminium oder einem anderen geeigneten leitenden Material, in den Öffnungen 255o, 265o auf der Grundlage einer geeigneten Abscheidetechnik 210 abgeschieden wird. Beispielsweise können Sputter-Abscheidungstechniken, etwa zum Bereitstellen einer Saatschicht, falls diese erforderlich ist, und dergleichen, CVD-(chemische Dampfabscheid-)Techniken, elektrochemische Abscheideprozesse, etwa Elektroplattieren und/oder stromloses Plattieren und dergleichen angewendet werden, möglicherweise auch in Kombination, um die Öffnungen 255o, 265o zu füllen. Wie zuvor erläutert ist, auf Grund der verbesserten Querschnittsform an den oberen Bereich 255t mit der größeren Breite 255x wird ein zuverlässiges Füllen der kritischen Öffnung 255o erreicht, wodurch die gesamte Produktgleichmäßigkeit deutlich verbessert wird und wodurch auch eine höhere Produktionsausbeute erreich wird.
  • 2g zeigt schematisch das Bauelement 200 während eines Abtragungsprozesses 211, etwa einem Polierprozess in Form eines CMP-Prozesses, in welchem überschüssiges Material entfernt wird, um damit die Gateelektrodenstruktur 255, 265 mit einem Gateelektrodenmaterial 255e in Verbindung mit der austrittsarbeitseinstellenden Schicht oder Schichten 255d und dem Gatedielektrikumsmaterial 255a mit einem dielektrischen Material mit großem ε zu erhalten, wie dies auch zuvor erläutert ist. Während des Abtragungsprozesses 211 kann das dielektrische Material 203 in Verbindung mit der Abstandshalterstruktur 255c und 265c als ein Stoppmaterial bei Bedarf fungieren, wodurch die zuvor eingestellte Größe der Breite 255x an den oberen Bereich 255t für die kritische Gateelektrodenstruktur 255 beibehalten wird. In anderen Fällen umfasst der Abtragungsprozess 211 eine zusätzliche Prozessphase, in der ein gewisser Grad an Materialabtrag, wie dies durch 211d angegeben ist, bewirkt wird, um damit die anfängliche Breite 255x zu verringern, wodurch die „Länge” der Gateelektrodenstruktur 255 an dem oberen Bereich 255d eingestellt wird. Eine entsprechende Verringerung der lateralen Abmessung 255x, wie dies durch 211d angegeben ist, kann in dicht gepackten Bauteilgebieten vorteilhaft sein, um die Wahrscheinlichkeit des Erzeugens von Leckstrompfaden und oder Kurzschlüssen bei der Herstellung von Kontaktelementen in einer späteren Fertigungsphase zu verringern.
  • Folglich umfasst der Transistor 255 die Gateelektrodenstruktur 255 mit dem besseren elektrischen Leistungsverhalten auf Grund des Bereitstellens eines dielektrischen Materials mit großem ε in der Schicht 255a in Verbindung mit dem gut leitenden Material 255e, während das metallenthaltende Material 255d zu der gewünschten Austrittsarbeit führt. Ähnliche Kriterien gelten auch für die Gateelektrodenstruktur 265.
  • 2h zeigt schematisch das Halbleiterbauelement 200 in einer Fertigungsphase, in der das Opfermaterial 206 über dem Transistor 250 und über dem Schaltungselement 260 vorgesehen ist. Auf Grund der unterschiedlichen lateralen Abmessungen der Öffnungen 255o, 265o kann die Oberflächenebenheit des Materials 206 sowie der Füllzustand unterschiedlich sein, beispielsweise kann der Grad an Spaltfüllung für die Öffnung 255o deutlich kleiner sein im Vergleich zu der breiten Öffnung 265o. In diesem Falle kann ein Einebnungsprozess 212 ausgeführt werden, beispielsweise in Form eines CMP-Prozesses, wodurch die Oberflächenungleichmäßigkeit des Materials 206 verringert wird, ohne dass im Wesentlichen zu einem Materialabtrag in der Öffnung 255o beigetragen wird. Während des Prozesses 212 kann somit die Materialschicht 255d freigelegt werden und kann als eine Stoppschicht dienen. Daraufhin wird der Polierprozess 208 (siehe 2c), wie er zuvor beschrieben ist, ausgeführt, um die Breite des oberen Bereich 255t zu vergrößern und/oder zumindest die Überhänge der Schicht 255d zu entfernen, wie dies zuvor erläutert ist. Während dieses Prozesses kann das Material 206 in der Öffnung 255o weiterhin zuverlässig das Material 255d an der Unterseite der Öffnung 255o schützen.
  • 2i zeigt schematisch das Bauelement 200 nach der Einebnung der Schicht 206 auf der Grundlage eines milden Polierprozesses, um die Schicht 255d als eine effiziente Stoppschicht zu nutzen und um somit die Schicht 255d innerhalb und außerhalb der Öffnung 255o nicht unnötig zu beeinflussen.
  • 2j zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. In diesem Zustand wird ein weiteres Opfermaterial 206a während eines Prozesses 207a aufgebracht, etwa durch einen Aufschleuderprozess und dergleichen. Während des Abscheideprozesses 207a wird zusätzlich Material in die Öffnung 255o eingefüllt, so dass ein besserer Füllstand erreicht wird, wobei in der gezeigten Ausführungsform eine im Wesentlichen vollständig gefüllte Öffnung erreich wird. In anderen Fällen wird ein weiterer Einebnungsprozess in Verbindung mit einem weiteren Abscheideprozess ausgeführt, um eine gewünschte Füllhöhe in der Öffnung 255o zu erhalten.
  • Auf der Grundlage des Einebnungsprozesses 212 können somit abscheideabhängige Ungleichmäßigkeiten kompensiert werden oder zumindest deutlich verringert werden, indem das Opfermaterial 206 aufgebracht wird, wodurch ein höherer Grad an Flexibilität bei der Auswahl geeigneter Materialien möglich ist, da das Spaltfüllvermögen von geringerer Bedeutung ist.
  • Es gilt also: die vorliegende Erfindung stellt Fertigungstechniken bereit, in denen ein Opfermaterial effizient verwendet wird, um empfindliche Materialien, etwa dielektrische Materialien mit großem ε, austrittsarbeitseinstellende Materialien und dergleichen, während eines Polierprozesses beschützen, um die Abscheidebedingungen an einem oberen Bereich der Öffnung zu verbessern. Auf der Grundlage der besseren Querschnittsform der Gateöffnung kann somit das eigentliche Elektrodenmaterial mit besserer Prozessgleichmäßigkeit und Zuverlässigkeit eingefüllt werden. Zu beachten ist, dass die zuvor beschriebenen Ausführungsformen sich auf ein Gatedielektrikumsmaterial, etwa das Material 255a, 265a, beziehen, in denen ein dielektrisches Material mit großem ε eingebaut ist, dessen Eigenschaften im Wesentlichen eingestellt werden, indem ein austrittsarbeitseinstellendes Material in einer sehr späten Fertigungsphase vorgesehen wird. In anderen Fällen kann auch das Gatedielektrikumsmaterial zumindest teilweise entfernt werden und kann durch ein dielektrisches Material mit großem ε ersetzt werden, wobei ebenfalls die verbesserte Querschnittsform der entsprechenden Öffnung zu besseren Abscheidebedindungen führt.
  • Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher dient diese Beschreibung lediglich anschaulichen Zwecken und soll dem Fachmann die allgemeine Art und Weise des Ausführens der hierin offenbarten Ausführungsformen vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (22)

  1. Verfahren mit: Bilden einer Öffnung in einer Gateelektrodenstruktur eines Transistors durch Entfernen eines Platzhalterelektrodenmaterials der Gateelektrodenstruktur; Bilden einer metallenhaltenden Materialschicht an Seitenwänden und über einer Unterseite der Öffnung, wobei die metallenthaltende Materialschicht eine anfängliche Breite der Öffnung reduziert; Einfüllen eines Opfermaterials in die Öffnung, um die metallenthaltende Materialschicht zumindest an der Unterseite abzudecken; Vergrößern einer reduzierten Breite der Öffnung an einem oberen Bereich in Anwesenheit zumindest eines Teils des Opfermaterials durch Ausführen eines Polierprozesses; Entfernen des Opfermaterials aus der Öffnung; und Einfüllen eines leitenden Elektrodenmaterials in die Öffnung.
  2. Verfahren nach Anspruch 1, wobei Einfüllen eines Opfermaterials in die Öffnung umfasst: Abscheiden einer Materialschicht, um die Öffnung zu verfüllen und Entfernen von überschüssigem Material der Materialschicht.
  3. Verfahren nach Anspruch 2, wobei Entfernen von überschüssigem Material der Materialschicht das Ausführen einer Ätzprozesses umfasst.
  4. Verfahren nach Anspruch 2, wobei Entfernen von überschüssigem Material der Materialschicht das Ausführen eines weiteren Polierprozesses umfasst.
  5. Verfahren nach Anspruch 1, wobei Vergrößern einer Breite der Öffnung an der Oberseite umfasst: Entfernen der metallenthaltenden Materialschicht außerhalb der Öffnung während des Polierprozesses.
  6. Verfahren nach Anspruch 1, wobei Bilden der metallenhaltenden Materialschicht umfasst: Abscheiden mindestens einer Materialschicht, die eine Metallsorte zum Einstellen einer Schwellwertspannung des Transistors aufweist.
  7. Verfahren nach Anspruch 6, wobei Bilden der metallenthaltenden Materialschicht ferner umfasst: Bilden einer leitenden Schicht über der mindestens einen Materialschicht, die die Metallsorte enthält, und Verwenden der leitenden Schicht als ein Ätzstoppmaterial, wenn das Opfermaterial entfernt wird.
  8. Verfahren nach Anspruch 5, wobei Vergrößern einer reduzierten Breite einer Öffnung an der Oberseite umfasst: Ausführen des weiteren Polierprozesses und des Polierprozesses als eine in-situ-Prozesssequenz.
  9. Verfahren nach Anspruch 1, wobei Einfüllen eines leitenden Elektrodenmaterials in die Öffnung umfasst: Abscheiden eines leitenden Materials, um die Öffnung zu überfüllen, und Entfernen von überschüssigem Material des leitenden Materials durch Ausführen eines Metallpolierprozesses.
  10. Verfahren nach Anspruch 9, wobei Ausführen des Metallpolierprozesses umfasst: Steuern des Polierprozesses derart, dass eine Länge der Gateelektrode an deren Oberseite eingestellt wird.
  11. Verfahren nach Anspruch 9, wobei Abscheiden des leitenden Elektrodenmaterials Abscheiden eines Metalls umfasst.
  12. Verfahren mit: Bilden einer Öffnung in einer Gateelektrodenstruktur eines Transistors durch Entfernen eines Platzhalterelektrodenmaterials der Gateelektrodenstruktur; Einfüllen eines Opfermaterials in die Öffnung, um zumindest eine Unterseite der Öffnung zu bedecken; Vergrößern einer Breite der Öffnung an einem oberen Bereich in Anwesenheit zumindest eines Teils des Opfermaterials durch Ausführen eines Polierprozesses; Entfernen zumindest des Teils des Opfermaterials; und Einfüllen eines leitenden Elektrodenmaterials in die Öffnung nach dem Entfernen des zumindest einen Teils des Opfermaterials.
  13. Verfahren nach Anspruch 12, das ferner umfasst: Bilden einer austrittsarbeitseinstellenden Materialschicht zumindest an der Unterseite der Öffnung vor dem Einfüllen des Opfermaterials in die Öffnung.
  14. Verfahren nach Anspruch 12, das ferner umfasst: Einebnen des Opfermaterials vor dem Ausführen des Polierprozesses und Bilden eines zweiten Opfermaterials in der Öffnung vor dem Ausführen des Polierprozesses.
  15. Verfahren nach Anspruch 14, das ferner umfasst: Entfernen von überschüssigem Material des zweiten Opfermaterials vor dem Ausführen des Polierprozesses.
  16. Verfahren nach Anspruch 15, wobei Entfernen von überschüssigem Material des zweiten Opfermaterials umfasst: Ausführen eines Ätzprozesses und/oder eines weiteren Polierprozesses.
  17. Verfahren nach Anspruch 12, wobei Einfüllen eines Opfermaterials in die Öffnung umfasst: Abscheiden eines organischen Materials, um zumindest teilweise die Öffnung zu füllen.
  18. Verfahren nach Anspruch 17, wobei Einfüllen eines Opfermaterials in die Öffnung umfasst: Abscheiden des organischen Materials so, dass die Öffnung überfüllt wird, und Entfernen von überschüssigem Material durch Ausführen eines Ätzprozesses und/oder eines Polierprozesses.
  19. Verfahren nach Anspruch 12, wobei Entfernen des mindestens einen Teils des Opfermaterials umfasst: Ausführen einer Strahlungsbehandlung, um den mindestens einen Teil des Opfermaterials zu verdampfen.
  20. Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst: Bilden einer Öffnung in einer Gateelektrodenstruktur eines Transistors durch Entfernen eines Halbleitermaterials der Gateelektrodenstruktur; Bilden einer Materialschicht auf freiliegenden Oberflächenbereichen in der Öffnung, wobei die Materialschicht eine Substanz zum Einstellen einer Austrittsarbeit einer Gateelektrodenstruktur aufweist und wobei die Materialschicht eine anfängliche Breite der Öffnung verringert; zumindest teilweise Füllen der Öffnung mit reduzierter Breite mit einem organischen Opfermaterial; und Entfernen der Materialschicht außerhalb der Öffnung durch Ausführen eines chemisch-mechanischen Polierprozesses in Anwesenheit des organischen Opfermaterials.
  21. Verfahren nach Anspruch 20, das ferner umfasst: Entfernen von überschüssigem Material des organischen Opfermaterials außerhalb der Öffnung durch Ausführen eines Ätzprozesses und/oder eines Polierprozesses vor dem Ausführen des chemisch-mechanischen Polierprozesses.
  22. Verfahren nach Anspruch 20, wobei die Materialschicht Titan und/oder Tantal aufweist.
DE102009043628A 2009-09-30 2009-09-30 Verbesserte Füllbedingungen in einem Austauschgateverfahren durch Ausführen eines Polierprozesses auf der Grundlage eines Opferfüllmaterials Expired - Fee Related DE102009043628B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102009043628A DE102009043628B4 (de) 2009-09-30 2009-09-30 Verbesserte Füllbedingungen in einem Austauschgateverfahren durch Ausführen eines Polierprozesses auf der Grundlage eines Opferfüllmaterials
US12/893,102 US8138038B2 (en) 2009-09-30 2010-09-29 Superior fill conditions in a replacement gate approach by performing a polishing process based on a sacrificial fill material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009043628A DE102009043628B4 (de) 2009-09-30 2009-09-30 Verbesserte Füllbedingungen in einem Austauschgateverfahren durch Ausführen eines Polierprozesses auf der Grundlage eines Opferfüllmaterials

Publications (2)

Publication Number Publication Date
DE102009043628A1 true DE102009043628A1 (de) 2011-03-31
DE102009043628B4 DE102009043628B4 (de) 2011-12-01

Family

ID=43662515

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009043628A Expired - Fee Related DE102009043628B4 (de) 2009-09-30 2009-09-30 Verbesserte Füllbedingungen in einem Austauschgateverfahren durch Ausführen eines Polierprozesses auf der Grundlage eines Opferfüllmaterials

Country Status (2)

Country Link
US (1) US8138038B2 (de)
DE (1) DE102009043628B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009047890B4 (de) * 2009-09-30 2012-02-02 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Herstellverfahren für ein Halbleiterbauelement und Halbleiterbauelement mit Verbessertem Füllverhalten in einem Austauschgateverfahren durch Eckenverrundung auf der Grundlage eines Opferfüllmaterials
KR20120019917A (ko) * 2010-08-27 2012-03-07 삼성전자주식회사 반도체 장치의 제조방법
US9105653B2 (en) * 2010-10-18 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a metal gate electrode
KR20130007059A (ko) * 2011-06-28 2013-01-18 삼성전자주식회사 반도체 장치의 제조 방법
US20130181265A1 (en) 2012-01-18 2013-07-18 Globalfoundries Inc. Methods of Forming a Gate Cap Layer Above a Replacement Gate Structure and a Semiconductor Device That Includes Such a Gate Structure and Cap Layer
KR102167625B1 (ko) * 2013-10-24 2020-10-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9876114B2 (en) * 2014-12-30 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D FinFET metal gate
US9502303B2 (en) * 2015-04-09 2016-11-22 United Microelectronics Corp. Method for manufacturing semiconductor device with a barrier layer having overhung portions
US9685368B2 (en) 2015-06-26 2017-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure having an etch stop layer over conductive lines
CN106531776B (zh) * 2015-09-11 2021-06-29 联华电子股份有限公司 半导体结构
KR102474431B1 (ko) 2015-12-08 2022-12-06 삼성전자주식회사 반도체 소자의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060172527A1 (en) * 2005-01-31 2006-08-03 Gerd Marxsen Method for forming a defined recess in a damascene structure using a CMP process and a damascene structure
US20070077765A1 (en) * 2005-09-30 2007-04-05 Prince Matthew J Etch stop and hard mask film property matching to enable improved replacement metal gate process

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504210B1 (en) * 2000-06-23 2003-01-07 International Business Machines Corporation Fully encapsulated damascene gates for Gigabit DRAMs
US6727560B1 (en) * 2003-02-10 2004-04-27 Advanced Micro Devices, Inc. Engineered metal gate electrode
US8735235B2 (en) * 2008-08-20 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit metal gate structure and method of fabrication
US20100059823A1 (en) * 2008-09-10 2010-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive device for high-k metal gate technology and method of making
US8093116B2 (en) * 2008-10-06 2012-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for N/P patterning in a gate last process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060172527A1 (en) * 2005-01-31 2006-08-03 Gerd Marxsen Method for forming a defined recess in a damascene structure using a CMP process and a damascene structure
US20070077765A1 (en) * 2005-09-30 2007-04-05 Prince Matthew J Etch stop and hard mask film property matching to enable improved replacement metal gate process

Also Published As

Publication number Publication date
US8138038B2 (en) 2012-03-20
US20110076844A1 (en) 2011-03-31
DE102009043628B4 (de) 2011-12-01

Similar Documents

Publication Publication Date Title
DE102009043628B4 (de) Verbesserte Füllbedingungen in einem Austauschgateverfahren durch Ausführen eines Polierprozesses auf der Grundlage eines Opferfüllmaterials
DE102009055392B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
DE102009023376B4 (de) Einstellen der Austrittsarbeit in Metallgateelektrodenstrukturen mit großem ε durch selektives Entfernen einer Barrierenschicht
DE102009047891B4 (de) Verfahren zur Herstellung eines Transistors mit verbesserten Füllbedingungen in einem Austauschgateverfahren durch Eckenverrundung vor dem vollständigen Entfernen eines Platzhaltermaterials
DE102009021486B4 (de) Verfahren zur Feldeffekttransistor-Herstellung
DE102009046245B4 (de) Herstellung von Metallgateelektrodenstrukturen mit einer separaten Abtragung von Platzhaltermaterialien in Transistoren unterschiedlicher Leitfähigkeitsart
DE102009047306B4 (de) Verfahren zur Herstellung von Gateelektrodenstrukturen durch getrennte Entfernung von Platzhaltermaterialien unter Anwendung eines Maskierungsschemas vor der Gatestrukturierung
DE102010001403B4 (de) Austauschgateverfahren auf der Grundlage eines Umkehrabstandhalters, der vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird
DE102009046250B4 (de) Verfahren zur Kantenverrundung in einem Austauschgateverfahren auf der Grundlage eines Opferfüllmaterials, das vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird
DE102009031146B4 (de) Abtrag einer Deckschicht in einem Metallgatestapel mit großem ε unter Anwendung eines Ätzprozesses
DE102008064671B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer Gatestruktur und Erhöhung der Integrität eines Gatestapels mit großem ε durch Schützen einer Beschichtung an der Gateunterseite während des Freilegens der Gateobseite
DE102009006802B3 (de) Verfahren und Halbleiterbauelement mit Einstellung der Austrittsarbeit in einer Gateelektrodenstruktur mit großem ε nach der Transistorherstellung unter Anwendung von Lanthanum
DE102012205298B4 (de) Austauschgateverfahren für Metallgatestapel mit großem ε unter Anwendung einer Mehrschichtkontaktebene und Halbleiterbauelement
DE102009031110B4 (de) Verbesserte Deckschichtintegrität in einem Gatestapel durch Verwenden einer Hartmaske für die Abstandshalterstrukturierung
DE102009039521B4 (de) Verbesserte Füllbedingungen in einem Austauschgateverfahren unter Anwendung einer zugverspannten Deckschicht
DE102008059500A1 (de) Verfahren zur Herstellung eines Mehr-Gatetransistors mit homogen silizidierten Stegendbereichen
DE102010030756B4 (de) Austauschgateverfahren für Metallgatestapel mit großem ε auf der Grundlage eines nicht-konformen Zwischenschichtdielektrikums
DE102008059648B4 (de) Gateelektrodenstruktur mit großem ε, die nach der Transistorherstellung unter Anwendung eines Abstandshalters gebildet wird
DE102009031113A1 (de) Technik zum Freilegen eines Platzhaltermaterials in einem Austausch-Gate-Verfahren durch Modifizieren der Abtragsrate verspannter dielektrischer Deckschichten
DE102011077661A1 (de) Metallgateelektrodenstrukturen mit großem Epsilon, die durch eine Reduzierung des Gatefüllaspektverhältnisses in einer Austauschgatetechnologie hergestellt sind
DE102009055435A1 (de) Verstärkter Einschluss von Metallgateelektrodenstrukturen mit großem ε durch Verringern der Materialerosion einer dielektrischen Deckschicht beim Erzeugen einer verformungsinduzierenden Halbleiterlegierung
DE102011003232A1 (de) Metallgateelektrodenstrukturen mit großem ε, die durch ein Austauschgateverfahren auf der Grundlage einer verbesserten Ebenheit von Platzhaltermaterialien hergestellt sind
DE102010028465A1 (de) Halbleiterbauelement mit Metallgate und Halbleiterwiderständen, die auf der Grundlage eines Austauschgateverfahrens hergestellt sind
DE102009043328B4 (de) Herstellung von Halbleiterwiderständen in einem Halbleiterbauelement mit Metallgatestrukturen durch Erhöhen der Ätzwiderstandsfähigkeit der Widerstände
DE102010003559A1 (de) Halbleiterbauelement mit Metallgatestrukturen, die durch ein Austauschgateverfahren hergestellt sind, und E-Sicherung mit einem Silizid

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120302

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LLC & CO. K, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LLC & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LLC & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee