CN100435353C - Mos晶体管及其制造方法 - Google Patents
Mos晶体管及其制造方法 Download PDFInfo
- Publication number
- CN100435353C CN100435353C CNB03136988XA CN03136988A CN100435353C CN 100435353 C CN100435353 C CN 100435353C CN B03136988X A CNB03136988X A CN B03136988XA CN 03136988 A CN03136988 A CN 03136988A CN 100435353 C CN100435353 C CN 100435353C
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- drain region
- doped source
- grid
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 34
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 230000004888 barrier function Effects 0.000 claims description 104
- 229910021332 silicide Inorganic materials 0.000 claims description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 238000005516 engineering process Methods 0.000 claims description 13
- 238000009413 insulation Methods 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000009467 reduction Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000000203 mixture Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
- H01L29/41783—Raised source or drain electrodes self aligned with the gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
在MOS晶体管及其制造方法中，在衬底上形成了包括栅绝缘层和栅电极的栅结构。第一绝缘层被形成以便盖住栅结构。第二绝缘层形成在与第一绝缘层分离的衬底上。轻掺杂的源/漏区形成在栅结构和第二绝缘层之间的衬底的表面部分中。源/漏延展层形成在轻掺杂的源/漏区上。重掺杂的源/漏区形成在第二绝缘层上并且与源/漏延展层接触。短沟道效应被抑制并且源/漏结电容被降低。
Description
相关申请的交叉引用
该申请根据USC§119要求韩国专利申请2002-65649的优先权，并在此对其整个内容进行交叉引用。
技术领域
本发明设计半导体器件及其制造方法。特别涉及能够抑制短沟道效应并且降低源/漏结电容的半导体器件，及其制造方法。
背景技术
随着半导体器件高度集成化的发展，有源区的尺寸变得更小。因此，在有源区上形成的MOS晶体管的栅极长度变短了。随着栅极长度的减小，源/漏对于电场的影响或者MOS晶体管的沟道区中的电势因此减小了。这就是所知的“短沟道效应”并且阈值电压的降低是通常的结果。这是因为沟道区受到了耗尽电荷、电场和源/漏区的电势分布以及栅极电压的影响。
除了降低阈值电压之外，在源/漏之间的“穿通效应”是伴随短沟道效应的严重问题。
具体地，漏耗尽层与漏电压的增加成正比例地扩宽，以便漏耗尽层与源区靠近。因此，当栅电极的长度减小的时候，漏耗尽层和源耗尽层完全地彼此连接。漏区的电场可以最终穿透源区并且因此降低了源结的势能壁垒。当这些发生的时候，在源区中的多数载流子具有足够的能量来克服势垒层，并且，增加的电流从源区流向漏区。这就是所知的“穿通”现象。当穿通发生的时候，漏电流没有饱和，而是在饱和区中显著地增加。
当源/漏结深度增加并且沟道掺杂浓度降低的时候，短沟道效应更严重。已经开发了各种方法来形成浅源/漏结深度，因此可以一定程度地抑制短沟道效应。
通常，浅源/漏结是用减小在硅衬底上的实际结深度的低能离子注入工艺获得的，会导致晶体管电流的减小。
此外，在源/漏区表面上通过自对齐的硅化物(即，硅化物)工艺形成金属硅化物层以便降低在源/漏区中的寄生电阻，例如薄膜电阻、接触电阻，并且具有减小的栅极长度的方法已经被使用了。但是，当源/漏结深度变浅的时候，就更难应用硅化物工艺。
因此，为了获得高性能的晶体管，在源/漏区中的寄生电阻应该被最小化，以便增加晶体管电流，同时也抑制短沟道效应。一种通常的方法是在硅绝缘体(SOI)衬底上形成MOS晶体管。在SOI晶体管中，埋入的氧化物层位于源/漏结之下以便除区源/漏结的耗尽电容。但是，SOI晶体管具有浮体，因为在SOI衬底上没有形成体接触。因此，在SOI层的背面的表面中形成了聚集孔(accumulated hole)层，因此产生了浮体效应，例如寄生寄生双极击穿、闭锁等。
发明内容
本发明解决了上述的问题，并且因此，本发明的第一个目的是提供一种MOS晶体管，能够抑制短沟道效应并且降低源/漏结电容。
本发明的另一个目的是提供一种制造能够抑制短沟道效应并且降低源/漏结电容的MOS晶体管的方法。
为了实现上述的第一个本发明的目的，本发明的实施例包括半导体衬底和包括栅绝缘层的栅结构，并且栅电极连续地形成在衬底上。第一绝缘层形成在栅结构的顶部和侧部。第二绝缘层形成在衬底上并且与第一绝缘层分离。轻掺杂区形成在衬底的表面部分中，在栅结构和第二绝缘层之间。源/漏延展层形成在轻掺杂的源/漏区上。重掺杂的源/漏区形成在第二绝缘层上以便与源/漏延展层接触。
优选地，源/漏延展层包括掺杂的外延层，并且重掺杂的源/漏区包括掺杂的多晶硅层。
此外，根据本发明的另一个实施例，栅结构形成在半导体衬底上，该栅结构包括栅绝缘层和堆叠在栅绝缘层上的栅电极。第一绝缘层形成在栅结构的顶部和侧部。第二绝缘层形成在衬底上并且与第一绝缘层分离。轻掺杂的源/漏区形成在衬底的表面部分中，在栅结构和第二绝缘层之间。重掺杂的源/漏区形成在第二绝缘层上以便填充在栅结构和第二绝缘层之间的间隙。
优选地，重掺杂源/漏区包括掺杂的外延层或者掺杂的多晶硅层。
根据实现本发明的另一个实施例，栅结构形成在半导体衬底上，包括栅绝缘层和堆叠在栅绝缘层上的栅电极。第一绝缘层形成在栅结构的顶部和侧部。第二绝缘层形成在衬底上，与第一绝缘层分离。在栅结构和第二绝缘层之间的衬底表面进行杂质离子注入，因此形成了轻掺杂的源/漏区。源/漏延展层形成在轻掺杂的源/漏区。重掺杂的源/漏区形成在第二绝缘层上，以便与源/漏延展层接触。
此外，根据本发明的另一个实施例，其中栅绝缘层和栅电极连续堆叠的栅结构形成在半导体衬底上，并且随后，第一绝缘层形成在栅结构的顶部和侧部。第二绝缘层形成在衬底上，与第一绝缘层分离。在栅结构和第二绝缘层之间的衬底表面进行杂质离子注入，因此形成了轻掺杂的源/漏区。然后，重掺杂的源/漏区形成在第二绝缘层上以便填充在栅结构和第二绝缘层之间的间隙。
根据本发明的实施例，沟道区和轻掺杂的源/漏区(即，LDD区)形成在半导体衬底的表面中，同时，重掺杂的源/漏区形成在绝缘层上，从而获得了具有与SOI晶体管类似的结构的MOS晶体管，并且执行与形成在大体积硅衬底上的晶体管相同的操作。所以，抑制了短沟道效应，并且降低了源/漏结电容，使得器件的操作速度提高。
附图说明
本发明上述的和其他的目的和优点将参照下面结合附图的详细说明而变得更加明了，其中：
图1示出了根据本发明的实施例的MOS晶体管的截面图；
图2A-2G示出了制造图1示出的根据本发明的实施例的MOS晶体管的方法的截面图；
图3示出了根据本发明的另一个实施例的MOS晶体管的截面图；
图4示出了根据本发明的再一个实施例的MOS晶体管的截面图；
图5示出了根据本发明的另一个实施例的存储器单元的截面图。
具体实施方式
下面，将参照附图详细说明本发明，其中相同的编号用于相同的部分。
图1示出了根据本发明的实施例的MOS晶体管的截面图；
如图1所示，栅结构25包括栅绝缘层12和栅电极18，形成在半导体衬底10上。作为选择，栅结构25还包括栅封盖层20，形成在栅电极18上。该栅封盖层20包括绝缘层，例如硅氮化物或者硅氧化物。在该实施例中，栅封盖层20包括硅氮化物。
栅电极18形成为多氯化物结构，其中多晶硅层14和金属硅化物层16是连续堆叠的。
第一绝缘层22形成在栅结构25的顶部和侧部(即，第一绝缘层22被形成为使得盖住栅结构)。优选地，执行氧化工艺以便修护由于栅结构图形的蚀刻工艺造成的硅损坏，因此形成了硅氧化物组成的第一绝缘层22。
根据本发明的实施例的MOS晶体管，硅氧化物组成的第二绝缘层26形成在衬底10上，同时与第一绝缘层22分离。
轻掺杂的源/漏区28，即，LDD区形成在栅结构25和第二绝缘层之间的衬底的表面中。
源/漏延展层30形成在轻掺杂的源/漏区28上。优选地，源/漏外延层30是掺杂的外延层。
重掺杂的源/漏区34形成在第二绝缘层26上，以便与源/漏延展层30接触。优选地，重掺杂的源/漏区34是掺杂的多晶硅层。
包括注入硅氮化物的绝缘材料栅间隔(gate spacer)32形成在重掺杂的源/漏区34和栅结构25之间。优选地，栅间隔32形成为与在源/漏延展层30中的宽度相同。
作为选择，用于减小寄生电阻的金属硅化物层36形成在重掺杂源/漏区34的表面上。
图2A-2G示出了制造图1示出的根据本发明的实施例的MOS晶体管的方法的截面图。
如图2A所示，实施绝缘工艺来将半导体衬底10分成为有源区和场区。接下来，在衬底上进行热氧化工艺来因此形成硅氧化物形成的栅氧化物层12。这里，栅氧化物层12可以作为选择地由硅氮化物形成。
多晶硅层14淀积在栅氧化物层12上并且使用通常的掺杂工艺掺杂有n+杂质，例如，POCl3扩散、离子注入或者替位掺杂(in-situdoping)。然后，诸如硅化钨(WSix)、硅化钛(TiSix)、硅化坦(TiSix)的金属硅化物层16淀积在多晶硅层14上。
当在金属硅化物层16上淀积了硅氮化物来形成栅封盖层20之后，这些层通过光刻工艺形成图案，来形成包括栅氧化物层12、栅电极18、以及栅封盖层20的栅结构25。
接下来，进行氧化工艺以便修复由形成图案的蚀刻工艺引起的硅损坏，从而在栅结构25的顶部和侧部形成了硅氧化物组成的第一绝缘层22，以便盖住栅结构。
硅氮化物层是淀积在第一绝缘层22和衬底10上的，它随后被蚀刻以在第一绝缘层22的两侧上形成牺牲间隔(sacrificing spacer)24。
参照图2B，氧化工艺被实施来氧化通过牺牲间隔24暴露的衬底10的表面。因此，第二绝缘层26形成在衬底上并且因此与第一绝缘层22分离。
参照图2C，牺牲间隔24被有选择地通过相对于硅氧化物具有选择性的湿蚀刻工艺除掉。这里，蚀刻工艺不会引起对于栅结构25的损坏，因为第一绝缘层22是硅氧化物形成的并且包围栅极结构25。
参照图2D，诸如磷(P)的n型杂质是在倾斜角度离子掺杂的，以形成在衬底10中的作为LDD区的轻掺杂的源/漏区28，在第二绝缘层26和栅结构25之间。
参照图2E，采用选择性的外延生长工艺、n型掺杂的外延层在轻掺杂的源/漏区28上生长，以形成源/漏延展层30。优选地，源/漏延展层30的生长使得从第二绝缘层26的顶部突出。该源/漏延展层30通过第一绝缘层22与栅结构28分离。
参照图2F，绝缘层，例如硅氮化物层，淀积在包括源/漏延展层30的整个衬底的表面上。接下来，硅氮化物层被深蚀刻来形成在栅结构25的两侧上的栅间隔32。优选地，栅间隔32被形成为与在源/漏延展层30中的相同的宽度。所以，栅间隔32被形成以只保留在源/漏延展层30上。
参照图2G，n+掺杂的多晶硅层淀积在第二绝缘层26上，并且随后，深蚀刻直到位于栅结构25之上的第一绝缘层22被暴露，从而形成重掺杂源/漏区34。该重掺杂的源/漏区34通过源/漏延展层30连接到轻掺杂的源/漏区28，从而完成LDD结构。
接下来，如果需要，硅化物工艺被实施来形成在暴露的硅区，例如，重掺杂的源/漏区34上的金属硅化物层36。
根据图1中的本发明的实施例，在半导体衬底10的表面部分中形成沟道区和轻掺杂的源/漏区28，同时该重掺杂的源/漏区28形成在具有插入其间的第二绝缘层26的半导体衬底10上。与SOI结构类似，第二绝缘层28位于重掺杂的源/漏区34之下，以基本上执行与在大晶体管中相同的操作。因此，短沟道效应百抑制了并且降低了源/漏结电容，从而提高了器件的操作速度。
图3示出了根据本发明的另一个实施例的MOS晶体管的截面图。
参照图3，该实施例类似于图1中的实施例，除了重掺杂的源/漏区38形成在第二绝缘层26上以便填充在栅结构25和第二绝缘层26之间的间隙之外。
具体的，当在衬底上形成包括栅氧化物层12、栅电极18和栅封盖层20的栅结构25之后，第一绝缘层22形成在栅结构25的顶部和侧部。
与第一绝缘层22分离的第二绝缘层26形成在衬底10上。然后，轻掺杂的源/漏28区形成在栅结构和第二绝缘层26之间的半导体衬底10的表面部分中。
接下来，n+掺杂的多晶硅层淀积在包括轻掺杂的源/漏区28的衬底10的整个表面上。该掺杂的多晶硅层被随后深蚀刻直到位于栅结构25之上的第一绝缘层22暴露，从而形成填充在栅结构25和第二绝缘层26之间的间隙的重掺杂的源/漏区38。
硅化物工艺百执行用来在重掺杂的源/漏区38上形成金属硅化物层36。接下来，在最终结构的整个表面上淀积硅氮化物层，并且随后深蚀刻来在栅结构25的两侧上形成栅间隔32。这里，该栅间隔32形成在重掺杂的源/漏区38之上。
图4示出了根据本发明的再一个实施例的MOS晶体管的截面图。该实施例与实施例2类似，除了重掺杂的源/漏区40是掺杂的外延层。
具体地，与图3中的实施例一样，轻掺杂的源/漏区28通过使用离子注入工艺形成在位于第二绝缘层26和栅结构25之间的半导体衬底10的表面部分中。然后，n+掺杂的外延层通过使用选择性外延生长工艺在轻掺杂的源/漏区28上生长。这里，n+掺杂的外延层生长为突出于第二绝缘层26的顶部。所以，在第二绝缘层26上形成了重掺杂的源/漏区40，以便填充在第二绝缘层26和栅结构25之间的间隙。
图5示出了根据本发明的另一个实施例的存储器单元的截面图。
参照图5，在衬底10上形成了两个栅结构75，以便彼此分开。每个栅结构包括栅绝缘层52、栅电极58、和栅封盖层60。栅电极58形成在多氯化物结构中，其中多晶硅层54和金属硅化物层56是连续堆叠的。如果需要，栅封盖层60可以省略。在本实施例中，栅封盖层60是由硅氮化物制成的。
第一绝缘层62形成在每个栅结构75的顶部和侧部。优选地，第一绝缘层62是通过氧化工艺形成的以修复由于在栅结构75上构图的蚀刻工艺引起的硅损伤。
第二绝缘层66形成在与第一绝缘层62分开的衬底的表面上。优选地，第二绝缘层68是通过氧化工艺形成的。
轻掺杂的源/漏区68，即，LDD区，形成在位于栅结构75和第二绝缘层62之间的半导体衬底的表面部分中。
重掺杂的源/漏区70a和70b形成在轻掺杂的源/漏区68上，以便填充在栅结构75和第二绝缘层62之间的间隙，并且突出于第二绝缘层62的顶部。这里，重掺杂的源/漏区70a和70b的任一个区，优选地，漏区70b被形成为在位于两个栅结构75之间的第二绝缘层66上彼此连接。所以获得了存储单元结构，其中两个栅电极58通常具有一个漏区70b。
优选地，重掺杂的源/漏区70a和70b包括n+掺杂的通过以与图4中的实施例相同的方式选择性外延生长形成的外延层。这里，n+掺杂的外延层被生长以便在两个栅结构75之间彼此接触。
根据上述的本发明的实施例，沟道区和轻掺杂的源/漏区，(既，LDD区)形成在半导体衬底的表面中，同时重掺杂的源/漏区形成在绝缘层中，从而获得了具有与SOI晶体管相类似的结构的MOS晶体管，并且执行与形成在大的硅衬底上的晶体管中的相同的操作。所以，抑制了短沟道效应，并且降低了源/漏结电容，使得器件的操作速度得到了提高。
尽管说明了本发明的优选实施例，可以理解，本发明并不局限于这些优选实施例，而是可以由本领域中的不同技术人员在所附的权利要求书所限制的本发明的精神和范围内对其进行各种改变和修改。
Claims (28)
1.一种半导体器件，包括：
半导体衬底；
栅结构，包括栅绝缘层和连续地形成在半导体衬底上的栅电极；
第一绝缘层，形成在栅结构的顶部和第一和第二侧上；
第二绝缘层，形成在衬底上并且与第一绝缘层分离；
轻掺杂的源/漏区，形成在栅结构和第二绝缘层之间的衬底的表面部分中；
源/漏延展层，形成在轻掺杂的源/漏区上；以及
重掺杂的源/漏区，形成在第二绝缘层上并且与源/漏延展层侧接触；以及
栅间隔，形成在重掺杂源/漏区和栅结构之间，所述栅间隔包括绝缘材料。
2.根据权利要求1所述的器件，其中源/漏延展层包括掺杂的外延层，并且重掺杂的源/漏区包括掺杂的多晶硅层。
3.根据权利要求1所述的器件，其中栅间隔包括硅氮化物。
4.根据权利要求1所述的器件，其中栅间隔被形成为具有与源/漏延展层相同的宽度。
5.根据权利要求1所述的器件，还包括形成在重掺杂的源/漏区的表面的上的金属硅化物层。
6.根据权利要求1所述的器件，其中第一和第二绝缘层包括硅氧化物。
7.根据权利要求1所述的器件，其中栅结构还包括形成在栅电极上的栅封盖层。
8.根据权利要求7所述的器件，其中栅封盖层包括硅氮化物。
9.一种半导体器件，包括：
半导体衬底；
栅结构，包括栅绝缘层和连续地形成在衬底上的栅电极；
第一绝缘层，形成在栅结构的顶部和第一和第二侧；
第二绝缘层，形成在衬底上并且与第一绝缘层分离；
轻掺杂的源/漏区，形成在栅结构和第二绝缘层之间的衬底的表面部分中；
重掺杂的源/漏区，形成在第二绝缘层上并且填充在栅结构和第二绝缘层之间的间隙，以及
栅间隔，形成在重掺杂源/漏区上以及在所述栅结构侧。
10.根据权利要求9所述的器件，其中重掺杂的源/漏区包括掺杂的外延层。
11.根据权利要求9所述的器件，其中重掺杂的源/漏区包括掺杂的多晶硅层。
12.一种半导体器件，包括：
半导体衬底；
两个栅结构，形成在半导体衬底上，两个栅结构中的每一个包括栅绝缘层和连续形成的栅电极；
第一绝缘层，形成在两个栅结构的每一个的顶部和第一和第二侧上；
第二绝缘层，形成在衬底上并且与第一绝缘层分离；
轻掺杂的源/漏区，形成在两个栅结构和第二绝缘层之间的衬底的表面部分中；以及
重掺杂的源/漏区，形成在第二绝缘层上并且填充在两个栅结构和第二绝缘层之间的间隙，并且从第二绝缘层的顶部突出，该重掺杂的源/漏区形成在两个栅电极之间并且与在第二绝缘层之上的另一个重掺杂的源/漏区接触。
13.根据权利要求12所述的器件，其中重掺杂的源/漏区包括掺杂的外延层。
14.一种制造半导体器件的方法，包括：
形成栅结构，其中栅绝缘层和栅电极连续堆叠在半导体衬底上；
在栅结构的顶部和第一和第二侧上形成第一绝缘层；
在衬底上形成第二绝缘层，并且与第一绝缘层分离；
在栅结构和第二绝缘层之间的衬底表面部分进行杂质离子注入，形成轻掺杂的源/漏区；
在轻掺杂的源/漏区上形成源/漏延展层；以及
在第二绝缘层上形成重掺杂的源/漏区并且与源/漏延展层接触。
15.根据权利要求14所述的方法，其中源/漏延展层包括通过选择性外延生长工艺形成的掺杂的外延层。
16.根据权利要求15所述的方法，其中形成重掺杂的源/漏区包括淀积掺杂的多晶硅层。
17.根据权利要求14所述的方法，其中形成第二绝缘层包括：
在第一绝缘层的第一和第二侧上形成牺牲间隔；
执行氧化工艺以在通过牺牲间隔暴露的衬底上形成第二绝缘层；以及
除掉牺牲间隔。
18.根据权利要求17所述的方法，其中牺牲间隔包括硅氮化物。
19.根据权利要求14所述的方法，还包括在形成重掺杂的源/漏区之前，在栅结构的两个侧壁上形成绝缘材料的栅间隔。
20.根据权利要求19所述的方法，其中栅间隔包括硅氮化物。
21.根据权利要求19所述的方法，其中栅间隔形成为与源/漏延展层具有相同的宽度。
22.根据权利要求14所述的方法，其中第一和第二绝缘层包括硅氧化物。
23.根据权利要求14所述的方法，其中栅结构还包括形成在栅电极上的栅封盖层。
24.根据权利要求23所述的方法，其中栅封盖层包括硅氮化物。
25.根据权利要求14所述的方法，还包括在形成重掺杂的源/漏区之后，在重掺杂的源/漏区的表面上形成金属硅化物层。
26.一种制造半导体器件的方法，包括
形成栅结构，其中栅绝缘层和栅电极连续堆叠在半导体衬底上；
在栅结构的顶部和第一和第二侧上形成第一绝缘层；
在衬底上形成第二绝缘层，并且与第一绝缘层分离；
在栅结构和第二绝缘层之间的衬底表面部分进行杂质离子注入，形成轻掺杂的源/漏区；
在第二绝缘层上形成填充栅结构和第二绝缘层之间的间隙的重掺杂的源/漏区，以及
形成在重掺杂源/漏区以及所述栅结构侧上的栅间隔。
27.根据权利要求26所述的方法，其中重掺杂的源/漏区包括掺杂的外延层。
28.根据权利要求26所述的方法，其中重掺杂的源/漏区包括淀积掺杂的多晶硅层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0065649A KR100485690B1 (ko) | 2002-10-26 | 2002-10-26 | 모스 트랜지스터 및 그 제조방법 |
| KR65649/2002 | 2002-10-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1492515A CN1492515A (zh) | 2004-04-28 |
| CN100435353C true CN100435353C (zh) | 2008-11-19 |
Family
ID=29267963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB03136988XA Expired - Lifetime CN100435353C (zh) | 2002-10-26 | 2003-05-26 | Mos晶体管及其制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7119435B2 (zh) |
| JP (1) | JP4519442B2 (zh) |
| KR (1) | KR100485690B1 (zh) |
| CN (1) | CN100435353C (zh) |
| DE (1) | DE10341359B4 (zh) |
| GB (1) | GB2395602B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005332993A (ja) * | 2004-05-20 | 2005-12-02 | Sanyo Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
| KR100613349B1 (ko) * | 2004-12-22 | 2006-08-21 | 동부일렉트로닉스 주식회사 | 두 개 이상의 구동 전압을 갖는 게이트를 포함하는 반도체소자 및 그 제조 방법 |
| US7414277B1 (en) * | 2005-04-22 | 2008-08-19 | Spansion, Llc | Memory cell having combination raised source and drain and method of fabricating same |
| JP2007027231A (ja) * | 2005-07-13 | 2007-02-01 | Seiko Epson Corp | 半導体装置の製造方法及び、半導体装置 |
| KR100701405B1 (ko) * | 2005-11-21 | 2007-03-28 | 동부일렉트로닉스 주식회사 | 모스트랜지스터 및 그 제조방법 |
| US7977185B2 (en) * | 2005-11-22 | 2011-07-12 | International Business Machines Corporation | Method and apparatus for post silicide spacer removal |
| US11049939B2 (en) | 2015-08-03 | 2021-06-29 | Semiwise Limited | Reduced local threshold voltage variation MOSFET using multiple layers of epi for improved device operation |
| US11373696B1 (en) | 2021-02-19 | 2022-06-28 | Nif/T, Llc | FFT-dram |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5182619A (en) * | 1991-09-03 | 1993-01-26 | Motorola, Inc. | Semiconductor device having an MOS transistor with overlapped and elevated source and drain |
| JPH08213616A (ja) * | 1994-10-31 | 1996-08-20 | Sgs Thomson Microelectron Inc | 集積回路における隆起型ソース／ドレイン領域の製造方法 |
| JPH08340113A (ja) * | 1995-06-07 | 1996-12-24 | Sgs Thomson Microelectron Inc | 集積回路において平坦化構造を形成する方法 |
| EP0785573A2 (en) * | 1994-10-31 | 1997-07-23 | STMicroelectronics, Inc. | Method of forming raised source/drain regions in an integrated circuit |
| EP1223610A1 (en) * | 2001-01-16 | 2002-07-17 | Chartered Semiconductor Manufacturing, Inc. | Method to form CMOS device with self-aligned raised source/drain regions |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49112574A (zh) | 1973-02-24 | 1974-10-26 | ||
| JPS5816337B2 (ja) | 1975-06-13 | 1983-03-30 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPS61198780A (ja) * | 1985-02-28 | 1986-09-03 | Toshiba Corp | 半導体装置の製造方法 |
| JP2760576B2 (ja) * | 1989-06-15 | 1998-06-04 | 株式会社東芝 | 半導体装置 |
| JPH0374848A (ja) * | 1989-08-16 | 1991-03-29 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPH0671073B2 (ja) | 1989-08-29 | 1994-09-07 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US5093275A (en) | 1989-09-22 | 1992-03-03 | The Board Of Regents, The University Of Texas System | Method for forming hot-carrier suppressed sub-micron MISFET device |
| US5156994A (en) * | 1990-12-21 | 1992-10-20 | Texas Instruments Incorporated | Local interconnect method and structure |
| US5216282A (en) | 1991-10-29 | 1993-06-01 | International Business Machines Corporation | Self-aligned contact studs for semiconductor structures |
| JPH0621449A (ja) * | 1992-07-06 | 1994-01-28 | Sony Corp | 短チャネルｍｏｓ型トランジスタおよびその製造方法 |
| JPH06302821A (ja) * | 1993-03-22 | 1994-10-28 | Sharp Corp | 隆起型ストラップ構造ｍｏｓトランジスタ及びその製造方法 |
| US5545581A (en) | 1994-12-06 | 1996-08-13 | International Business Machines Corporation | Plug strap process utilizing selective nitride and oxide etches |
| US5516994A (en) * | 1994-12-27 | 1996-05-14 | Lay; Brian | Alarm continuity switch |
| US5597746A (en) * | 1995-08-09 | 1997-01-28 | Micron Technology, Inc. | Method of forming field effect transistors relative to a semiconductor substrate and field effect transistors produced according to the method |
| US5830798A (en) * | 1996-01-05 | 1998-11-03 | Micron Technology, Inc. | Method for forming a field effect transistor |
| JPH10200106A (ja) * | 1997-01-13 | 1998-07-31 | Sony Corp | 半導体装置及びその製造方法 |
| US5827768A (en) | 1997-07-07 | 1998-10-27 | National Science Council | Method for manufacturing an MOS transistor having a self-aligned and planarized raised source/drain structure |
| US6271577B1 (en) | 1997-12-17 | 2001-08-07 | Texas Instruments Incorporated | Transistor and method |
| US6355955B1 (en) * | 1998-05-14 | 2002-03-12 | Advanced Micro Devices, Inc. | Transistor and a method for forming the transistor with elevated and/or relatively shallow source/drain regions to achieve enhanced gate electrode formation |
| US6232641B1 (en) * | 1998-05-29 | 2001-05-15 | Kabushiki Kaisha Toshiba | Semiconductor apparatus having elevated source and drain structure and manufacturing method therefor |
| JP2000114262A (ja) * | 1998-10-05 | 2000-04-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6218271B1 (en) | 1999-10-08 | 2001-04-17 | United Microelectronics Corp. | Method of forming a landing pad on the drain and source of a MOS transistor |
| JP2001223355A (ja) * | 2000-02-09 | 2001-08-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6284610B1 (en) | 2000-09-21 | 2001-09-04 | Chartered Semiconductor Manufacturing Ltd. | Method to reduce compressive stress in the silicon substrate during silicidation |
| KR100705211B1 (ko) * | 2000-12-27 | 2007-04-06 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조 방법 |
| KR100499159B1 (ko) * | 2003-02-28 | 2005-07-01 | 삼성전자주식회사 | 리세스 채널을 갖는 반도체장치 및 그 제조방법 |
-
2002
- 2002-10-26 KR KR10-2002-0065649A patent/KR100485690B1/ko active IP Right Grant
-
2003
- 2003-05-15 US US10/440,354 patent/US7119435B2/en not_active Expired - Lifetime
- 2003-05-26 CN CNB03136988XA patent/CN100435353C/zh not_active Expired - Lifetime
- 2003-09-08 DE DE10341359A patent/DE10341359B4/de not_active Expired - Lifetime
- 2003-09-18 GB GB0321893A patent/GB2395602B/en not_active Expired - Lifetime
- 2003-10-17 JP JP2003358405A patent/JP4519442B2/ja not_active Expired - Fee Related
-
2006
- 2006-05-03 US US11/381,517 patent/US20060211197A1/en not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5182619A (en) * | 1991-09-03 | 1993-01-26 | Motorola, Inc. | Semiconductor device having an MOS transistor with overlapped and elevated source and drain |
| JPH08213616A (ja) * | 1994-10-31 | 1996-08-20 | Sgs Thomson Microelectron Inc | 集積回路における隆起型ソース／ドレイン領域の製造方法 |
| EP0785573A2 (en) * | 1994-10-31 | 1997-07-23 | STMicroelectronics, Inc. | Method of forming raised source/drain regions in an integrated circuit |
| JPH08340113A (ja) * | 1995-06-07 | 1996-12-24 | Sgs Thomson Microelectron Inc | 集積回路において平坦化構造を形成する方法 |
| EP1223610A1 (en) * | 2001-01-16 | 2002-07-17 | Chartered Semiconductor Manufacturing, Inc. | Method to form CMOS device with self-aligned raised source/drain regions |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4519442B2 (ja) | 2010-08-04 |
| GB2395602B (en) | 2005-03-02 |
| KR20040036452A (ko) | 2004-04-30 |
| KR100485690B1 (ko) | 2005-04-27 |
| US20040080003A1 (en) | 2004-04-29 |
| GB0321893D0 (en) | 2003-10-22 |
| GB2395602A (en) | 2004-05-26 |
| US20060211197A1 (en) | 2006-09-21 |
| DE10341359B4 (de) | 2007-12-27 |
| US7119435B2 (en) | 2006-10-10 |
| CN1492515A (zh) | 2004-04-28 |
| JP2004146825A (ja) | 2004-05-20 |
| DE10341359A1 (de) | 2004-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100456498C (zh) | 具有多个叠置沟道的场效应晶体管 | |
| KR100282452B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100346617B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US7371641B2 (en) | Method of making a trench MOSFET with deposited oxide | |
| US6245639B1 (en) | Method to reduce a reverse narrow channel effect for MOSFET devices | |
| CN1992181B (zh) | 具有凹形沟道的半导体器件的形成方法 | |
| JPH07115192A (ja) | 垂直形ｍｏｓトランジスタの製造方法 | |
| US6777745B2 (en) | Symmetric trench MOSFET device and method of making same | |
| CN101385150A (zh) | 栅极具有不同功函数的双栅极半导体器件及其制造方法 | |
| KR100415975B1 (ko) | 전계 효과 제어 트랜지스터 및 그의 제조 방법 | |
| US20060211197A1 (en) | Mos transistor and method of manufacturing the same | |
| KR20010076661A (ko) | 반도체 소자 및 그 제조방법 | |
| KR100948663B1 (ko) | 복수의 트렌치 ｍｏｓｆｅｔ 셀들을 포함하는 디바이스를 형성하는 방법, 및 얕은 및 깊은 도펀트 주입물 형성 방법 | |
| SG125117A1 (en) | Self-aligned elevated transistor | |
| KR101530579B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| US20090152670A1 (en) | Semiconductor device and method of fabricating the same | |
| CN100479188C (zh) | 一种体硅mos晶体管的制作方法 | |
| CN1328795C (zh) | 一种源漏下陷型超薄体soimos晶体管及其制作方法 | |
| KR100419024B1 (ko) | 트랜지스터의 제조 방법 | |
| KR20080006268A (ko) | 터널링 전계 효과 트랜지스터의 제조 방법 | |
| KR100597459B1 (ko) | 반도체 소자의 게이트 전극형성방법 | |
| TW425672B (en) | Forming HV-CMOS with grading doping electrode | |
| JPH11135739A (ja) | Ｄｒａｍチップの改良された製造法 | |
| KR950011641B1 (ko) | 반도체 장치 제조방법 및 그 장치 | |
| KR950010051B1 (ko) | 고전압 반도체소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20081119 |