CN106409836A - 一种闪存单元制作方法 - Google Patents

一种闪存单元制作方法 Download PDF

Info

Publication number
CN106409836A
CN106409836A CN201611038891.5A CN201611038891A CN106409836A CN 106409836 A CN106409836 A CN 106409836A CN 201611038891 A CN201611038891 A CN 201611038891A CN 106409836 A CN106409836 A CN 106409836A
Authority
CN
China
Prior art keywords
polysilicon layer
flash cell
cell preparation
peripheral circuit
circuit region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611038891.5A
Other languages
English (en)
Inventor
张超然
罗清威
李赟
周俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201611038891.5A priority Critical patent/CN106409836A/zh
Publication of CN106409836A publication Critical patent/CN106409836A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Abstract

本发明提供一种闪存单元制作方法，其中，提供一硅衬底，硅衬底定义有存储器件区及外围电路区，存储器件区与外围电路区之间通过浅沟槽结构进行隔离，硅衬底上表面覆盖一多晶硅层，还包括以下步骤：步骤S1、于多晶硅层进行离子注入，并进行退火；步骤S2、去除预定厚度的位于存储器件区上方的多晶硅层，预定厚度小于多晶硅层的厚度；步骤S3、对剩余的多晶硅层进行减薄，使多晶硅层表面平坦。其技术方案有益效果在于，在制作闪存单元过程中可控制多晶硅片的存储区层和外围电路层研磨厚度保持一致，避免研磨中存储区层和外围电路层出现高度差，造成后续对外围电路层的多晶硅去除时易对闪存单元的硅衬底造成损伤的问题。

Description

一种闪存单元制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种闪存单元制作方法。
背景技术
近些年来，随着家用电器、个人电脑、照相机以及智能掌上移动设备等产品的快速增长，IC产业几乎融入了人们生活的方方面面。其中非易失性存储器因为具有断电下可靠的数据保持性能，得到了飞速的发展。进入21世纪以来，随着制造工艺的不断革新，不挥发存储器的存储容量不断突破，其市场占有率接近半导体产业的半边天，作为非易失性存储器家族中的佼佼者，闪存(Flash)存储器可谓如日中天，产品种类可谓琳琅满目。而在闪存的制造工艺中，如图1至图2中所示，需要对闪存单元中的多晶硅层进行研磨，以形浮栅，但是在研磨过程中多晶硅片不同的区域由于结构不同存在研磨不均，进而会造成多晶硅片的存储器件区上方的多晶硅层与外围电路区上的多晶硅层存在明显的高度差，进而会造成外围电路区的多晶硅过薄，在后续工序中对外围电路区的过薄的多晶硅去除时容易造成闪存单元的有硅衬底的损伤。
发明内容
针对现有技术中制作闪存单元存在的上述问题，现提供一种旨在闪存单元制造工艺中对存储器件上的多晶硅和外围电路区上的多晶硅层实现均匀研磨，避免造成外围电路区的多晶硅过薄造成闪存单元的硅衬底损伤的闪存单元制作方法。
具体技术方案如下：
一种闪存单元制作方法，其中，提供一硅衬底、，所述硅衬底定义有存储器件区及外围电路区，所述存储器件区与所述外围电路区之间通过浅沟槽结构进行隔离，所述硅衬底上表面覆盖一多晶硅层，还包括以下步骤：
步骤S1、于所述多晶硅层进行离子注入，并进行退火；
步骤S2、去除预定厚度的位于所述存储器件区上方的所述多晶硅层，所述预定厚度小于所述多晶硅层的厚度；
步骤S3、对剩余的所述多晶硅层进行减薄，使所述多晶硅层表面平坦。
优选的，所述步骤S2中，提供一掩膜遮蔽所述外围电路区，以供去除预定厚度的位于所述存储器件区上方的所述多晶硅层。
优选的，所述掩膜为图案化的光阻层。
优选的，通过光刻工艺形成所述图案化的光阻层。
优选的，所述步骤2与所述步骤3之间还包括，去除位于所述外围电路区的所述光阻层。
优选的，所述步骤2中，通过干法刻蚀去除预定厚度的位于所述存储器件区上方的所述多晶硅层。
优选的，所述步骤3中，通过化学机械研磨对剩余的所述多晶硅层进行减薄。
优选的，所述步骤3中，减薄后的剩余的所述多晶硅层的厚度等于所述浅沟槽隔离结构露出所述硅衬底的高度。
优选的，所述步骤1之前，所述多晶硅层的厚度为180纳米。
优选的，所述步骤2中，所述预定厚度为80纳米；和/或
所述步骤3中，减薄后的剩余的所述多晶硅层的厚度为67-70纳米。
上述技术方案具有如下优点或有益效果：在制作闪存单元过程中可控制存储器件区和外围电路区的多晶硅层研磨厚度保持一致，避免研磨中存储器件区和外围电路区的多晶硅层出现高度差，造成后续对外围电路区的多晶硅去除时易对闪存单元的硅衬底造成损伤的问题。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为背景技术中的未研磨前的闪存单元的结构示意图；
图2为背景技术中的研磨后的闪存单元的结构示意图；
图3为本发明一种闪存单元制作方法实施例的流程图；
图4为本发明一种闪存单元制作实施例中，关于未研磨前的闪存单元；
图5为本发明一种闪存单元制作方法实施例中，关于对外围电路区进行掩膜遮蔽的结构；
图6为本发明一种闪存单元制作方法实施例中，关于将存储器件区上方的多晶硅减薄预定厚度的结构；
图7为本发明一种闪存单元制作方法实施例中，关于在外围电路区去除掩膜遮蔽的结构；
图8为本发明一种闪存单元制作方法实施例中，关于在研磨之后的整体多晶硅的结构示意图。
上述说明书附图标记表示：
(1)、硅衬底；(2)、多晶硅层；(21)、存储器件区；(22)、外围电路区；(3)、掩膜；(4)、浅沟槽。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明的技术方案中包括一种闪存单元制作方法。
一种闪存单元制作方法，其中，提供一硅衬底1，硅衬底1定义有存储器件区21及外围电路区22，存储器件区21与外围电路区之间通过浅沟槽4结构进行隔离，硅衬底1上表面覆盖一多晶硅层2，如图3所示，还包括以下步骤：
步骤S1、于多晶硅层2进行离子注入，并进行退火；
步骤S2、去除预定厚度的位于存储器件区21上方的多晶硅层2，预定厚度小于多晶硅层2的厚度；
步骤S3、对剩余的多晶硅层2进行减薄，使多晶硅层2表面平坦。
在制作闪存单元的过程中需要对闪存单元中硅衬底1上的多晶硅层2进行研磨，而在研磨过程中多晶硅片中的存储器件区21和外围电路区的结构不同，因此研磨速率不同，因此会造成存储器件区21和外围电路区的多晶硅层2研磨存在明显的高度差，为了克服这一问题，本发明中首先对硅衬底1上的多晶硅层2进行离子注入后退火处理；接着对存储器件区21上方的多晶硅层2提前进行减薄处理，以去除预定厚度，需要说明的是，去除的预定厚度小于未处理之前的多晶硅层2的厚度；
在对存储器件去上方的多晶硅层2去除预定厚度后，对剩余的多晶硅层2继续进行减薄处理，直至多晶硅的表面平坦；
在对多晶硅层进行离子注入操作之后，多晶硅离子则会较容易研磨，提高了整体研磨速率。
在一种较优的实施方式中，步骤S2中，提供一掩膜3遮蔽外围电路区22，以供去除预定厚度的位于存储器件区21上方的多晶硅层2。
在一种较优的实施方式中，步骤2中，通过干法刻蚀去除预定厚度的位于存储器件区21上方的多晶硅层2。
上述技术方案中，在对存储器件区21上方的多晶硅层2去除预定厚度时，可采取干法刻蚀工艺进行处理，而在进行干法刻蚀时需要对其它的多晶硅层2即外围电路区22进行保护，因此可采取掩膜3对外围电路区22进行遮蔽操作。
在一种较优的实施方式中，掩膜3为图案化的光阻层。
在一种较优的实施方式中，通过光刻工艺形成图案化的光阻层。
在一种较优的实施方式中，步骤2与步骤3之间还包括，去除位于外围电路区22的光阻层。
在一种较优的实施方式中，步骤3中，通过化学机械研磨对剩余的多晶硅层2进行减薄。
化学机械研磨亦称为化学机械抛光，其原理是化学腐蚀作用和机械去除作用相结合的加工技术，是目前机械加工中唯一可以实现表面全局平坦化的技术。
在一种较优的实施方式中，步骤3中，减薄后的剩余的多晶硅层2的厚度等于浅沟槽4隔离结构露出硅衬底1的高度。
在一种较优的实施方式中，步骤1之前，多晶硅层2的厚度为180纳米。
在一种较优的实施方式中，步骤2中，预定厚度为80纳米。
在一种较优的实施方式中，步骤3中，减薄后的剩余的多晶硅层2的厚度为67-70纳米。
以下以结合附图对整体制作流程进行描述，需要说明的是，以下描述中出现的具体参数为优选实施例，并不能以此对本发明的保护范围进行限制。
如图4所示，对硅衬底1上的多晶硅层2未进行研磨处理前，此时的多晶硅层2厚度为180纳米；
如图5所示，在开始进行研磨处理时，通过掩膜3对外围电路区22进行遮蔽；
如图6所示，在掩膜3遮蔽外围电路区22后，通过干法蚀刻对存储器件区21上的多晶硅层2减薄处理至剩余100纳米；
如图7所示，采用化学机械研磨方法对剩余的多晶硅层2进行整体研磨；
如图8所示，在经过整体研磨之后，最终使存储器件区21上的多晶硅层2以及外围电路区22上的多晶硅层2厚度一致，此时的研磨后的多晶硅层2整体厚度为67-70纳米。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种闪存单元制作方法，其特征在于，提供一硅衬底，所述硅衬底定义有存储器件区及外围电路区，所述存储器件区与所述外围电路区之间通过浅沟槽结构进行隔离，所述硅衬底上表面覆盖一多晶硅层，还包括以下步骤：
步骤S1、于所述多晶硅层进行离子注入，并进行退火；
步骤S2、去除预定厚度的位于所述存储器件区上方的所述多晶硅层，所述预定厚度小于所述多晶硅层的厚度；
步骤S3、对剩余的所述多晶硅层进行减薄，使所述多晶硅层表面平坦。
2.根据权利要求1所述的闪存单元制作方法，其特征在于，所述步骤S2中，提供一掩膜遮蔽所述外围电路区，以供去除预定厚度的位于所述存储器件区上方的所述多晶硅层。
3.根据权利要求2所述的闪存单元制作方法，其特征在于，所述掩膜为图案化的光阻层。
4.根据权利要求3所述的闪存单元制作方法，其特征在于，通过光刻工艺形成所述图案化的光阻层。
5.根据权利要求3所述的闪存单元制作方法，其特征在于，所述步骤2与所述步骤3之间还包括，去除位于所述外围电路区的所述光阻层。
6.根据权利要求1所述的闪存单元制作方法，其特征在于，所述步骤2中，通过干法刻蚀去除预定厚度的位于所述存储器件区上方的所述多晶硅层。
7.根据权利要求1所述的闪存单元制作方法，其特征在于，所述步骤3中，通过化学机械研磨对剩余的所述多晶硅层进行减薄。
8.根据权利要求1所述的闪存单元制作方法，其特征在于，所述步骤3中，减薄后的剩余的所述多晶硅层的厚度等于所述浅沟槽隔离结构露出所述硅衬底的高度。
9.根据权利要求1所述的闪存单元制作方法，其特征在于，所述步骤1之前，所述多晶硅层的厚度为180纳米。
10.根据权利要求1所述的闪存单元制作方法，其特征在于，所述步骤2中，所述预定厚度为80纳米；和/或
所述步骤3中，减薄后的剩余的所述多晶硅层的厚度为67-70纳米。
CN201611038891.5A 2016-11-21 2016-11-21 一种闪存单元制作方法 Pending CN106409836A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611038891.5A CN106409836A (zh) 2016-11-21 2016-11-21 一种闪存单元制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611038891.5A CN106409836A (zh) 2016-11-21 2016-11-21 一种闪存单元制作方法

Publications (1)

Publication Number Publication Date
CN106409836A true CN106409836A (zh) 2017-02-15

Family

ID=58082055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611038891.5A Pending CN106409836A (zh) 2016-11-21 2016-11-21 一种闪存单元制作方法

Country Status (1)

Country Link
CN (1) CN106409836A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107749397A (zh) * 2017-10-18 2018-03-02 武汉新芯集成电路制造有限公司 一种晶圆减薄方法
CN108597995A (zh) * 2018-05-24 2018-09-28 睿力集成电路有限公司 半导体集成电路结构的研磨方法
CN110783339A (zh) * 2019-11-08 2020-02-11 武汉新芯集成电路制造有限公司 闪存器件及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722410A (zh) * 2004-07-12 2006-01-18 海力士半导体有限公司 快闪存储器件的制造方法
CN101288164A (zh) * 2005-10-18 2008-10-15 桑迪士克股份有限公司 用于快闪装置的集成工艺流程
CN101656209A (zh) * 2008-08-18 2010-02-24 中芯国际集成电路制造(上海)有限公司 化学机械研磨的方法
CN102290344A (zh) * 2011-09-01 2011-12-21 上海宏力半导体制造有限公司 沟槽式mos管制作工艺
CN105336591A (zh) * 2014-07-01 2016-02-17 中芯国际集成电路制造(上海)有限公司 浮栅的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1722410A (zh) * 2004-07-12 2006-01-18 海力士半导体有限公司 快闪存储器件的制造方法
CN101288164A (zh) * 2005-10-18 2008-10-15 桑迪士克股份有限公司 用于快闪装置的集成工艺流程
CN101656209A (zh) * 2008-08-18 2010-02-24 中芯国际集成电路制造(上海)有限公司 化学机械研磨的方法
CN102290344A (zh) * 2011-09-01 2011-12-21 上海宏力半导体制造有限公司 沟槽式mos管制作工艺
CN105336591A (zh) * 2014-07-01 2016-02-17 中芯国际集成电路制造(上海)有限公司 浮栅的制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107749397A (zh) * 2017-10-18 2018-03-02 武汉新芯集成电路制造有限公司 一种晶圆减薄方法
CN108597995A (zh) * 2018-05-24 2018-09-28 睿力集成电路有限公司 半导体集成电路结构的研磨方法
CN108597995B (zh) * 2018-05-24 2023-11-07 长鑫存储技术有限公司 半导体集成电路结构的研磨方法
CN110783339A (zh) * 2019-11-08 2020-02-11 武汉新芯集成电路制造有限公司 闪存器件及其制作方法
CN110783339B (zh) * 2019-11-08 2022-04-05 武汉新芯集成电路制造有限公司 闪存器件及其制作方法

Similar Documents

Publication Publication Date Title
US9831354B2 (en) Split-gate flash memory having mirror structure and method for forming the same
CN106409836A (zh) 一种闪存单元制作方法
TW200501337A (en) Method of manufacturing flash memory device
JP2001094075A5 (ja) 不揮発性半導体記憶装置の製造方法
CN105161450A (zh) 一种双浅沟槽隔离形成方法
CN111128713B (zh) 一种改善NORD flash单元边界字线多晶硅残留的方法
CN102254867B (zh) 快闪存储器的制作方法
TWI237830B (en) Non-volatile memory technology compatible with it-ram process
CN102361021A (zh) 一种嵌入式闪存的制作方法
KR100811265B1 (ko) 반도체 소자의 랜딩 플러그 컨택 형성 방법
CN106340520A (zh) 半导体器件的形成方法
CN102361022B (zh) 一种嵌入式闪存的制作方法
CN104952806B (zh) 存储元件及其制造方法
CN103943570A (zh) 一种一次性编程存储器中金属硅化物掩膜的制备方法
CN109545676A (zh) 半导体器件栅极高度平坦化方法
CN103441075A (zh) 浮栅mos晶体管的制造方法
CN103943478A (zh) 浮栅结构的制备方法
CN100474568C (zh) 闪存器件的制造方法
CN105097702B (zh) 闪存制造方法
CN106158862B (zh) 半导体元件及其制作方法
CN104051338B (zh) 半导体结构及其制造方法
CN115312449A (zh) 半导体结构及其制备方法
TW471058B (en) Planarization method of flash memory
US6417048B1 (en) Method for fabricating flash memory with recessed floating gates
CN108511453B (zh) 3d nand存储器及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170215