CN101656209A - 化学机械研磨的方法 - Google Patents
化学机械研磨的方法 Download PDFInfo
- Publication number
- CN101656209A CN101656209A CN200810041827A CN200810041827A CN101656209A CN 101656209 A CN101656209 A CN 101656209A CN 200810041827 A CN200810041827 A CN 200810041827A CN 200810041827 A CN200810041827 A CN 200810041827A CN 101656209 A CN101656209 A CN 101656209A
- Authority
- CN
- China
- Prior art keywords
- layer
- grinding
- cmp
- protection layer
- need
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
一种化学机械研磨的方法,包括,在研磨层上无需研磨的区域形成研磨保护层;选用对研磨层研磨速率大于对研磨保护层研磨速率的研磨浆,对所述研磨层进行化学机械研磨。所述化学机械研磨的方法避免了无需研磨区域的过度研磨,从而避免研磨工艺影响器件性能。
Description
技术领域
本发明涉及半导体制造领域,特别涉及化学机械研磨的方法。
背景技术
随着半导体制造技术的发展,存储器的尺寸也在逐渐减小,然而,对存储器进行编程和擦除操作的电压却并未相同程度地减小。因此,降低编程和擦除电压成为闪存进一步按比例缩小的主要挑战之一。
目前,较常用的解决方案是在存储器的存储单元中使用额外的擦除栅,通过增加和浮栅之间的耦合以降低擦除电压。例如,申请号为200580019839.9的中国专利申请公开了一种非易失存储器器件,包括:具有衬底表面的衬底;该衬底表面内的至少两个隔离区,所述隔离区具有远离衬底的外表面;浮栅,在所述两个隔离区之间且至少部分与所述两个隔离区交叠地在衬底上延伸;擦除栅;以及控制栅,位于所述浮栅之上且优选地位于所述擦除栅之上。
而众所周知的,存储器器件通常包括存储单元阵列以及外围电路,在具有擦除栅结构的存储器器件的制造工艺中,例如存储单元的擦除栅和外围电路的器件栅极通常是在同一道工艺中完成的。然而,由于对于例如存储单元的擦除栅和外围电路的器件栅极的工艺的厚度要求不同,在例如对存储单元阵列区域的多晶硅层进行化学机械研磨以曝露出例如存储单元的擦除栅时,常会使得用于形成外围电路区域器件栅极的多晶硅同时被研磨掉。而外围电路区域由于其器件分布较稀疏,多晶硅将被过度研磨,甚至引起塌陷,从而影响器件的性能。
发明内容
本发明提供一种化学机械研磨的方法,解决现有工艺中可能出现的极过度研磨,从而影响器件性能的问题。
为解决上述问题,本发明提供一种化学机械研磨的方法,包括:
在研磨层上无需研磨的区域形成研磨保护层;
选用对研磨层研磨速率大于对研磨保护层研磨速率的研磨浆,对所述研磨层进行化学机械研磨。
与现有技术相比,上述所公开的化学机械研磨的方法具有以下优点:通过在化学机械研磨之前在研磨层上无需研磨区域形成研磨保护层,并相应选用研磨层和研磨保护层选择比大于10的研磨浆来对研磨层进行化学机械研磨,从而保护无需研磨的研磨层区域,实现选择性研磨,避免了无需研磨区域的过度研磨,从而避免研磨工艺影响器件性能。
附图说明
图1是本发明化学机械研磨的方法的一种实施方式图;
图2A至2E是本发明化学机械研磨的方法的一种实施例图。
具体实施方式
根据本发明化学机械研磨的方法的一种实施例,通过在化学机械研磨之前在研磨层上无需研磨的区域形成研磨保护层,并相应选用研磨层和研磨保护层选择比大于10的研磨浆来对研磨层进行化学机械研磨,从而保护无需研磨的研磨层区域。
参照图1所示,本发明化学机械研磨的方法的一种实施方式包括:
步骤s1,提供研磨层;
步骤s2,在研磨层上无需研磨的区域形成研磨保护层;
步骤s3,选用对研磨层研磨速率大于对研磨保护层研磨速率的研磨浆,对所述研磨层进行化学机械研磨;
步骤s4,去除所述研磨保护层。
在一个具体的实施例中,所述研磨层可以是存储器工艺中,在形成擦除栅以及器件栅的过程中需去除的多余多晶硅层,也可以是其他工艺中需进行厚度局部调整或表面平整调整的材料层。
而在进行化学机械研磨之前预先在无需研磨的区域覆盖研磨保护层,则可实现选择性研磨,即需要研磨的区域被研磨掉,而无需研磨的区域则由于被研磨保护层覆盖,可以在化学机械研磨时不会被研磨掉,为了使得所述研磨保护层在化学机械研磨时不会被过早研磨掉,则可选用研磨层和研磨保护层选择比大于10的研磨浆,例如,研磨层是多晶硅层(poly),而覆盖部分无需研磨的多晶硅层的研磨保护层是氧化层(oxide),则可选用poly RR:oxideRR>30∶1的研磨浆。当选用该研磨浆时,在对所述多晶硅层进行化学机械研磨时,所述氧化层就不会被研磨掉,从而也保护了其下的多晶硅层。
下面结合附图以一个包含化学机械研磨步骤的存储器工艺的实例进行详细说明。
图2A所示为一存储器结构的简单示意图,所述存储器的存储单元区域的衬底100上已形成有控制栅105,多晶硅层102覆盖所述衬底100,用于在两个控制栅105之间形成擦除栅,以及在两个控制栅105的一侧形成字线,外围电路区域的衬底100′中已形成有势阱101′,多晶硅层102′覆盖所述衬底100′,用于在后续工艺中形成外围电路区域的栅极。所述多晶硅层102需研磨至与栅极结构105的高度相平,而所述多晶硅层102′则无需再进行研磨。而由于化学机械研磨是对整个存储器区域进行的,因而存储单元阵列区域就是研磨区域,外围电路区域则为无需研磨的区域。
对无需研磨的外围电路区域,就需要在其上形成研磨保护层。结合图2B和图1所示,在所述存储单元阵列区域和外围电路区域形成氧化层103′作为研磨保护层。所述氧化层的厚度取决于在之后的化学机械研磨中所采用的研磨浆对所述氧化层的刻蚀速率以及研磨去除存储单元阵列区域多余的多晶硅层所需的时间。所述时间可在确定了研磨浆之后根据多余多晶硅层的厚度而预估得到。即,若所述研磨浆对所述氧化层的刻蚀速率较大,且研磨时间较长,则所述氧化层的就需厚点;若所述研磨浆对所述氧化层的刻蚀速率较小,且研磨时间较短,则所述氧化层的就可薄点。所述氧化层的厚度需保证在后续的化学机械研磨过程中始终存在,即,无需研磨的研磨层区域始终有研磨保护层的保护。
在一个实施例中,所述氧化层的厚度可以是200至500埃,例如200埃、300埃、400埃、500埃等。所述氧化层的材料可以是二氧化硅、氮氧化硅等。以所述氧化层为二氧化硅为例,可以采用化学气相沉积或热氧化的方法在所述多晶硅层102和多晶硅层102′表面形成。
接着,结合图2C和图1所示,在所述氧化层103′上涂布光刻胶(图未示),对光刻胶曝光显影,去除存储单元阵列区域覆盖的光刻胶。然后采用例如湿法蚀刻的方法去除未被光刻胶覆盖的氧化层103′,即存储单元阵列区域的氧化层103′。所述蚀刻剂的选用视所述氧化层的材料而定。对于氧化层,一般常用的酸性蚀刻剂均可作为本步骤中的蚀刻剂。以氧化层为氮氧化硅为例,可以采用例如磷酸作为蚀刻剂去除存储单元阵列区域的氧化层。在完成蚀刻后,就仅有外围电路区域的多晶硅层102′上覆盖有作为研磨保护层的氧化层103′,而存储单元阵列区域则没有研磨保护层。当进行化学机械研磨时,存储单元阵列区域的多晶硅层102就会被研磨掉,而外围电路区域的多晶硅层102′,由于有氧化层103′的保护而不会被研磨。
另外,在研磨层的无需研磨的外围电路区域形成研磨保护层还可采用下述方法:
在存储单元阵列区域以及外围电路区域形成遮蔽层;
去除外围电路区域的遮蔽层;
形成覆盖存储单元阵列区域以及外围电路区域的研磨保护层;
去除遮蔽层上的研磨保护层以及遮蔽层。
当遮蔽层上的研磨保护层以及遮蔽去除之后,就仅有外围电路区域还有研磨保护层。
结合图2D和图1所示,在无需研磨的外围电路区域形成作为研磨保护层的氧化层103′后,就进行化学机械研磨。根据之前所述,化学机械研磨中研磨浆的使用也决定了作为研磨保护层的氧化层的厚度,因而从节约工艺成本及缩小器件尺寸的角度出发,为了使得所述作为研磨保护层的氧化层的厚度较小,常选用对研磨层和研磨保护层选择比较大的研磨浆。研磨层和研磨保护层选择比较大是指研磨浆对研磨层的蚀刻速率要远大于对研磨保护层的蚀刻速率,如此才能保证在对研磨层进行化学机械研磨时,研磨层能够较快地被研磨减薄,而所述研磨保护层则较少或不会被研磨掉。
在一个实施例中,选用poly RR:oxide RR>30∶1的研磨浆来对多晶硅层102进行化学机械研磨。因而,在多晶硅层102随着化学机械研磨不断减薄的时候,所述氧化层103′则较少被研磨掉,从而保护了其下方的多晶硅层102′。当然,所述选择比并非限定于30∶1,也可选用例如10∶1或大于10∶1小于30∶1的研磨浆,相应地,由于对多晶硅的蚀刻速率下降,则研磨时间也增加,作为研磨保护层的氧化层的厚度就需相应地增加。
继续参照图2D所示,在多晶硅层102通过化学机械研磨而厚度被减薄后,两个控制栅105之间的多晶硅层102可作为擦除栅106,而控制栅105一侧的多晶硅层102也可用作字线107。
结合图2E和图1所示,去除所述作为研磨保护层的氧化层103′。可以采用湿法蚀刻的方法去除所述氧化层103′。本步骤中的蚀刻无需在存储单元阵列区域涂布光刻胶作为光掩模,而是直接对所述氧化层103′进行蚀刻。由于氧化层103′的多晶硅通常不会被酸腐蚀,所述蚀刻剂可以采用例如氢氟酸或磷酸。即,所述蚀刻剂采用不会腐蚀多晶硅的试剂即可。
在去除氧化层103′后,就可进行存储器的后续常规工艺了。
从上述例子中可以看到,通过在研磨之前,在无需研磨区域添加研磨保护层,并配合使用相应的研磨浆,从而使得无需研磨区在化学机械研磨时不会被研磨掉。由于所述添加研磨保护层以及研磨后去除研磨保护层的工艺简单,并且不需要特殊定制,因而在例如闪存或DRAM工艺中有助于存储单元阵列区域的栅极和外围电路区域的栅极在同一道工序中完成,而不会造成例如外围电路区域的栅极被过度研磨的情况出现。
并且,上述例子的方法还可以推广到器件厚度的局部调整或表面平整中。例如,对于器件厚度的局部调整,可以在需局部减薄的区域外形成研磨保护层,而仅对局部减薄区域进行化学机械研磨。又例如,对于表面平整,可以通过在平整部分形成研磨保护层,而对不平整的部分进行研磨来使得器件表面平整。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种化学机械研磨的方法,其特征在于,
在研磨层上无需研磨的区域形成研磨保护层;
选用对研磨层研磨速率大于对研磨保护层研磨速率的研磨浆,对所述研磨层进行化学机械研磨。
2.如权利要求1所述的化学机械研磨的方法,其特征在于,在研磨层上无需研磨的区域形成研磨保护层包括:
在研磨层上形成研磨保护层;
在研磨保护层上无需研磨区域形成光阻;
蚀刻去除无需研磨区域以外的研磨保护层。
3.如权利要求2所述的化学机械研磨的方法,其特征在于,所述蚀刻为湿法蚀刻。
4.如权利要求3所述的化学机械研磨的方法,其特征在于,所述湿法蚀刻的蚀刻剂为磷酸。
5.如权利要求1所述的化学机械研磨的方法,其特征在于,在研磨层上无需研磨的区域形成研磨保护层包括:
在研磨层上的研磨区域形成遮蔽层;
在研磨层及遮蔽层上形成研磨保护层;
去除遮蔽层上的研磨保护层以及遮蔽层。
6.如权利要求1所述的化学机械研磨的方法,其特征在于,所述研磨浆为研磨层和研磨保护层选择比大于10的研磨浆。
7.如权利要求1所述的化学机械研磨的方法,其特征在于,所述研磨层为多晶硅层,所述研磨保护层为氧化层。
8.如权利要求7所述的化学机械研磨的方法,其特征在于,所述氧化层为二氧化硅或氮氧化硅。
9.如权利要求7所述的化学机械研磨的方法,其特征在于,所述氧化层的厚度根据研磨浆的选择比以及研磨所述研磨层的时间而定。
10.如权利要求7所述的化学机械研磨的方法,其特征在于,所述氧化层的厚度为200至500埃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100418271A CN101656209B (zh) | 2008-08-18 | 2008-08-18 | 化学机械研磨的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100418271A CN101656209B (zh) | 2008-08-18 | 2008-08-18 | 化学机械研磨的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101656209A true CN101656209A (zh) | 2010-02-24 |
CN101656209B CN101656209B (zh) | 2012-03-07 |
Family
ID=41710423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100418271A Active CN101656209B (zh) | 2008-08-18 | 2008-08-18 | 化学机械研磨的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101656209B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106409836A (zh) * | 2016-11-21 | 2017-02-15 | 武汉新芯集成电路制造有限公司 | 一种闪存单元制作方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2006098141A1 (ja) * | 2005-03-16 | 2008-08-21 | 旭硝子株式会社 | 半導体集積回路装置用研磨剤、研磨方法および半導体集積回路装置の製造方法 |
-
2008
- 2008-08-18 CN CN2008100418271A patent/CN101656209B/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106409836A (zh) * | 2016-11-21 | 2017-02-15 | 武汉新芯集成电路制造有限公司 | 一种闪存单元制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101656209B (zh) | 2012-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101842899B (zh) | 将nvm电路与逻辑电路集成的方法 | |
KR100585563B1 (ko) | 반도체 디바이스의 형성 공정 | |
US8110506B2 (en) | Methods of forming fine patterns in semiconductor devices | |
US20060244078A1 (en) | Etching method and etching device | |
US11056566B2 (en) | Split gate memory device and method of fabricating the same | |
KR20020002388A (ko) | 글로벌 패턴 밀도 효과를 감소시키는 지능적인 게이트레벨 충진 방법 | |
CN101022126B (zh) | 半导体器件及其相关制造方法 | |
CN101005025A (zh) | 降低厚度变化的化学机械抛光方法及半导体器件制备方法 | |
JPH10214834A (ja) | 埋め込み配線の形成方法 | |
CN112740375B (zh) | 用于在形成半导体器件时抛光电介质层的方法 | |
EP1872399B1 (en) | A non-critical complementary masking method for poly-1 definition in flash memory device fabrication | |
US20140363963A1 (en) | Method of manufacturing semiconductor device | |
CN106252223A (zh) | 半导体装置及其制造方法 | |
CN101656209B (zh) | 化学机械研磨的方法 | |
CN101590615B (zh) | 钨化学机械研磨方法 | |
US7589022B2 (en) | Method of chemical mechanical polishing and method of fabricating semiconductor device using the same | |
US9613972B1 (en) | Method of manufacturing semiconductor device | |
JP2009141360A (ja) | 半導体素子及びその製造方法 | |
CN101329993A (zh) | 二步骤化学机械抛光 | |
US7122476B2 (en) | Method for fabricating semiconductor device by forming trenches in different depths at a cellregion and a peripheral region for reducing self aligned source resistance at the cell region | |
US5930628A (en) | Method for fabricating one time programmable read only memory | |
JP2001217305A (ja) | 半導体ウエハおよびその処理方法ならびに半導体装置の製造方法 | |
US10128233B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP2002208628A (ja) | 半導体装置の製造方法 | |
US6395636B1 (en) | Methods for improved planarization post CMP processing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |