CN116437668A - 半导体器件及其形成方法 - Google Patents

Abstract

本发明提供一种半导体器件及其形成方法，包括：提供衬底，所述衬底包括存储区和逻辑区；在所述存储区上形成若干相互分立的存储栅结构、以及在所述逻辑区上形成栅极膜层，所述存储栅结构包括浮栅层以及位于所述浮栅层上的控制栅层；在所述衬底上、所述存储栅结构、所述栅极膜层上形成初始半导体层；在所述初始半导体层上形成初始阻挡层，所述存储区上的所述初始阻挡层的顶部表面高于所述逻辑区上的所述初始阻挡层的顶部表面；以减少制程成本和制程周期，且优化工艺窗口，使得产品的可靠性得到提高。

Description

半导体器件及其形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。

背景技术

FLASH闪存是属于内存器件的一种"Flash"。闪存则是一种非易失性(Non-Volatile)内存，在没有电流供应的条件下也能够长久地保持数据，其存储特性相当于硬盘，这项特性正是闪存得以成为各类便携型数字设备的存储介质的基础。Flash存储单元结构与MOS器件类似，通过加入浮栅和介质层实现电荷的储存。浮栅中电子的存取会导致器件阈值电压的变化，从而来表示Flash存储单元的状态。

Embedded Flash是把Flash集成在logic device里，从而实现存储功能的特殊存储器，因其低功耗、低成本、高密度以及高可靠性等优点而被广泛应用但其工艺也是非常复杂特殊的因为要同时兼顾到存储区和逻辑区。

然而，现有的Embedded Flash器件在形成过程中仍存在诸多问题。

发明内容

本发明解决的技术问题是提供一种半导体器件及其形成方法，以减少制程成本和制程周期，且优化工艺窗口，使得产品的可靠性得到提高。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供衬底，所述衬底包括存储区和逻辑区；在所述存储区上形成若干相互分立的存储栅结构、以及在所述逻辑区上形成栅极膜层，所述存储栅结构包括浮栅层以及位于所述浮栅层上的控制栅层；在所述衬底上、所述存储栅结构、所述栅极膜层上形成初始半导体层；在所述初始半导体层上形成初始阻挡层，所述存储区上的所述初始阻挡层的顶部表面高于所述逻辑区上的所述初始阻挡层的顶部表面。

可选的，所述存储区上还包括位于所述存储栅结构外围的字线区。

可选的，在形成所述初始阻挡层之后，还包括：平坦化所述初始阻挡层形成中间阻挡层，所述存储区上的所述中间阻挡层的顶部表面与所述逻辑区上的所述中间阻挡层的顶部表面齐平。

可选的，平坦化的工艺包括化学机械研磨工艺。

可选的，形成所述中间阻挡层之后，还包括：刻蚀部分所述存储区上的所述中间阻挡层至暴露出所述存储栅结构之间以及所述存储栅结构上的所述初始半导体层的表面，在所述字线区的所述初始半导体层上以及所述逻辑区的所述初始半导体层上形成阻挡层。

可选的，所述阻挡层的厚度为50nm至150nm。

可选的，形成所述阻挡层之后，还包括：刻蚀去除暴露出的部分厚度的所述初始半导体层，在相邻的所述存储栅结构之间形成半导体层；回刻蚀所述阻挡层，至暴露出所述字线区的所述初始半导体层上以及所述逻辑区的所述初始半导体层，在所述字线区上以及在所述逻辑区形成半导体层。

可选的，回刻蚀所述阻挡层的工艺包括干法刻蚀工艺、湿法刻蚀工艺中的一种或者多种组合。

可选的，所述初始半导体层的材料包括多晶硅材料。

可选的，所述初始阻挡层的材料包括正硅酸乙酯材料、氧化硅或者富硅氧化物中的一种或多种组合。

相应的，本发明还提供一种半导体器件，包括：衬底，所述衬底包括存储区和逻辑区；若干存储栅结构，相互分立位于所述存储区上，包括浮栅层以及位于所述浮栅层上的控制栅层；栅极膜层，位于所述逻辑区上；半导体层，位于相邻的所述存储栅结构之间以及所述栅极膜层上。

可选的，还包括位于所述存储栅结构外围的字线区，所述字线区同时位于所述存储区上，所述半导体层同时位于所述字线区上。

与现有技术相比，本发明的技术方案具有以下优点：

在本发明技术方案的半导体器件的形成方法中，利用在所述初始半导体层上形成初始阻挡层，所述存储区上的所述初始阻挡层的顶部表面高于所述逻辑区上的所述初始阻挡层的顶部表面；针对所述存储区和所述逻辑区对所述初始阻挡层高度不同的需求，利用所述初始阻挡层在所述逻辑区和所述存储区的高度差，后续平坦化所述初始阻挡层时，能够形成平整度较好的中间阻挡层，这为后续在相邻的所述存储栅结构之间形成半导体层时，所述中间阻挡层既可以保护字线区上的半导体层以及逻辑区上的半导体层不受到损伤，又能够相当于起到光罩的效果，减少了光罩的使用，这样不但降低了制程成本，而且会缩短了制程周期，具有较广泛的适用范围。

附图说明

图1至图3是一种半导体器件的形成方法各步骤结构示意图；

图4至图9是本发明一实施例中半导体器件的形成方法各步骤结构示意图。

具体实施方式

正如背景技术所述，现有的Embedded Flash器件在形成过程中仍存在诸多问题。以下将结合附图进行具体说明。

图1至图3是一种半导体器件的形成方法各步骤结构示意图。

请参考图1，提供衬底100，所述衬底100包括存储区I和逻辑区II。

所述存储区I上形成有相互分立的存储栅结构101；所述逻辑区II上形成有栅极膜层102以及位于所述衬底100内的隔离结构103。所述存储栅结构101包括浮栅层104以及位于所述浮栅层104上的控制栅层105，所述控制栅层105的顶部上具有保护层106以及位于侧壁的侧墙107。

请参考图2，形成第一多晶硅层108，在逻辑区II的多晶硅层108上形成TEOS层109，再在第一多晶硅层108和TEOS层109上形成第二多晶硅层110。

请参考图3，在第二多晶硅层110形成一层光罩111，刻蚀第二多晶硅层110和第一多晶硅层108，回刻蚀TEOS层109，在相邻的存储栅结构101之间形成删除栅112、存储栅结构101外围形成字线113、在逻辑区II上形成栅114。

发明人发现，上述的制程中字线上的多晶硅层在刻蚀的过程中，刻蚀损耗量得不到很好地控制，导致产品的可靠性差，同时需要进行多次刻蚀和一次光罩，工艺周期较长且成本高，一定程度上减低了半导体器件的形成质量，从而限制了半导体器件的使用范围。

在此基础上，发明人经研究发现，利用在所述初始半导体层上形成初始阻挡层，所述存储区上的所述初始阻挡层的顶部表面高于所述逻辑区上的所述初始阻挡层的顶部表面；针对不同位置的需求，利用所述逻辑区和所述存储区的高度差，后续平坦化所述初始阻挡层时，能够形成平整度较好的中间阻挡层，这为后续在相邻的所述存储栅结构之间形成半导体层时，既可以保护字线区上的半导体层以及逻辑区上的半导体层不受到损伤，又能够相当于起到光罩的效果，减少了光罩的使用，这样不但降低了制程成本，而且会缩短了制程周期，具有较广泛的适用范围。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。

图4至图9本发明一实施例中半导体器件的形成方法各步骤结构示意图。

请参考图4，提供衬底200，所述衬底200包括存储区I和逻辑区II。

在本实施例中，所述衬底200的材料为硅；在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。

在本实施例中，所述存储区I上用于形成Flash器件，所述逻辑区II上用于形成驱动所述Flash器件的驱动器件。

请继续参考图4，在所述存储区I上形成若干相互分立的存储栅结构201、以及在所述逻辑区II上形成栅极膜层202，所述存储栅结构201包括浮栅层(FG)以及位于所述浮栅层上的控制栅层(CG)。

在本实施例中，所述浮栅层(FG)和所述控制栅层(CG)未在图中进行具体的标记。

在本实施例中，所述存储栅结构201还包括：位于所述浮栅层和所述衬底之间的隧穿阻挡层、以及位于所述浮栅层和所述控制栅层之间的栅介质层(未标示)。

在本实施例中，所述存储区I上还包括位于所述存储栅结构201外围的字线区WL。

在本实施例中，所述存储栅结构201的方法包括：在所述存储区I上形成隧穿氧化材料膜(图中未标记)；在所述隧穿氧化材料膜上形成浮栅材料膜(未图示)；在所述浮栅材料膜上形成栅介质材料膜(未图示)；在所述栅介质材料膜上形成控制栅材料膜(未图示)；在所述控制栅材料膜上形成第一图形化层(未图示)，所述第一图形化层暴露出部分所述控制栅材料膜的顶部表面；以所述第一图形化层为掩膜刻蚀部分所述控制栅材料膜、栅介质材料膜、所述浮栅材料膜以及隧穿氧化材料膜，直至暴露出所述存储区I的顶部表面为止，形成所述存储栅结构201；在形成所述存储栅结构201之后，去除所述第一图形化层。

在本实施例中，所述浮栅材料膜与所述控制栅材料膜的材料均为半导体材料。具体的，所述半导体材料为多晶硅。

在本实施例中，所述第一图形化层的材料包括光刻胶，所述第一图形化层的形成工艺包括光刻图形化工艺；去除所述第一图形化层的工艺包括湿法去胶工艺或灰化工艺，所述灰化工艺的气体为含氧气体，例如氧气或臭氧。

在本实施例中，所述栅介质材料膜为单层结构。

在其他实施例中，所述栅介质材料膜还可以为多层结构。当所述栅介质材料膜为多层结构，所述栅介质材料膜包括：位于所述浮栅材料膜上的第一氧化硅层、位于所述第一氧化硅层上的氮化硅层、以及位于所述氮化硅层上的第二氧化硅层。

其中所述栅介质材料膜中的所述第一氧化硅层与所述第二氧化硅层能够较好与基晶进行结合，而所述氮化硅层居中，则可以阻挡缺陷(如pinhole)的延展，因此通过三层结构的设计能够互补所缺。

需要说明的是，在形成所述存储栅结构201时，所述第一图形化层仅暴露出位于所述存储区I上部分所述控制栅材料膜的顶部表面。

请继续参考图4，在所述逻辑区II上还形成有隔离结构203。

在本实施例中，所述隔离结构203为浅沟槽隔离结构。

请参考图5，在所述衬底200上、所述存储栅结构201、所述栅极膜层202上形成初始半导体层204。

在本实施例中，所述初始半导体层204的材料为多晶硅材料。

在其他实施例中，所述初始半导体层204的材料还单晶硅材料。

在本实施例中，形成所述初始半导体层204的工艺为化学气相沉积工艺。

在其他实施例中，形成所述初始半导体层204的工艺还可为物理气相沉积工艺或者化学气相沉积工艺中的一种或者组合。

在本实施例中，形成所述初始半导体层204的目的在于能够在所述字线区WL上形成字线、在所述逻辑区II上形成栅极结构以及在相邻的所述存储栅结构之间形成删除栅(EG)。

请参考图6，在所述初始半导体层204上形成初始阻挡层205，所述存储区I上的所述初始阻挡层205的顶部表面高于所述逻辑区II上的所述初始阻挡层205的顶部表面。

在本实施例中，所述初始阻挡层205的材料为正硅酸乙酯材料(TEOS)。

在其他实施例中，所述初始阻挡层205的材料还可为正硅酸乙酯材料、氧化硅或者富硅氧化物中的一种或多种组合。

在本实施例中，所述初始阻挡层205的形成工艺为炉管TEOS

在其他实施例中，所述初始阻挡层205的形成工艺还可为炉管和化学气相沉积工艺中的组合。

在本实施例中，所述存储区I上的所述初始阻挡层205的顶部表面高于所述逻辑区II上的所述初始阻挡层205的顶部表面，这样后续在平坦化所述初始阻挡层205的表面时，由于所述存储区I上具有较厚的所述初始阻挡层205，那么所述存储区I处就有足够量的所述初始阻挡层205可以磨损，能保证平坦化后的表面齐平，且不会损伤到所述存储区I上的器件。

请参考图7，还包括：平坦化所述初始阻挡层205形成中间阻挡层206，所述存储区I上的所述中间阻挡层206的顶部表面与所述逻辑区上的所述中间阻挡层206的顶部表面齐平。

在本实施例中，平坦化的工艺包括化学机械研磨工艺。

因为所述存储区I上具有所述存储栅结构201结构，所以在形成所述初始阻挡层205之前，所述存储区I上的表面器件和所述逻辑区II的表面器件存在高度差，那么利用平坦化的所述中间阻挡层206，一方面能够使得整个所述衬底200的表面具有一个平面，另外一方面能够保持所述存储栅结构201上的控制栅层与后续在字线区上形成的半导体层之间的高度差，有效地对字线区上形成的半导体层的损耗进行控制，为形成质量好的半导体器件做准备。

请继续参考图7，在所述存储区I上的所述中间阻挡层206的厚度较薄，在所述逻辑区II上的所述中间阻挡层206的厚度较厚。

请参考图8，刻蚀部分所述存储区I上的所述中间阻挡层206至暴露出所述存储栅结构201之间以及所述存储栅结构201上的所述初始半导体层204的表面，在所述字线区WL的所述初始半导体层204上以及所述逻辑区II的所述初始半导体层204上形成阻挡层207。

在本实施例中，所述阻挡层的厚度为50nm至150nm；当所述阻挡层的厚度小于50nm，刻蚀去除存储栅结构之间以及存储栅结构上的初始半导体层的部分厚度时，可能无法阻挡保护字线区以及逻辑区初始半导体层；当所述阻挡层的厚度大于150nm，存储栅结构之间以及存储栅结构上的初始半导体层的表面没有完整的暴露出阻挡层，影响后续刻蚀。

在本实施例中，在刻蚀部分所述存储区I上的所述中间阻挡层206至暴露出所述存储栅结构201之间以及所述存储栅结构201上的所述初始半导体层204的表面的过程中，位于所述字线区WL的所述初始半导体层204上的所述中间阻挡层206以及位于所述逻辑区II的所述初始半导体层204上的所述中间阻挡层206相当于起到光罩的作用，不仅实现了所述存储区I上的图形化过程，也对位于所述字线区WL的所述初始半导体层204以及位于所述逻辑区II的所述初始半导体层204起到保护作用，从而为后续在所述字线区WL和所述逻辑区II上形成质量高的半导体层做准备。

在本实施例中，针对所述存储区I和所述逻辑区II对所述初始阻挡层205厚度不同的需求，利用所述逻辑区II和所述存储区I上的所述初始阻挡层205的高度差，平坦化所述初始阻挡层205时，能够形成平整度较好的所述中间阻挡层206，这样在相邻的所述存储栅结构201之间形成半导体层时，所述中间阻挡层206既可以保护字线区上的半导体层以及逻辑区上的半导体层不受到损伤，又能够相当于起到光罩的效果，减少了光罩的使用，这样不但降低了制程成本，而且会缩短了制程周期，具有较广泛的适用范围。

请参考图9，刻蚀去除暴露出的部分厚度的所述初始半导体层204，在相邻的所述存储栅结构201之间形成半导体层208；回刻蚀所述阻挡层207，至暴露出所述字线区WL的所述初始半导体层204上以及所述逻辑区II的所述初始半导体层204，在所述字线区WL上以及在所述逻辑区II形成半导体层208。

在本实施例中，刻蚀去除暴露出的部分厚度的所述初始半导体层204，在相邻的所述存储栅结构201之间形成半导体层208的过程中，由于所述字线区WL上的所述初始半导体层204被所述阻挡层207给保护住，这样在刻蚀所述存储栅结构201上以及相邻的所述存储栅结构201之间的所述初始半导体层204过程中，避免遭受损伤，从而有效的控制了后续在所述字线区WL上形成的所述半导体层208与所述控制栅层的之间的高度差。

回刻蚀所述阻挡层的工艺包括干法刻蚀工艺、湿法刻蚀工艺中的一种或者多种组合。

在本实施例中，所述回刻蚀工艺采用湿法刻蚀工艺。

在本实施例中，在相邻的所述存储栅结构201之间形成半导体层208构成删除栅(EG)。

在本实施例中，位于所述字线区WL上的半导体层208构成字线。

在本实施例中，位于所述逻辑区II上的半导体层208构成所述逻辑区II栅极结构。

相应的，本发明还提供一种半导体器件，包括：衬底200，所述衬底200包括存储区I和逻辑区II；若干存储栅结构201，相互分立位于所述存储区I上，包括浮栅层以及位于所述浮栅层上的控制栅层；栅极膜层202，位于所述逻辑区II上；半导体层208，位于相邻的所述存储栅结构201之间以及所述栅极膜层202上。

在本实施例中，所述半导体器件利用上述方法形成，使得形成的半导体器件能够有效地控制在所述字线区WL上形成的所述半导体层208与所述控制栅层的之间的高度差，大大地提高了形成的半导体器件的质量，具有较广泛的适用范围。

在本实施例中，还包括位于所述存储栅结构外围的字线区WL，所述字线区WL同时位于所述存储区I上，所述半导体层208同时位于所述字线区WL上。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种半导体器件的形成方法，其特征在于，包括：

提供衬底，所述衬底包括存储区和逻辑区；

在所述存储区上形成若干相互分立的存储栅结构、以及在所述逻辑区上形成栅极膜层，所述存储栅结构包括浮栅层以及位于所述浮栅层上的控制栅层；

在所述衬底上、所述存储栅结构、所述栅极膜层上形成初始半导体层；

在所述初始半导体层上形成初始阻挡层，所述存储区上的所述初始阻挡层的顶部表面高于所述逻辑区上的所述初始阻挡层的顶部表面。

2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述存储区上还包括位于所述存储栅结构外围的字线区。

3.如权利要求2所述的半导体器件的形成方法，其特征在于，在形成所述初始阻挡层之后，还包括：平坦化所述初始阻挡层形成中间阻挡层，所述存储区上的所述中间阻挡层的顶部表面与所述逻辑区上的所述中间阻挡层的顶部表面齐平。

4.如权利要求3所述的半导体器件的形成方法，其特征在于，平坦化的工艺包括化学机械研磨工艺。

5.如权利要求3所述的半导体器件的形成方法，其特征在于，形成所述中间阻挡层之后，还包括：刻蚀部分所述存储区上的所述中间阻挡层至暴露出所述存储栅结构之间以及所述存储栅结构上的所述初始半导体层的表面，在所述字线区的所述初始半导体层上以及所述逻辑区的所述初始半导体层上形成阻挡层。

6.如权利要求5所述的半导体器件的形成方法，其特征在于，所述阻挡层的厚度为50nm至150nm。

7.如权利要求5所述的半导体器件的形成方法，其特征在于，形成所述阻挡层之后，还包括：刻蚀去除暴露出的部分厚度的所述初始半导体层，在相邻的所述存储栅结构之间形成半导体层；

回刻蚀所述阻挡层，至暴露出所述字线区的所述初始半导体层上以及所述逻辑区的所述初始半导体层，在所述字线区上以及在所述逻辑区形成半导体层。

8.如权利要求7所述的半导体器件的形成方法，其特征在于，回刻蚀所述阻挡层的工艺包括干法刻蚀工艺、湿法刻蚀工艺中的一种或者多种组合

9.如权利要求1所述的半导体器件的形成方法，其特征在于，所述初始半导体层的材料包括多晶硅材料。

10.如权利要求1所述的半导体器件的形成方法，其特征在于，所述初始阻挡层的材料包括正硅酸乙酯材料、氧化硅或者富硅氧化物中的一种或多种组合。

11.一种半导体器件，其特征在于，包括：

衬底，所述衬底包括存储区和逻辑区；

若干存储栅结构，相互分立位于所述存储区上，包括浮栅层以及位于所述浮栅层上的控制栅层；

栅极膜层，位于所述逻辑区上；

半导体层，位于相邻的所述存储栅结构之间以及所述栅极膜层上。

12.如权利要求11所述的半导体器件，其特征在于，还包括位于所述存储栅结构外围的字线区，所述字线区同时位于所述存储区上，所述半导体层同时位于所述字线区上。

Images