KR20060122154A - 플래쉬 메모리 소자의 제조방법 - Google Patents

플래쉬 메모리 소자의 제조방법 Download PDF

Info

Publication number
KR20060122154A
KR20060122154A KR1020050044186A KR20050044186A KR20060122154A KR 20060122154 A KR20060122154 A KR 20060122154A KR 1020050044186 A KR1020050044186 A KR 1020050044186A KR 20050044186 A KR20050044186 A KR 20050044186A KR 20060122154 A KR20060122154 A KR 20060122154A
Authority
KR
South Korea
Prior art keywords
film
polysilicon film
voids
trench
polysilicon
Prior art date
Application number
KR1020050044186A
Other languages
English (en)
Inventor
동차덕
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050044186A priority Critical patent/KR20060122154A/ko
Publication of KR20060122154A publication Critical patent/KR20060122154A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 플로팅 게이트용 폴리실리콘막에 자연 발생된 보이드(void)를 제거하기 위하여 전면을 에치백(etch back)하여 보이드를 노출시킨 다음, 폴리실리콘막을 추가 증착하여 보이드를 매립시키어 보이드를 제거하는 기술이다.
셀프 얼라인 플로팅 게이트(SAFG), 보이드

Description

플래쉬 메모리 소자의 제조방법{Method for fabricating flash memory device}
도 1a 내지 도 1h는 본 발명의 실시예에 따른 플래쉬 메모리 소자의 제조공정 단면도
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 15 : 소자분리막
16 : 터널 산화막 17 : 제 1 폴리실리콘막
A: 보이드
본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 특히 보이드(void)를 갖지 않는 플로팅 게이트를 형성하기 위한 플래쉬 메모리 소자의 제조방법에 관한 것이다.
플래쉬 메모리 소자의 고집적화에 따라 소자분리막 구성에 많은 어려움이 발생되고 있다. 그 중, 가장 중요한 문제는 좁은 폭(width)과 깊은 깊이(depth)를 갖 는 종횡비(aspect ratio)가 큰 트렌치(trench)의 갭필(gap fill) 문제이다.
90nm에서 70nm 기술로 집적도가 높아짐에 따라 기존에 사용하던 셀프 얼라인 STI(Self Aligned Shallow Trench Isolation) 공정과 HDP(High Density Plasma) 산화막 갭필(gap fill)이 불가능해 지고 있고, 플로팅 게이트간 스페이스(space)를 확보하는 것이 단순한 마스크(mask) 및 에치(etching) 작업을 통해서만은 불가능하다는 결론에 이르고 있다.
이에, 대안적인 프로세스(process)로써 셀프 얼라인 플로팅 게이트(Self Aligned Floating Gate : 이하, 'SAFG'라 함) 공정이 도입되었다.
SAFG 공정은 반도체 기판상에 스크린 산화막과 패드 질화막을 형성하고, 필드 영역의 패드 질화막과 스크린 산화막과 반도체 기판을 식각하여 트렌치를 형성하고, 상기 트렌치내에 소자분리막을 형성한 다음, 상기 패드 질화막과 스크린 산화막을 제거하여 액티브 영역의 반도체 기판을 노출시킨 후, 액티브 영역의 반도체 기판상에 게이트 산화막을 형성하고, 전면에 폴리실리콘막을 증착하고 CMP하여 플로팅 게이트를 형성하는 기술이다.
이러한 SAFG 공정을 사용할 경우 패드 질화막의 두께를 두껍게 하여야만 적절한 두께의 플로팅 게이트를 확보할 수가 있다. 한편, 상기 패드 질화막은 트렌치 형성을 위한 식각 공정시 포지티브 슬로프(positive slope)를 갖게 되고, 소자분리막은 상기 패드 질화막과 반대로 네거티브 슬로프(negative slope)를 갖게 된다.
폴리실리콘막은 스텝 커버리지(step coverage) 및 증착 특성이 비교적 우수하나, 소자분리막이 네거티브 슬로프를 가질 경우 폴리실리콘막 증착 특성이 열화 되게 되어 불가피하게 폴리실리콘막내에 보이드(void)가 형성되게 된다.
상기 보이드는 이후 층간유전막 증착 전에 실시하는 전세정 공정시 확대되게 되며 층간유전막 증착시 층간유전막에 의해 매립되게 된다. 보이드 내에 매립된 층간유전막은 이후 컨트롤 게이트용 폴리실리콘막을 형성하고 게이트를 패터닝한 후에 실시하는 측벽산화공정시 그 두께가 증가되어, 플로팅 게이트와 컨트롤 게이트간 커플링비(coupling ratio)를 감소시킨다. 그 결과, 소자의 스피드(speed)가 저하되게 되고 소자 동작에 필요한 전압이 증가되게 된다.
한편, 상기 보이드 내에 매립된 층간유전막은 게이트 패터닝 공정시 식각 배리어로 작용하여 플로팅 게이트용 폴리실리콘막의 식각을 방해하여 식각 공정이 제대로 진행되지 못하고 폴리 잔류물(poly residue)이 유발되게 된다.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위하여 안출한 것으로써, 보이드를 갖지 않는 플로팅 게이트용 폴리실리콘막을 형성하기 위한 플래쉬 메모리 소자의 제조방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 플로팅 게이트와 컨트롤 게이트간 커플링비를 향상시키어 소자의 스피드를 향상시키고 소자의 동작 전압을 낮추는데 있다.
본 발명의 또 다른 목적은 게이트 식각 공정시 폴리 잔류물 발생을 방지하는데 있다.
본 발명에 따른 플래쉬 메모리 소자의 제조방법은 스크린 산화막 및 패드 질화막이 형성된 반도체 기판에 트렌치를 형성하는 단계와, 상기 트렌치내에 소자분리막을 형성하는 단계와, 상기 패드 질화막과 스크린 산화막을 제거하여 상기 반도체 기판 표면위로 돌출된 소자분리막 니플을 노출시키는 단계와, 전면에 제 1 폴리실리콘막을 증착하는 단계와, 상기 제 1 폴리실리콘막내에 자연 발생된 보이드가 오픈되도록 전면을 에치백하는 단계와, 상기 보이드가 매립되도록 전면에 제 2 폴리실리콘막을 증착하여 상기 보이드를 제거하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1a 내지 도 1h는 본 발명의 실시예에 따른 플래쉬 메모리 소자의 제조공정 단면도이다.
본 발명에 따른 플래쉬 메모리 소자 제조를 위해서는 먼저, 도 1a에 도시하는 바와 같이 반도체 기판(10)상에 약 50Å 정도로 스크린 산화막(11)을 형성하고, 웰 이온(well ion) 주입 및 각종 문턱전압(Vt) 이온 주입 공정을 실시한 후에 상기 스크린 산화막(11)상에 패드 질화막(12)을 증착한다.
상기 패드 질화막(12)은 플로팅 게이트의 높이를 확보하기 위해 기존의 증착 두께보다 더 두껍게 증착한다.
그런 다음, 도 1b에 도시하는 바와 같이 사진 식각 공정으로 필드 영역의 패드 질화막(12)과 스크린 산화막(11)과 반도체 기판(10)을 식각하여 트렌치(13)를 형성한다.
상기 트렌치 식각 공정시 사용되는 포토레지스트의 카본 성분의 영향으로 트렌치 식각 공정시 폴리머가 발생되게 되고, 이 폴리머가 트렌치(13)의 측면에 증착됨에 따라서 트렌치(13)는 포지티브 슬로프(positive slope)를 갖게 되며, 상기 패드 질화막(12) 역시 포지티브 슬로프를 갖게 된다.
이어, 측벽 산화 공정으로 상기 트렌치(13)가 형성된 반도체 기판(10) 표면상에 측벽 산화막(14)을 형성한다.
액티브 영역의 임계치수(Critical Dimension : CD)가 작아짐에 따라 상기 측벽 산화 공정시 스크린 산화막(11)이 재성장되어 두께가 늘어나는 현상이 발생되게 되는데, 50Å 이하의 두께를 갖던 스크린 산화막(11)이 100~150Å으로 재성장할 수 있도록 측벽 산화 공정을 충분히 진행하여 측벽 산화막(14)을 50~300Å 정도의 두꺼운 두께로 형성한다.
이렇게 스크린 산화막(11)을 두껍게 형성하면 트렌치 탑 코너(trench top corner) 부위에 터널 산화막이 잘 자라지 않는 씨닝(thinning) 현상을 억제시킬 수 있는 장점이 있다.
이어서, 도 1c에 도시하는 바와 같이 상기 트렌치(13)가 매립되도록 전면에 산화막을 증착하고 전면을 CMP하여 상기 트렌치(13)내에 소자분리막(15)을 형성한다.
상기 CMP 공정을 상기 패드 질화막(12)을 타겟으로 진행하되, 패드 질화막(12) 상에 산화막 잔류물이 발생되지 않도록 초기 패드 질화막(12) 두께의 1/3~1/2 정도가 제거되도록 오버 CMP한다.
그런 다음, 패드 질화막(12)상에 잔존할 수 있는 산화막을 제거하기 위하여 BOE 또는 HF를 이용하여 포스트 크리닝 공정을 실시한다.
그리고, 도 1d에 도시하는 바와 같이 인산(H3PO4) 딥 공정으로 상기 패드 질화막(12)을 제거하여 반도체 기판(10) 표면 위로 돌출되어 있는 소자분리막(15) 상부를 노출시킨다. 이와 같이, 반도체 기판(10) 표면 위로 돌출되어 있는 소자분리막(15) 부분을 소자분리막 니플(nipple)이라 한다.
상기 소자분리막(15)은 포지티브 슬로프를 갖는 패드 질화막(12)에 자기정합적으로 형성되므로 상기 소자분리막(15) 니플은 상기 패드 질화막(12)과는 반대로 네거티브 슬로프(negative slope)를 갖게 된다.
이어, 도 1e에 도시하는 바와 같이 상기 스크린 산화막(11)이 제거되도록 희석된 HF 또는 BOE 용액을 이용한 등방성 식각 공정을 진행한다. 이때, 상기 소자분리막(15) 니플도 함께 식각되게 되어 플로팅 게이트가 형성될 공간이 확보되게 된다. 상기 스크린 산화막(11)의 재성장된 양이 균일하지 않거나 매우 작다면 트렌치 탑 코너 부위의 측벽 산화막(14)의 일부가 제거되어 상당히 큰 빈공간이 형성되게 되므로 상기 측벽 산화 공정시 스크린 산화막(11) 재성장 두께를 제어하는 것이 중요하다.
그런 다음, 도 1f에 도시하는 바와 같이 액티브 영역의 반도체 기판(10)상에 터널 산화막(16)을 형성하고 전면에 제 1 폴리실리콘막(17)을 증착한다. 이때, 상기 제 1 폴리실리콘막(17)을 이웃하는 소자분리막(15) 니플들의 최상부간 간격(W)의 1/2보다 두꺼운 두께인 200~500Å 정도로 형성하는 것이 바람직하다.
상기 소자분리막(15)이 네거티브 슬로프를 가짐에 따라 상기 제 1 폴리실리콘막(17)에는 불가피하게 보이드(void)(A)가 형성되게 되게 된다.
보이드는 플로팅 게이트와 컨트롤 게이트간 커플링비(coupling ratio)를 감소시키어 소자 스피드를 저하시키고 소자 동작에 필요한 전압을 상승시키며, 폴리 잔류물(poly residue)을 유발시키는 원인이 된다.
이에, 도 1g에 도시하는 바와 같이 상기 보이드가 오픈되도록 상기 제 1 폴리실리콘막(17)을 에치백(etchback)하여 인위적으로 보이드를 오픈시킨다.
이때, 페리 영역(peripheral region)의 제 1 폴리실리콘막(17)이 모두 제거되면 이미 형성된 터널 산화막(16)이 손상시키기 때문에, 이를 방지하기 위하여 상기 소자분리막(15) 니플 상부에 100~200Å 정도의 제 1 폴리실리콘막(17)이 잔류되도록 상기 에치백 공정을 제어한다.
그런 다음, HF 또는 BOE 용액을 사용하여 상기 제 1 폴리실리콘막(17)상에 자연 발생된 자연 산화막을 제거한 후, 도 1h에 도시된 바와 같이 상기 보이드를 매립하면서 원하는 두께의 플로팅 게이트를 확보하기 위하여 제 2 폴리실리콘막 (18)을 추가로 증착한다.
상기 제 2 폴리실리콘막(18)을 증착하기 전에 보이드가 충분히 오픈될 수 있도록 인산(H3PO4) 용액을 이용한 딥 아웃(dip out) 공정을 더 실시하여 제 1 폴리실리콘막(17)을 추가 제거하는 것이 바람직하다.
이후, 도면으로 도시하지 않았지만 상기 소자분리막(15)을 타겟으로 전면을 CMP하여 소자분리막(15)을 사이에 두고 분리되는 플로팅 게이트들을 형성한다.
그리고, 층간유전막과 컨트롤 게이트용 폴리실리콘막을 차례로 형성하고 사진 식각 공정으로 컨트롤 게이트용 폴리실리콘막과 층간유전막과 플로팅 게이트를 식각하여 플래쉬 메모리 소자의 게이트를 형성한 후, 통상의 공정을 실시하여 플래쉬 메모리 소자를 제조한다.
본 발명은 다음과 같은 효과가 있다.
첫째, 보이드를 갖지 않는 플로팅 게이트용 폴리실리콘막을 형성할 수 있으므로 보이드 내에 층간유전막이 매립됨으로 인한 플로팅 게이트와 컨트롤 게이트간 커플링비를 감소를 방지할 수 있다. 따라서, 플래쉬 메모리 소자의 스피드를 향상시킬 수 있고 동작 전압을 낮출 수 있다.
둘째, 소자의 동작 전압을 낮출 수 있으므로 고전압 소자의 사이즈를 감소시킬 수 있다. 따라서, 소자의 집적도를 향상시킬 수 있다.
셋째, 보이드를 갖지 않는 플로팅 게이트용 폴리실리콘막을 형성할 수 있으므로 보이드 내에 층간유전막이 매립됨으로 인한 폴리 잔류물 발생을 방지할 수 있다.

Claims (6)

  1. 스크린 산화막 및 패드 질화막이 형성된 반도체 기판에 트렌치를 형성하는 단계;
    상기 트렌치내에 소자분리막을 형성하는 단계;
    상기 패드 질화막과 스크린 산화막을 제거하여 상기 반도체 기판 표면위로 돌출된 소자분리막 니플을 노출시키는 단계;
    전면에 제 1 폴리실리콘막을 증착하는 단계;
    상기 제 1 폴리실리콘막내에 자연 발생된 보이드가 오픈되도록 전면을 에치백하는 단계; 및
    상기 보이드가 매립되도록 전면에 제 2 폴리실리콘막을 증착하여 상기 보이드를 제거하는 단계를 포함하는 플래쉬 메모리 소자의 제조방법.
  2. 제 1항에 있어서,
    상기 제 1 폴리실리콘막을 200~500Å의 두께로 형성하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
  3. 제 1항에 있어서,
    상기 에치백 공정 후 상기 소자분리막 니플상에 잔류하는 제 1 폴리실리콘막 두께가 100~200Å이 되도록 상기 에치백 공정을 제어하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
  4. 제 1항에 있어서,
    상기 제 2 폴리실리콘막을 증착하기 전에 상기 제 1 폴리실리콘막상에 자연 발생된 자연 산화막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
  5. 제 4항에 있어서,
    상기 자연 산화막 제거시 HF 또는 BOE 용액을 사용하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
  6. 제 1항에 있어서,
    상기 제 2 폴리실리콘막을 증착하기 전에 인산 용액을 이용하여 상기 제 1 폴리실리콘막을 추가 제거하는 단계를 더 포함하는 것을 특징으로 하는 플래쉬 메모리 소자의 제조방법.
KR1020050044186A 2005-05-25 2005-05-25 플래쉬 메모리 소자의 제조방법 KR20060122154A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050044186A KR20060122154A (ko) 2005-05-25 2005-05-25 플래쉬 메모리 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050044186A KR20060122154A (ko) 2005-05-25 2005-05-25 플래쉬 메모리 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20060122154A true KR20060122154A (ko) 2006-11-30

Family

ID=37707532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050044186A KR20060122154A (ko) 2005-05-25 2005-05-25 플래쉬 메모리 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20060122154A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110610856A (zh) * 2019-09-20 2019-12-24 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110610856A (zh) * 2019-09-20 2019-12-24 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
CN100403525C (zh) 在快闪存储器件内形成壁氧化物层与隔离层的方法
KR100607351B1 (ko) 플래쉬 메모리 소자의 제조방법
US20030119256A1 (en) Flash memory cell and method of manufacturing the same
JP2006339446A (ja) 半導体装置およびその製造方法
CN101174575A (zh) 形成半导体器件的隔离层的方法
US7211484B2 (en) Method of manufacturing flash memory device
KR100766232B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
KR100620223B1 (ko) 스플릿 게이트 플래쉬 이이피롬의 제조방법
KR100845103B1 (ko) 반도체소자의 제조방법
US6372606B1 (en) Method of forming isolation trenches in a semiconductor device
JP5020469B2 (ja) 半導体メモリ素子の素子分離膜形成方法
KR100875067B1 (ko) 플래시 메모리 소자의 제조방법
KR20060122139A (ko) 플래쉬 메모리 소자의 제조방법
KR100885787B1 (ko) 비휘발성 메모리 소자의 제조 방법
US20090068818A1 (en) Method of forming an isolation layer of a semiconductor device
KR20060122154A (ko) 플래쉬 메모리 소자의 제조방법
KR20050002422A (ko) 플래시 소자의 제조 방법
US7521320B2 (en) Flash memory device and method of manufacturing the same
KR100733228B1 (ko) 반도체 소자 및 그의 제조 방법
KR100554835B1 (ko) 플래시 소자의 제조 방법
KR100673224B1 (ko) 플래시 메모리 소자의 제조 방법
KR100476704B1 (ko) 반도체 소자의 제조방법
KR20070002293A (ko) 플래쉬 메모리 소자의 제조방법
KR20030043498A (ko) 플래시 메모리 소자의 제조방법
KR100870303B1 (ko) 플래쉬 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination