CN115084012A - 改善晶圆翘曲的方法 - Google Patents
改善晶圆翘曲的方法 Download PDFInfo
- Publication number
- CN115084012A CN115084012A CN202210546479.3A CN202210546479A CN115084012A CN 115084012 A CN115084012 A CN 115084012A CN 202210546479 A CN202210546479 A CN 202210546479A CN 115084012 A CN115084012 A CN 115084012A
- Authority
- CN
- China
- Prior art keywords
- field plate
- trench
- wafer
- contact hole
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 16
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 16
- 229910052721 tungsten Inorganic materials 0.000 claims description 16
- 239000010937 tungsten Substances 0.000 claims description 16
- 210000000746 body region Anatomy 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 38
- 239000011229 interlayer Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种改善晶圆翘曲的方法，所述方法包括：提供一晶圆，所述晶圆包括多个芯片，且各个所述芯片包括至少2个半导体结构；于各个所述半导体结构上方均形成多个沟槽，并于所述沟槽内填充介质层，其中，所述沟槽呈条形，且形成于同一芯片内相邻所述半导体结构上的所述沟槽的方向相互垂直。通过本发明改善现有的晶圆中因沟槽设置方式相同而造成的晶圆翘曲的问题。
Description
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种改善晶圆翘曲的方法。
背景技术
场板广泛应用于LDMOS(横向扩散金属氧化物半导体)的制造，而且在结构上分为金属(Metal)场板、多晶硅(Poly)场板以及接触孔(CT)场板。金属场板和多晶硅场板主要用于超高压LDMOS器件，而接触孔场板一般用于低压的LDMOS器件。
目前，在LDMOS器件集成工艺中通常采用条形接触孔结构形成接触孔和接触孔场板，然而，条形接触孔结构具有方向性，其延伸方向决定了晶圆翘曲度最大值所在的方向，因此，在接触孔结构填充金属后，晶圆的翘曲度在条形接触孔结构的延伸方向上和与其延伸方向相垂直的方向上差异大，而晶圆翘曲度最大值所在的方向在后续工艺过程中使得作业机台发生吸力报警。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善晶圆翘曲的方法，用于改善现有的晶圆中因沟槽设置方式相同而造成的晶圆翘曲的问题。
为实现上述目的及其他相关目的，本发明提供一种改善晶圆翘曲的方法，所述方法包括：
提供一晶圆，所述晶圆包括多个芯片，且各个所述芯片包括至少2个半导体结构；
于各个所述半导体结构上方均形成多个沟槽，并于所述沟槽内填充介质层，其中，所述沟槽呈条形，且形成于同一芯片内相邻所述半导体结构上的所述沟槽的方向相互垂直。
可选地，所述沟槽包括接触孔沟槽和场板沟槽，所述接触孔沟槽用于形成接触孔，所述场板沟槽用于形成接触孔场板。
可选地，所述场板沟槽的数目为多个时，多个所述场板沟槽间隔排布。
可选地，所述接触孔沟槽内填充的所述介质层的材质包括金属钨或其化合物。
可选地，所述场板沟槽内填充的所述介质层的材质包括金属钨或其化合物。
可选地，所述半导体结构包括衬底、形成于所述衬底内的体区与漂移区、形成于所述体区内的源区、形成于所述漂移区内的漏区及形成于所述衬底上方的栅极结构。
可选地，所述接触孔沟槽形成于所述源区、所述漏区及所述栅极结构的上方。
可选地，所述场板沟槽形成于所述漂移区的上方，且位于所述栅极结构及所述漏区之间。
如上所述，本发明的一种改善晶圆翘曲的方法，通过在晶圆中同一个芯片的不同半导体结构上形成不同延伸方向的条形沟槽，从而改善晶圆的翘曲问题，进而能够提高生产效率和产品良率。
元件标号说明
10 半导体结构
11 衬底
12 体区
13 漂移区
14 源区
15 漏区
16 栅极结构
20 沟槽
21 接触孔沟槽
22 场板沟槽
30 介质层
40 层间介质层
41 第一氧化层
42 第二氧化层
43 中间氮化层
44 第三氧化层
附图说明
图1显示为本发明改善晶圆翘曲的方法流程图。
图2显示为本发明形成于晶圆中的半导体结构示意图。
图3显示为本发明具有沟槽的半导体结构示意图。
图4显示为现有的一种沟槽设置方式示意图。
图5显示为本发明提供的一种沟槽设置方式示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
如图1所示，本实施例提供了一种改善晶圆翘曲的方法，所述方法包括：
1)提供一晶圆，所述晶圆包括多个芯片，且各个所述芯片包括至少2个半导体结构10；
2)于各个所述半导体结构10上方均形成多个沟槽20，并于所述沟槽内填充介质层30，其中，所述沟槽20呈条形，且形成于同一芯片内相邻所述半导体结构10上的所述沟槽20的方向相互垂直。
下面将对本实施例提供的改善晶圆翘曲的方法进行说明。
步骤1)提供一晶圆，所述晶圆包括多个芯片，且各个所述芯片包括至少2个半导体结构10。
作为示例，所述半导体结构10包括衬底11、形成于所述衬底11内的体区12与漂移区13、形成于所述体区12内的源区14、形成于所述漂移区13内的漏区15及形成于所述衬底10上方的栅极结构16。
如图2所示，本实施例中，所述衬底11包括但不限于硅衬底或绝缘体上硅衬底。通过离子注入工艺形成所述体区12、所述漂移区13、所述源区14及所述漏区15。所述栅极结构16包括栅介质层(图中未示出)，形成于所述栅介质层上方的多晶硅栅，以及形成于所述栅介质层和所述多晶硅栅两侧的侧墙。
步骤2)于各个所述半导体结构10上方均形成多个沟槽20，并于所述沟槽内填充介质层30，其中，所述沟槽20呈条形，且形成于同一芯片内相邻所述半导体结构10上的所述沟槽20的方向相互垂直。
如图3所示，本实施例中，形成所述沟槽20的具体步骤包括：21)于所述半导体结构10的上表面形成层间介质层40，所述层间介质层40包括第一氧化层41、第二氧化层42及中间氮化层43，且所述中间氮化层43设于所述第一氧化层41和所述第二氧化层42之间；22)利用掩膜层于所述层间介质层40的表面定义出所述沟槽20的图形；23)利用刻蚀工艺刻蚀未被所述掩膜层覆盖的所述层间介质层40以形成所述沟槽20。
本实施例中，所述沟槽20的横截面呈倒梯形。当然，横截面为其它形状的沟槽20也适用于本实施例。可选地，本实施例选用横截面呈倒梯形的沟槽20。
作为示例，所述沟槽20包括接触孔沟槽21和场板沟槽22，所述接触孔沟槽21用于形成接触孔，所述场板沟槽22用于形成接触孔场板。
作为示例，所述接触孔沟槽21形成于所述源区14、所述漏区15及所述栅极结构16的上方。本实施例中，所述接触孔沟槽21通过刻蚀所述层间介质层40直至漏出所述源区14、所述漏区15及所述栅极结构16的表面而形成。
作为示例，所述接触孔沟槽21内填充的所述介质层30的材质包括金属钨或其化合物。本实施例中，通过于所述接触孔沟槽21内填充金属钨或其化合物以形成接触孔从而实现与所述源区14、所述漏区15及所述栅极结构16的连接，而在填充所述接触孔沟槽21之前，在所述层间介质层40上表面未被刻蚀的区域沉积第三氧化层44作为保护层以保护所述层间介质层40。可选地，本实施中所述接触孔沟槽21内填充的所述介质层30的材质为金属钨。
作为示例，所述场板沟槽22形成于所述漂移区13的上方，且位于所述栅极结构16及所述漏区15之间。本实施例中，所述场板沟槽22通过刻蚀预设深度的所述层间介质层40而形成。具体来说，通过刻蚀所述层间介质层40使得所述场板沟槽22的底部与所述衬底11的表面重合(也即是通过刻蚀层间介质层40直至漏出所述衬底11表面而形成)，或者与所述衬底11表面之间具有一定的差距。
作为示例，所述场板沟槽22的数目为多个时，多个所述场板沟槽22间隔排布。本实施例中，所述场板沟槽22的数目为多个时，多个所述场板沟槽22间隔排布于所述漂移区13的上方，且各个所述场板沟槽22的深度和宽度可以相同也可以不同，具有制备时根据需要进行选择。
作为示例，所述场板沟槽22内填充的所述介质层30的材质包括金属钨或其化合物。本实施例中，通过在所述场板沟槽22内填充金属钨或其化合物以形成接触孔场板。可选地，本实施中所述场板沟槽22内填充的所述介质层30材质为金属钨。
图4示出了现有的一种沟槽设置方式。同一芯片中设置上下排列的2个所述半导体结构，且形成于2个所述半导体结构上的所述沟槽的延伸方向相同(Y坐标方向)。由于在所述沟槽内填充金属钨之后，金属钨对所述沟槽的侧壁产生应力，使得晶圆的翘曲度在X坐标方向上增加的幅度远大于Y坐标方向上的增加幅度，因此，在2个所述半导体结构上形成相同延伸方向的所述沟槽的情况下，晶圆的翘曲度在X坐标方向上相叠加，从而使得晶圆翘曲严重。
图5示了本实施例提供的一种沟槽设置方式，同一芯片中设置上下排列的2个所述半导体结构，且形成于2个所述半导体结构上的所述沟槽的延伸方向相互垂直，其中一个所述半导体结构上的所述沟槽沿Y坐标方向延伸(也即是纵向分布)时，另一个所述半导体结构上的所述沟槽沿X坐标方向延伸(也即是横向分布)。沿Y坐标方向延伸的所述沟槽内填充金属钨之后，金属钨对所述沟槽的侧壁产生应力，使得晶圆在X坐标方向增加的幅度较大；沿X坐标方向延伸的所述沟槽内填充金属钨后，金属钨对所述沟槽的侧壁产生应力，使得晶圆在Y坐标方向增加的幅度较大。因此，X坐标方向上的应力和Y坐标方向的应力得到有效的平衡，从而可有效改善晶圆的翘曲问题。
综上所述，本发明的一种改善晶圆翘曲的方法，通过在晶圆中同一个芯片的不同半导体结构上形成不同延伸方向的条形沟槽，从而改善晶圆的翘曲问题，进而能够提高生产效率和产品良率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (8)
1.一种改善晶圆翘曲的方法，其特征在于，所述方法包括：
提供一晶圆，所述晶圆包括多个芯片，且各个所述芯片包括至少2个半导体结构；
于各个所述半导体结构上方均形成多个沟槽，并于所述沟槽内填充介质层，其中，所述沟槽呈条形，且形成于同一芯片内相邻所述半导体结构上的所述沟槽的方向相互垂直。
2.根据权利要求1所述的改善晶圆翘曲的方法，其特征在于，所述沟槽包括接触孔沟槽和场板沟槽，所述接触孔沟槽用于形成接触孔，所述场板沟槽用于形成接触孔场板。
3.根据权利要求2所述的改善晶圆翘曲的方法，其特征在于，所述场板沟槽的数目为多个时，多个所述场板沟槽间隔排布。
4.根据权利要求2所述的改善晶圆翘曲的方法，其特征在于，所述接触孔沟槽内填充的所述介质层的材质包括金属钨或其化合物。
5.根据权利要求2所述的改善晶圆翘曲的方法，其特征在于，所述场板沟槽内填充的所述介质层的材质包括金属钨或其化合物。
6.根据权利要求1～5任一项所述的改善晶圆翘曲的方法，其特征在于，所述半导体结构包括衬底、形成于所述衬底内的体区与漂移区、形成于所述体区内的源区、形成于所述漂移区内的漏区及形成于所述衬底上方的栅极结构。
7.根据权利要求6所述的改善晶圆翘曲的方法，其特征在于，所述接触孔沟槽形成于所述源区、所述漏区及所述栅极结构的上方。
8.根据权利要求6所述的改善晶圆翘曲的方法，其特征在于，所述场板沟槽形成于所述漂移区的上方，且位于所述栅极结构及所述漏区之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210546479.3A CN115084012A (zh) | 2022-05-17 | 2022-05-17 | 改善晶圆翘曲的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210546479.3A CN115084012A (zh) | 2022-05-17 | 2022-05-17 | 改善晶圆翘曲的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115084012A true CN115084012A (zh) | 2022-09-20 |
Family
ID=83249863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210546479.3A Pending CN115084012A (zh) | 2022-05-17 | 2022-05-17 | 改善晶圆翘曲的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115084012A (zh) |
-
2022
- 2022-05-17 CN CN202210546479.3A patent/CN115084012A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8120100B2 (en) | Overlapping trench gate semiconductor device | |
| KR100969851B1 (ko) | 수퍼 정션 구조를 가지는 반도체 장치 및 그 제조 방법 | |
| US7582532B2 (en) | Method for fabricating semiconductor device | |
| CN110957322B (zh) | 控制栅极带状布局以改进字线蚀刻工艺窗口 | |
| CN110957318A (zh) | 一种半导体结构及其制作方法 | |
| US20170301792A1 (en) | Semiconductor Devices and a Method for Forming a Semiconductor Device | |
| KR100700332B1 (ko) | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| CN108962973B (zh) | 包括形成有鳍结构的多栅极晶体管的半导体器件 | |
| US8067799B2 (en) | Semiconductor device having recess channel structure and method for manufacturing the same | |
| KR20120117127A (ko) | 소자 분리막 구조물 및 그 형성 방법 | |
| TWI825677B (zh) | 記憶體結構及其形成方法 | |
| US20070152245A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR20150044645A (ko) | 다원화된 측벽 산화막 구조를 갖는 반도체 장치 및 그 제조 방법 | |
| EP3933895B1 (en) | Trench field effect transistor structure, and manufacturing method for same | |
| JP5807653B2 (ja) | 半導体装置の製造方法 | |
| CN115084012A (zh) | 改善晶圆翘曲的方法 | |
| WO2023028825A1 (zh) | 一种半导体器件及其制备方法 | |
| CN115472698A (zh) | 一种ldmos器件结构 | |
| KR100818654B1 (ko) | 벌브형 리세스 게이트를 갖는 반도체 소자 및 그 제조 방법 | |
| KR101128915B1 (ko) | 반도체 소자의 형성방법 | |
| US10217857B2 (en) | Super junction MOSFET and method of manufacturing the same | |
| KR101038315B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| CN115084011A (zh) | 改善晶圆翘曲的方法 | |
| JP2007517398A (ja) | 半導体デバイスの、矩形形状のスペーサを形成する方法 | |
| TWI825508B (zh) | 半導體結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |