CN103972062A - 一种离子注入的方法 - Google Patents

一种离子注入的方法 Download PDF

Info

Publication number
CN103972062A
CN103972062A CN201410205401.0A CN201410205401A CN103972062A CN 103972062 A CN103972062 A CN 103972062A CN 201410205401 A CN201410205401 A CN 201410205401A CN 103972062 A CN103972062 A CN 103972062A
Authority
CN
China
Prior art keywords
mask layer
graphite
substrate
film
graphite film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410205401.0A
Other languages
English (en)
Inventor
田慧
皇甫鲁江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410205401.0A priority Critical patent/CN103972062A/zh
Publication of CN103972062A publication Critical patent/CN103972062A/zh
Priority to PCT/CN2014/088373 priority patent/WO2015172505A1/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明的实施例提供一种离子注入的方法,涉及半导体技术领域,可有效地阻挡离子的轰击,同时避免热效应引起的掩膜层硬化变形的问题,且易于去除,从而提高产品的良率;所述方法包括:在基板表面制备石墨薄膜,通过一次构图工艺形成石墨掩膜层,以所述石墨掩膜层为掩膜进行离子注入;用于离子注入工艺。

Description

一种离子注入的方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种离子注入的方法。
背景技术
随着半导体技术的飞速发展,为了达到更快的运算速度、更大的数据存储量以及更多的功能,半导体器件正向更高的元件密度和集成度的方向发展。半导体器件的特征尺寸已经达到深亚微米级甚至更小,尤其对于纳米级的CMOS(Complementary Metal OxideSemiconductor,互补型金属氧化物半导体)器件,晶体管的密度在大幅度提高,因此离子注入工艺也变得越来越为重要;与此同时,大剂量的离子注入也成为一种趋势。
现有技术中,离子注入工艺通常利用光刻胶作为离子注入的掩模层,对指定的区域进行覆盖阻挡,并对暴露出来的半导体层进行离子注入。在此过程中,由于注入离子具有一定的能量,当这些高能离子注入到光刻胶层时,光刻胶便会受到离子的连续撞击而累积能量,从而产生热效应,导致光刻胶掩模层碳化发硬而产生变形,同时还会造成光刻胶难以去除而产生的掩模层残留现象。
发明内容
本发明的实施例提供一种离子注入的方法,可有效地阻挡离子的轰击,同时避免热效应引起的掩膜层硬化变形的问题,且易于去除,从而提高产品的良率。
为达到上述目的,本发明的实施例采用如下技术方案:
提供一种离子注入的方法,所述方法包括:在基板表面制备石墨薄膜;通过一次构图工艺形成石墨掩膜层;以所述石墨掩膜层为掩膜进行离子注入。
可选的,所述通过一次构图工艺形成石墨掩膜层具体包括:在所述石墨薄膜上涂覆光刻胶,通过一次光刻工艺形成光刻胶图案层;以所述光刻胶图案层为掩膜,对所述石墨薄膜进行干法刻蚀,形成石墨掩膜层;去除所述光刻胶图案层。
进一步可选的,所述光刻胶图案层的去除方法包括湿法剥离。
可选的,所述在基板表面制备石墨薄膜具体包括:在半导体基板的表面沉积所述石墨薄膜;其中,所述半导体基板包括导体/绝缘衬底基板和位于所述导体/绝缘衬底基板表面的半导体薄膜;或者,所述半导体基板为半导体衬底基板。
进一步可选的,在基板表面制备石墨薄膜之前,所述方法还包括:清洗所述半导体基板。
进一步可选的,在以所述石墨掩膜层为掩膜进行离子注入之后,所述方法还包括:去除所述石墨掩膜层,并清洗离子注入后的所述半导体基板。
进一步的,所述去除所述石墨掩膜层具体包括:采用干法刻蚀去除所述石墨掩膜层;其中,所述干法刻蚀包括等离子体刻蚀。
优选的,所述等离子体刻蚀包括氧气等离子体刻蚀。
可选的,所述在基板表面制备石墨薄膜具体包括:通过磁控溅射或者等离子体增强化学气相沉积法在基板表面制备所述石墨薄膜。
优选的,所述石墨薄膜的厚度为10-150nm。
本发明实施例提供一种离子注入的方法,所述方法包括:在基板表面制备石墨薄膜;通过一次构图工艺形成石墨掩膜层;以所述石墨掩膜层为掩膜进行离子注入。基于此,当采用所述石墨掩膜层作为离子注入工艺的掩膜时,由于石墨薄膜具有足够的硬度和良好的导热性能,因此在离子注入的过程中,所述石墨掩膜层可以有效的阻挡离子的轰击,同时能够快速高效的导热散热,从而避免热效应引起的掩膜层硬化变形的问题,提高产品的良率;此外,在后续的工艺过程中,所述石墨掩膜层易于去除,不会存在掩膜层残留的现象。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种离子注入的工艺流程图一;
图2(a)至2(c)为本发明实施例提供的一种离子注入的过程示意图;
图3为本发明实施例提供的一种石墨掩膜层的制备方法流程图;
图4(a)至4(c)为本发明实施例提供的一种石墨掩膜层的形成过程示意图;
图5为本发明实施例提供的一种离子注入的工艺流程图二。
附图标记:
10-(半导体)基板;200-石墨薄膜;20-石墨掩膜层;300-光刻胶;30-光刻胶图案层。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供一种离子注入的方法,如图1所示,所述方法包括:
S10、如图2(a)所示,在基板10表面制备石墨薄膜200。
这里,所述石墨薄膜200可以通过物理气相沉积法或者化学气相沉积法进行制备。
本发明实施例对于所述石墨薄膜的制备方法不做具体限定,只要可以形成均匀平坦的膜层即可。
S20、如图2(b)所示,通过一次构图工艺形成石墨掩膜层20。
这里,所述石墨掩膜层20实际上是指具有掩膜作用的石墨薄膜。
在离子注入的过程中,所述石墨掩膜层20可以作为离子注入的阻挡层;在此基础上,为了保证良好的掩膜效果,所述石墨掩膜层20可以具有适当的厚度。其中,所述石墨掩膜层20的厚度与离子注入的深度以及能量有关。
S30、如图2(c)所示,以所述石墨掩膜层20为掩膜进行离子注入。
这里选用所述石墨薄膜作为掩膜层的材料,主要是基于石墨薄膜具有足够的硬度和良好的导热性能,从而可以有效的阻挡离子的轰击,同时能够快速散热,不会引起掩膜层硬化变形的问题。
需要说明的是,当所述石墨掩膜层20应用于离子注入工艺时,可以有效的发挥其离子阻挡作用,但这并不代表所述石墨掩膜层20不适用于其它工艺;也就是说,所述石墨掩膜层20可以根据需要应用于任何需要进行掩膜的工艺过程,本发明实施例对于所述石墨掩膜层20的具体应用场合不做限定。
本发明实施例提供一种离子注入的方法,所述方法包括:在基板10表面制备石墨薄膜200;通过一次构图工艺形成石墨掩膜层20;以所述石墨掩膜层20为掩膜进行离子注入。基于此,当采用所述石墨掩膜层20作为离子注入工艺的掩膜时,由于石墨薄膜具有足够的硬度和良好的导热性能,因此在离子注入的过程中,所述石墨掩膜层20可以有效的阻挡离子的轰击,同时能够快速高效的导热散热,从而避免热效应引起的掩膜层硬化变形的问题,提高产品的良率;此外,在后续的工艺过程中,所述石墨掩膜层20易于去除,不会存在掩膜层残留的现象。
基于上述描述,优选的,所述在基板10表面制备石墨薄膜200具体可以包括:通过磁控溅射或者等离子体增强化学气相沉积法制备所述石墨薄膜200。
这里,所述石墨薄膜200的具体制备工艺参数可以根据其微观结构和实际厚度而定。
其中,通过磁控溅射法制备的薄膜具有膜基结合力强、薄膜纯度高、致密性好以及成膜均匀性好等优点;通过等离子体增强化学气相沉积法制备的薄膜具有膜厚和成分均匀性好、薄膜致密性好、膜层的附着力强等优点。
在此基础上,优选的,所述石墨薄膜200的厚度可以为10-150nm。
当膜层的厚度在10-150nm之间时,所述石墨薄膜200具有良好的附着力,且不会发生应力集中引起的膜层脱落现象;进一步的,在形成所述石墨掩膜层20之后,所述石墨掩膜层20具有较强的阻挡能力,可以有效的阻挡高能离子的轰击;此外,在后续工艺过程中,所述石墨掩膜层20易于去除,不会存在掩膜层残留的现象。
可选的,如图3所示,所述通过一次构图工艺形成石墨掩膜层20具体可以包括:
S201、如图4(a)和4(b)所示,在所述石墨薄膜200上涂覆光刻胶300,通过一次光刻工艺形成光刻胶图案层30。
这里,所述光刻工艺具体可以包括前烘、曝光、显影、后烘;在经过曝光和显影之后,所述光刻胶300便会形成光刻胶保留部分和光刻胶去除部分,即上述的光刻胶图案层30。
其中,所述光刻胶300可以为正性光刻胶或者负性光刻胶;根据所述光刻胶300的类型的不同,所需要的显影液的类型也随之不同。
S202、如图4(c)所示,以所述光刻胶图案层30为掩膜,对所述石墨薄膜200进行干法刻蚀,从而形成石墨掩膜层20。
这里,所述光刻胶图案层30可以作为制备所述石墨掩膜层20的掩膜,所述光刻胶去除部分对应的石墨薄膜200暴露在外而会受到刻蚀,所述光刻胶保留部分覆盖的石墨薄膜200不受影响。
其中,在对所述石墨薄膜200进行刻蚀时,优选采用干法刻蚀。相比于湿法刻蚀,干法刻蚀具有良好的各向异性,即只有垂直刻蚀,没有横向钻蚀;这样便可以保证被刻蚀薄膜能够精确复制出与掩膜层完全一致的几何图形。基于此,干法刻蚀可以大幅度提高刻蚀的各向异性,精确控制侧壁剖面的形状,且具有良好的刻蚀均匀性。
S203、参考图2(b)所示,去除所述光刻胶图案层30。
在所述石墨掩膜层20的图案形成之后,便可以将所述光刻胶图案层30去除;其中,所述光刻胶图案层30的去除方法可以为湿法剥离或者灰化处理。
这里,湿法剥离和灰化处理均可用于去除所述光刻胶;但灰化处理可能会对光刻胶覆盖的膜层产生一定的损伤,且灰化处理更适用于去除碳化发硬的光刻胶;基于此,由于所述光刻胶图案层30尚未经过离子注入,不存在碳化发硬的问题,因此本发明实施例优选采用湿法剥离去除所述光刻胶图案层30。
其中,所述湿法剥离可以采用光刻胶专用的剥离液,其成分主要包括硝酸、硫酸和草酸等。
通过上述步骤S201-S203,便可以制备得到所述石墨掩膜层20;采用所述石墨掩膜层20作为离子注入的掩膜,可以有效的阻挡离子的轰击。
可选的,所述在基板10表面制备石墨薄膜200具体可以包括:在半导体基板10的表面沉积所述石墨薄膜200;其中,所述半导体基板10可以包括导体/绝缘衬底基板和位于所述导体/绝缘衬底基板表面的半导体薄膜;或者,所述半导体基板10可以直接为半导体衬底基板。
当所述半导体基板10包括导体/绝缘衬底基板和位于所述导体/绝缘衬底基板上的半导体薄膜时,所述导体衬底基板可以为金属基板,所述绝缘衬底基板可以为玻璃基板,所述半导体薄膜可以为多晶硅薄膜、或锗薄膜、或硅锗薄膜、或镓砷薄膜等。
当所述半导体基板10为半导体衬底基板时,所述半导体衬底基板可以直接为硅衬底、或锗衬底、或硅锗衬底、或镓砷衬底等。
进一步的,所述在基板10表面制备石墨薄膜200之前,还需要对所述半导体基板10进行清洗。
具体的,所述半导体基板10可以采用乙醇或丙酮等有机溶剂在超声波清洗设备中进行清洗;当然,所述半导体基板10清洗完成后还应进行干燥化处理。
通过对所述半导体基板10的表面进行清洗,便可以获得清洁的基板表面,这样有利于所述石墨薄膜200的沉积,并能有效的提高基板与薄膜之间的膜基结合力以及成膜的均匀性。
在此基础上,进一步的,在以所述石墨掩膜层20为掩膜进行离子注入之后,还应去除所述石墨掩膜层20,并清洗离子注入后的所述半导体基板10。
这里需要说明的是,所述石墨掩膜层20在经过离子注入之后,其内部也相应地存在微量的注入离子,且这些注入离子可以存在于石墨晶体的晶格间隙中;也就是说,这些注入离子是以所述石墨晶体为载体而存在于所述石墨掩膜层20中的。基于此,当将所述石墨掩膜层20去除之后,所述注入离子便失去了依附的载体,从而也可以同时去除。
这里,所述石墨掩膜层20的去除方法可以是干法刻蚀或者湿法刻蚀。其中,干法刻蚀的反应产物是挥发性的气体,采用干法刻蚀可以更加高效的去除所述石墨掩膜层20而不会造成掩膜层残留的问题;此外,干法刻蚀具有相对较高的反应效率,因而可以有效的节省工艺时间。
基于上述理由,本发明实施例优选采用干法刻蚀去除所述石墨掩膜层20;其中,所述干法刻蚀具体可以包括等离子体刻蚀。
下面将对所述等离子体刻蚀的原理进行具体说明:在低压环境中,反应气体在射频功率的激发下产生电离并形成等离子体;该等离子体由带电的电子和离子组成,反应腔内的气体在电子的撞击下,除了转变成离子外,还能吸收能量并形成大量的活性反应基团;该活性反应基团和需要进行刻蚀的物质表面发生化学反应并形成挥发性的反应生成物;该反应生成物脱离被刻蚀物质的表面,并被真空系统抽出腔体。
基于上述原理,所述等离子体刻蚀可以包括任何能够产生氧气等离子体的刻蚀;通过所述氧气等离子体和所述石墨之间发生化学反应并生成挥发性物质,便可以将所述石墨掩膜层20去除。
在此基础上,本发明实施例优选采用氧气等离子体刻蚀去除所述石墨掩膜层20。这里,所述氧气等离子体可以直接由氧气发生电离而形成,因此具有相对较高的纯度,且不会形成副产物。
进一步的,在去除所述石墨掩膜层20之后,还需将离子注入后的所述半导体基板10进行清洗。这里可以通过有机清洗液、紫外光照和去离子水的结合来对所述半导体基板10进行清洗。通过清洗离子注入后的所述半导体基板10,可以有效的降低后续工艺过程中颗粒污染物的累积,从而提高产品的良率。
下面提供一具体的实施例对所述离子注入工艺进行完整的描述。如图5所示,所述离子注入工艺可以包括如下步骤:
S01、清洗半导体基板10。
这里,所述半导体基板10包括玻璃基板和位于所述玻璃基板表面的多晶硅。
S02、参考图2(a)所示,在半导体基板10的表面制备石墨薄膜200。
其中,所述石墨薄膜200的厚度为10-150nm。
这里可以通过磁控溅射法沉积所述石墨薄膜200。
S03、参考图4(a)和4(b)所示,在所述石墨薄膜200上涂覆光刻胶300,并通过一次光刻工艺形成光刻胶图案层30。
其中,所述光刻胶300为正性光刻胶。
这里,所述光刻胶300经过曝光和显影可以形成光刻胶去除部分和光刻胶保留部分,即上述的光刻胶图案层30。
S04、参考图4(c)所示,以所述光刻胶图案层30为掩膜,对所述石墨薄膜200进行刻蚀,从而形成石墨掩膜层20。
这里可以通过氧气等离子体对所述石墨薄膜200进行刻蚀处理。
S05、参考图2(b)所示,去除所述光刻胶图案层30。
这里可以采用光刻胶专用剥离液对其进行湿法剥离;其中,所述光刻胶专用剥离液的成分主要包括硝酸、硫酸和草酸。
S06、参考图2(c)所示,以所述石墨掩膜层20为掩膜进行离子注入。
在此情况下,高能离子便会直接注入到未被所述石墨掩膜层20覆盖的多晶硅的内部,从而改善所述多晶硅半导体层的性能。
S07、去除所述石墨掩膜层20,并清洗离子注入后的所述半导体基板10。
这里可以通过氧气等离子体刻蚀去除所述石墨掩膜层20。
通过上述步骤S01-S07,便可以完成所述离子注入工艺。其中,以所述石墨掩膜层20为掩膜进行离子注入,不仅可以有效的阻挡离子的轰击,还能快速高效的导热散热,从而避免热效应引起的掩膜层硬化变形的问题,且所述石墨掩膜层20易于通过等离子体刻蚀进行去除,不会存在掩膜层残留的现象,这样便可以大大提高产品的良率。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种离子注入的方法,其特征在于,所述方法包括:
在基板表面制备石墨薄膜;
通过一次构图工艺形成石墨掩膜层;
以所述石墨掩膜层为掩膜进行离子注入。
2.根据权利要求1所述的方法,其特征在于,所述通过一次构图工艺形成石墨掩膜层具体包括:
在所述石墨薄膜上涂覆光刻胶,通过一次光刻工艺形成光刻胶图案层;
以所述光刻胶图案层为掩膜,对所述石墨薄膜进行干法刻蚀,形成所述石墨掩膜层;
去除所述光刻胶图案层。
3.根据权利要求2所述的方法,其特征在于,所述光刻胶图案层的去除方法包括湿法剥离。
4.根据权利要求1至3任一项所述的方法,其特征在于,所述在基板表面制备石墨薄膜具体包括:在半导体基板的表面沉积所述石墨薄膜;
其中,所述半导体基板包括导体/绝缘衬底基板和位于所述导体/绝缘衬底基板表面的半导体薄膜;或者,
所述半导体基板为半导体衬底基板。
5.根据权利要求4所述的方法,其特征在于,在基板表面制备石墨薄膜之前,所述方法还包括:
清洗所述半导体基板。
6.根据权利要求4所述的方法,其特征在于,在以所述石墨掩膜层为掩膜进行离子注入之后,所述方法还包括:
去除所述石墨掩膜层,并清洗离子注入后的所述半导体基板。
7.根据权利要求6所述的方法,其特征在于,所述去除所述石墨掩膜层具体包括:
采用干法刻蚀去除所述石墨掩膜层;
其中,所述干法刻蚀包括等离子体刻蚀。
8.根据权利要求7所述的方法,其特征在于,所述等离子体刻蚀包括氧气等离子体刻蚀。
9.根据权利要求1所述的方法,其特征在于,所述在基板表面制备石墨薄膜具体包括:通过磁控溅射或者等离子体增强化学气相沉积法在基板表面制备所述石墨薄膜。
10.根据权利要求1所述的方法,其特征在于,所述石墨薄膜的厚度为10-150nm。
CN201410205401.0A 2014-05-15 2014-05-15 一种离子注入的方法 Pending CN103972062A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410205401.0A CN103972062A (zh) 2014-05-15 2014-05-15 一种离子注入的方法
PCT/CN2014/088373 WO2015172505A1 (zh) 2014-05-15 2014-10-11 一种离子注入的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410205401.0A CN103972062A (zh) 2014-05-15 2014-05-15 一种离子注入的方法

Publications (1)

Publication Number Publication Date
CN103972062A true CN103972062A (zh) 2014-08-06

Family

ID=51241428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410205401.0A Pending CN103972062A (zh) 2014-05-15 2014-05-15 一种离子注入的方法

Country Status (2)

Country Link
CN (1) CN103972062A (zh)
WO (1) WO2015172505A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015172505A1 (zh) * 2014-05-15 2015-11-19 京东方科技集团股份有限公司 一种离子注入的方法
CN109824010A (zh) * 2019-01-21 2019-05-31 北京师范大学 一种基于离子注入技术的微纳颗粒二维图形化吸附工艺

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114460819B (zh) * 2022-01-14 2024-01-26 北京量子信息科学研究院 用于电子束曝光的对准标记及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440863B1 (en) * 1998-09-04 2002-08-27 Taiwan Semiconductor Manufacturing Company Plasma etch method for forming patterned oxygen containing plasma etchable layer
US20050112506A1 (en) * 2001-10-29 2005-05-26 Gunter Czech Photolithographic patterning process using a carbon hard mask layer of diamond-like hardness produced by a plasma-enhanced deposition process
KR20060134596A (ko) * 2005-06-23 2006-12-28 주식회사 하이닉스반도체 반도체 소자의 제조방법
US20100055882A1 (en) * 2008-09-03 2010-03-04 The Government of the United States of America, as rpresented by the Secretary of the Navy Junction Termination Extension with Controllable Doping Profile and Controllable Width for High-Voltage Electronic Devices
CN101903978A (zh) * 2007-12-21 2010-12-01 朗姆研究公司 用于注入光刻胶的保护层
CN102683184A (zh) * 2012-05-04 2012-09-19 上海华力微电子有限公司 一种离子注入阻挡层的制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002501284A (ja) * 1998-01-09 2002-01-15 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 電子放出材の製造のためのプラズマ処理法
CN203536373U (zh) * 2013-10-24 2014-04-09 中电电气(扬州)光伏有限公司 离子注入机的新型掩膜
CN103972062A (zh) * 2014-05-15 2014-08-06 京东方科技集团股份有限公司 一种离子注入的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440863B1 (en) * 1998-09-04 2002-08-27 Taiwan Semiconductor Manufacturing Company Plasma etch method for forming patterned oxygen containing plasma etchable layer
US20050112506A1 (en) * 2001-10-29 2005-05-26 Gunter Czech Photolithographic patterning process using a carbon hard mask layer of diamond-like hardness produced by a plasma-enhanced deposition process
KR20060134596A (ko) * 2005-06-23 2006-12-28 주식회사 하이닉스반도체 반도체 소자의 제조방법
CN101903978A (zh) * 2007-12-21 2010-12-01 朗姆研究公司 用于注入光刻胶的保护层
US20100055882A1 (en) * 2008-09-03 2010-03-04 The Government of the United States of America, as rpresented by the Secretary of the Navy Junction Termination Extension with Controllable Doping Profile and Controllable Width for High-Voltage Electronic Devices
CN102683184A (zh) * 2012-05-04 2012-09-19 上海华力微电子有限公司 一种离子注入阻挡层的制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015172505A1 (zh) * 2014-05-15 2015-11-19 京东方科技集团股份有限公司 一种离子注入的方法
CN109824010A (zh) * 2019-01-21 2019-05-31 北京师范大学 一种基于离子注入技术的微纳颗粒二维图形化吸附工艺

Also Published As

Publication number Publication date
WO2015172505A1 (zh) 2015-11-19

Similar Documents

Publication Publication Date Title
US9805948B2 (en) Selective etching process of a mask disposed on a silicon substrate
CN103681293B (zh) 自对准双重图形化方法
US9087788B2 (en) Shallow trench and fabrication method
CN104882369A (zh) 碳化硅离子注入掺杂掩膜结构及其制备方法
CN103972062A (zh) 一种离子注入的方法
CN105047546B (zh) 增强离子植入的抗蚀剂去除的等离子体干式剥离预处理
CN103026497A (zh) 光吸收基板的制造方法以及用于制造其的成形模的制造方法
CN104037060B (zh) 多晶金属氧化物图形的制备方法
KR101919641B1 (ko) 높은 에칭 레이트를 제공하기 위한 방법
US10991594B2 (en) Method for area-selective etching of silicon nitride layers for the manufacture of microelectronic workpieces
CN110875172B (zh) 基板处理方法及半导体装置的制造方法
CN105006482B (zh) 一种石墨烯场效应晶体管的制备方法
KR101606377B1 (ko) 주입 포토레지스트를 위한 보호층
CN102543686A (zh) 半导体衬底聚酰亚胺工艺
CN102376552B (zh) 一种离子注入工艺中防止栅极损坏的方法
CN107359113B (zh) 一种使用RIE设备刻蚀InP材料的方法及刻蚀InP材料
CN111524796A (zh) 一种碳化硅功率器件制备中碳化硅外延片及其处理方法
CN103441071B (zh) 多晶硅栅干法刻蚀中收缩关键尺寸的方法
CN110828381A (zh) 阵列基板及其制备方法
CN102314099B (zh) 去除晶片上的光刻胶层的方法
JP5642427B2 (ja) プラズマ処理方法
JPS5936257B2 (ja) レジスト材料の剥離方法
JP2013008753A (ja) 球状光電変換素子の製造方法。
CN112397569A (zh) 一种用于表面声波滤波器的具有背面金属层的晶圆及其制造方法
JP2012243992A5 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140806