CN103441071B - 多晶硅栅干法刻蚀中收缩关键尺寸的方法 - Google Patents
多晶硅栅干法刻蚀中收缩关键尺寸的方法 Download PDFInfo
- Publication number
- CN103441071B CN103441071B CN201310337025.6A CN201310337025A CN103441071B CN 103441071 B CN103441071 B CN 103441071B CN 201310337025 A CN201310337025 A CN 201310337025A CN 103441071 B CN103441071 B CN 103441071B
- Authority
- CN
- China
- Prior art keywords
- photoresistance
- development
- wafer
- exposure
- critical size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种多晶硅栅干法刻蚀中收缩关键尺寸的方法，其中，包括如下步骤：将曝光、显影后的晶圆置于背烘装置的底板上；同时对上述曝光、显影后的晶圆进行背烘和电子束轰击，并根据工艺需要控制光阻收缩率；光阻收缩率满足工艺需要后，对上述曝光、显影后的晶圆停止背烘和电子束轰击；将上述停止背烘和电子束轰击的曝光、显影后的晶圆冷却至常温，之后进行后续工艺。本发明具有如下优点或者有益效果：通过电子束与背烘结合的方法，能快速收缩光阻，并能有效控制光阻收缩程度，满足工艺需求；同时增强了光阻的抗刻蚀能力，有效提高了刻蚀的选择比，在达到同样刻蚀目的效果时所需要的光刻胶的厚度减薄，从而节省光刻胶，减少了资源浪费。
Description
技术领域
本发明涉及半导体制备技术领域，尤其涉及一种多晶硅栅干法刻蚀中收缩关键尺寸的方法。
背景技术
多晶硅栅刻蚀是集成电路生产时CMOS器件形成的关键工艺之一，随着技术的进步和市场发展的要求，半导体器件尺寸不断缩小，对光刻工艺的要求也随之提高。在光刻中，对图像质量起关键作用的两个因素是分辨率（R=k*λ/NA）和焦深DOF=λ/2(NA)2，光刻工艺既要有好的分辨率来获得关键尺寸的图形，又要保持合适的焦深。而光刻工艺具有一定的极限，这造成了图形化的关键尺寸的不断缩小会达到或超过光刻工艺的极限的困境。为了获得更小尺寸的图形，要求有高的光刻分辨率，因此显影光的波长不断缩小，光学系统的数值孔径（NA）增加，这就使显影时聚焦深度减小，供干法刻蚀作为阻挡层的光阻的厚度不断减薄，这就对干法刻蚀中衬底层对光阻的选择比提出了更高的要求，在达到选择比极限光阻厚度不能降低的情况下，就要求平衡分辨率和焦深，通过其他途径来收缩关键尺寸，获得更小的关键尺寸。
目前普遍应用的缩小栅极光阻图形尺寸工艺方法采用在栅极干法刻蚀工艺中增加一步等离子体消减（trimming）的步骤，来缩小栅极图形的尺寸，从而使刻蚀出的多晶硅关键尺寸更小。这一等离子体消减的步骤可以针对光阻（PR:photoresist）进行，PRtrimming的同时会刻蚀底部抗反射涂层（BARC:BottomAnti-ReflectiveCoating），可以剩余更多的PR，但是经过PRtrimming后PR的高宽比会变大，容易发生PR倒塌的现象。也可以在BARC刻蚀后进行，这一工艺方法的问题是等离子体消减的工艺步骤的特殊工艺参数设定，这种设定是一种趋向各项同性的刻蚀步骤，容易在晶圆表面产生缺陷，为减小对下层材质的刻蚀和增大PR与BARC两侧的消减，这一工艺步骤采用含卤素气体（氟、氯或者溴化氢）加氧气，射频偏压能量（RFbiaspower）为零，使得反应腔侧壁附着的聚合物被富氧离子轰击掉落，使晶圆表面形成缺陷，而且等离子体的轰击也会恶化图形的线宽粗糙度（LWR）。第三种方法是在硬掩膜（hardmask）刻蚀完成后进行，但是trimming速率比较慢，影响产能。
中国专利（公开号：CN101752205A）公开了一种收缩线型图形特征尺寸的方法，包括：对作为掩膜的光阻图形进行离子注入，使得所述光阻图形的特征尺寸收缩。该发明提出的收缩线型图形特征尺寸的方法，其能够有效收缩光阻的特征尺寸，使得光阻线性边缘的粗糙度变得更加平滑，并保证整个晶圆的特征尺寸的均匀性，离子注入处理后的光阻在后续的蚀刻过程中抗蚀刻能力大大加强，而且有效降低密集图形与稀疏图形在特征尺寸缩减量上的差异即微负载效应。但这种方法在实现对光阻图形尺寸的收缩和固化的同时，也会对光阻的底层抗反射层进行离子注入，使之变性而改变其刻蚀特性而难以被刻蚀去除，存在潜在的工艺问题。
中国专利（公开号：CN102543712A）公开了一种新型栅极图形尺寸收缩方法，其步骤如下：1）将晶圆置于加热板上，上方设有紫外光源；2）使用紫外光对晶圆进行均匀照射；3）至光阻表面交联固化完成时，加热板进行加热；4）反应完成后，去掉紫外光，并进行常温冷却；5）进行光阻特征尺寸的量测。通过一种紫外光照射和热烘烤同时进行的新工艺方法，达到对栅极光阻图形关键尺寸进行收缩和改善刻蚀工艺条件的目的，非常适于实用。该发明的办法也适用于线型图形特征尺寸的收缩。但该发明的方法无法控制光阻图形关键尺寸的收缩程度，可能收缩不足或过渡，对后续工艺有影响，也存在潜在的工艺问题。
发明内容
针对上述存在的问题，本发明公开一种多晶硅栅干法刻蚀中收缩关键尺寸的方法。
为了实现上述目的，本发明采用如下技术方案：
一种多晶硅栅干法刻蚀中收缩关键尺寸的方法，其中，包括如下步骤：将曝光、显影后的晶圆置于背烘装置的底板上；同时对上述曝光、显影后的晶圆进行背烘和电子束轰击，并根据工艺需要控制光阻收缩率；光阻收缩率满足工艺需要后，对上述曝光、显影后的晶圆停止背烘和电子束轰击；将上述停止背烘和电子束轰击的曝光、显影后的晶圆冷却至常温，之后进行后续工艺。
上述的多晶硅栅干法刻蚀中收缩关键尺寸的方法，其中，同时对曝光、显影后的晶圆进行背烘和电子束轰击，具体为：对曝光、显影后的晶圆背面进行背烘加热，同时对曝光、显影后的晶圆表面的光阻图形进行电子束轰击。
上述的多晶硅栅干法刻蚀中收缩关键尺寸的方法，其中，通过调节电子束剂量和能量来控制光阻收缩率。
上述的多晶硅栅干法刻蚀中收缩关键尺寸的方法，其中，所述光阻收缩率为对曝光、显影后的晶圆进行背烘和电子束轰击前、后的光阻关键尺寸的比值。
上述的多晶硅栅干法刻蚀中收缩关键尺寸的方法，其中，所述电子束剂量为800-10000μC/cm2。
上述的多晶硅栅干法刻蚀中收缩关键尺寸的方法，其中，所述电子束能量为20-100GeV。
上述的多晶硅栅干法刻蚀中收缩关键尺寸的方法，其中，所述背烘的温度为40-120℃。
本发明具有如下优点或者有益效果：
通过电子束与背烘结合的方法，能快速收缩光阻，并能有效控制光阻收缩程度，满足工艺需求；同时增强了光阻的抗刻蚀能力，有效提高了刻蚀的选择比，在达到同样刻蚀目的效果时所需要的光刻胶的厚度减薄，从而节省光刻胶，减少了资源浪费。
具体附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1是现有技术中采用普通工艺得到的曝光、显影后的晶圆的结构示意图；
图2是本发明实施例中同时对曝光、显影后的晶圆进行背烘和电子束轰击的结构示意图；
图3是本发明实施例中经过背烘和电子束轰击后的曝光、显影后的晶圆的结构示意图；
图4是本发明实施例中经过背烘和电子束轰击后的曝光、显影后的晶圆刻蚀后的结构示意图。
参见图1——图4，1、1'为曝光、显影后的晶圆；11、11'为衬底层；12、12'为多晶硅层；13、13'为硬掩膜层；14、14'为BARC层；15、15'为光阻图形；2为背烘装置；3为电子束。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
作为本发明的一个实施例，本实施例涉及一种多晶硅栅干法刻蚀中收缩关键尺寸的方法，其中，包括如下步骤：将曝光、显影后的晶圆置于背烘装置的底板上；同时对上述曝光、显影后的晶圆进行背烘和电子束轰击，并根据工艺需要控制光阻收缩率；光阻收缩率满足工艺需要后，对上述曝光、显影后的晶圆停止背烘和电子束轰击；将上述停止背烘和电子束轰击的曝光、显影后的晶圆冷却至常温，之后进行后续工艺。
本实施例中曝光、显影后的晶圆1，其结构包括在衬底层11上依次沉积的多晶硅层12、硬掩膜层13、BARC层14，以及晶圆表面的光阻图形15（即在晶圆表面通过旋涂光刻胶的方式上光阻后，经过曝光、显影后，在光阻上成像的图形），如图2所示，通过背烘装置2对曝光、显影后的晶圆1背面进行背烘加热，同时对曝光、显影后的晶圆1表面的光阻图形15进行电子束3轰击，电子与光阻分子发生碰撞，产生二次电子并使光阻分子离子化，以促进光阻内分子间的交联（cross-linking），从而使光阻发生从外而内的收缩和固化，得到如图3所示的结构。光阻收缩率，即光阻收缩的比例（电子束轰击前、后的光阻关键尺寸的比值）可以通过控制电子束剂量和能量控制，同时，经过电子束轰击的光阻抗刻蚀性得到很大提高，刻蚀选择比也得到提高，与此同时，特定温度下进行背烘可以起到加速分子交联的速度和固化光阻的作用。
作为本发明的另一实施例，本实施例涉及一种多晶硅栅干法刻蚀中收缩关键尺寸的方法，本实施例在上述实施例的基础上进行了改进，具体为：本实施例根据工艺中光阻收缩率的要求严格控制温度、电子束剂量和能量与电子束轰击的时间；参见图2，在大气压下，将曝光、显影后的带有多晶硅光阻图形的晶圆1放置在有背烘装置2的底板上，对曝光、显影后的晶圆1背面进行背烘加热，逐步升温至60℃，同时对曝光、显影后的晶圆顶部用剂量为4000μC/cm2的高能量电子束3对曝光、显影后的晶圆进行轰击，时间为5s，停止背烘和电子束轰击，得到图3的光阻收缩关键尺寸后的示意图，常温冷却晶圆，检测至晶圆温度降为常温后进行后续的刻蚀工艺，最终得到如图4所示的刻蚀后的结构。
此外，如果现有技术采用普通工艺也要达到如图4所示的结构的刻蚀效果，那么在一开始的晶圆表面上光阻时，势必要旋涂更多的光刻胶，如图1所示，将图1和图2对比，可以明显的看出，本发明实施例中的光阻图形15明显比现有技术普通工艺中的光阻图形15'薄，即本发明实施例中使用的光刻胶较现有技术普通工艺中的光刻胶使用量要少得多，节约了资源，降低了成本。
本发明应用的技术节点为65/55nm或者45/40nm，应用的技术平台为Logic、HV或者CIS。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (6)
1.一种多晶硅栅干法刻蚀中收缩关键尺寸的方法，其特征在于，包括如下步骤：
将曝光、显影后的晶圆置于背烘装置的底板上；
同时对上述曝光、显影后的晶圆进行背烘和电子束轰击，并根据工艺需要控制光阻收缩率；
光阻收缩率满足工艺需要后，对上述曝光、显影后的晶圆停止背烘和电子束轰击；
将上述停止背烘和电子束轰击的曝光、显影后的晶圆冷却至常温，之后进行后续工艺；
其中同时对曝光、显影后的晶圆进行背烘和电子束轰击，具体为：对曝光、显影后的晶圆背面进行背烘加热，同时对曝光、显影后的晶圆表面的光阻图形进行电子束轰击。
2.根据权利要求1所述的多晶硅栅干法刻蚀中收缩关键尺寸的方法，其特征在于，通过调节电子束剂量和能量来控制光阻收缩率。
3.根据权利要求1或2所述的多晶硅栅干法刻蚀中收缩关键尺寸的方法，其特征在于，所述光阻收缩率为对曝光、显影后的晶圆进行背烘和电子束轰击前、后的光阻关键尺寸的比值。
4.根据权利要求1-2中任一项所述的多晶硅栅干法刻蚀中收缩关键尺寸的方法，其特征在于，所述电子束剂量为800-10000μC/cm2。
5.根据权利要求1-2中任一项所述的多晶硅栅干法刻蚀中收缩关键尺寸的方法，其特征在于，所述电子束能量为20-100GeV。
6.根据权利要求1所述的多晶硅栅干法刻蚀中收缩关键尺寸的方法，其特征在于，所述背烘的温度为40-120℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310337025.6A CN103441071B (zh) | 2013-08-02 | 2013-08-02 | 多晶硅栅干法刻蚀中收缩关键尺寸的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310337025.6A CN103441071B (zh) | 2013-08-02 | 2013-08-02 | 多晶硅栅干法刻蚀中收缩关键尺寸的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103441071A CN103441071A (zh) | 2013-12-11 |
| CN103441071B true CN103441071B (zh) | 2016-03-23 |
Family
ID=49694759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310337025.6A Active CN103441071B (zh) | 2013-08-02 | 2013-08-02 | 多晶硅栅干法刻蚀中收缩关键尺寸的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103441071B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105470120A (zh) * | 2014-06-18 | 2016-04-06 | 上海华力微电子有限公司 | 多晶硅刻蚀方法 |
| CN105355538A (zh) * | 2014-08-21 | 2016-02-24 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种刻蚀方法 |
| US9852923B2 (en) * | 2015-04-02 | 2017-12-26 | Applied Materials, Inc. | Mask etch for patterning |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102543712A (zh) * | 2012-01-18 | 2012-07-04 | 上海华力微电子有限公司 | 一种新型栅极图形尺寸收缩方法 |
| CN102983067A (zh) * | 2011-09-07 | 2013-03-20 | 中国科学院微电子研究所 | 混合线条的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4769725B2 (ja) * | 2003-10-08 | 2011-09-07 | アプライド マテリアルズ イスラエル リミテッド | 測定システム及び方法 |
-
2013
- 2013-08-02 CN CN201310337025.6A patent/CN103441071B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102983067A (zh) * | 2011-09-07 | 2013-03-20 | 中国科学院微电子研究所 | 混合线条的制造方法 |
| CN102543712A (zh) * | 2012-01-18 | 2012-07-04 | 上海华力微电子有限公司 | 一种新型栅极图形尺寸收缩方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103441071A (zh) | 2013-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102489215B1 (ko) | 유사 원자층 에칭 방법 | |
| JP4733214B1 (ja) | マスクパターンの形成方法及び半導体装置の製造方法 | |
| US9773675B2 (en) | 3D material modification for advanced processing | |
| JP5858496B2 (ja) | 多段階イオン注入を利用してパターニングされたフォトレジストを修正する方法およびシステム | |
| CN103887224B (zh) | 一种形成浅沟槽隔离的方法 | |
| WO2016003575A2 (en) | Localized stress modulation for overlay and epe | |
| TW201330094A (zh) | 具有多重射頻功率之三極體反應器設計 | |
| CN103441071B (zh) | 多晶硅栅干法刻蚀中收缩关键尺寸的方法 | |
| Iwase et al. | Progress and perspectives in dry processes for nanoscale feature fabrication: fine pattern transfer and high-aspect-ratio feature formation | |
| CN102543712B (zh) | 一种栅极图形尺寸收缩方法 | |
| TW200952069A (en) | Plasma processing method and computer readable storage medium | |
| TW201229692A (en) | Method of reducing surface roughness of a resist feature, method of modifying roughness in a pattented resiste feature, and system for processing resist feature | |
| CN107644812B (zh) | 基片刻蚀方法 | |
| JPS58157975A (ja) | プラズマエツチング方法 | |
| CN103730351A (zh) | 刻蚀后的灰化方法及磁传感器的形成方法 | |
| TWI653507B (zh) | 用於減低微影製程後線寬粗糙度之電漿方法 | |
| US9543164B2 (en) | Etching method | |
| KR100379210B1 (ko) | 반도체 웨이퍼 애싱 방법 | |
| US10366902B2 (en) | Methods for cyclic etching of a patterned layer | |
| JP6725518B2 (ja) | パターニングフィーチャーを加工するための多重露光処理 | |
| US10658188B2 (en) | Method of manufacturing a semiconductor device | |
| KR20130124149A (ko) | 이온 주입을 사용하는 기판 패턴화된 특징부들의 수정 방법 및 시스템 | |
| WO2017213817A1 (en) | Organic mandrel protection process | |
| CN105097494A (zh) | 刻蚀方法 | |
| CN115884661A (zh) | 磁隧道结的刻蚀掩模方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |