KR20070001751A - 반도체 소자 스토리지 노드 콘택의 형성 방법 - Google Patents

반도체 소자 스토리지 노드 콘택의 형성 방법 Download PDF

Info

Publication number
KR20070001751A
KR20070001751A KR1020050057384A KR20050057384A KR20070001751A KR 20070001751 A KR20070001751 A KR 20070001751A KR 1020050057384 A KR1020050057384 A KR 1020050057384A KR 20050057384 A KR20050057384 A KR 20050057384A KR 20070001751 A KR20070001751 A KR 20070001751A
Authority
KR
South Korea
Prior art keywords
photoresist pattern
hard mask
nitride layer
storage node
dipole
Prior art date
Application number
KR1020050057384A
Other languages
English (en)
Inventor
정구민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050057384A priority Critical patent/KR20070001751A/ko
Publication of KR20070001751A publication Critical patent/KR20070001751A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자 스토리지 노드 콘택의 형성 방법이 제공된다. 반도체 소자 스토리지 노드 콘택의 형성 방법은 (a)모스 트랜지스터와 같은 반도체 소자가 형성되어 있는 반도체 기판 상에 층간절연막이 형성되고, 층간절연막 상에 형성되는 하드마스크 나이트라이드층 상에 가로방향의 해상력을 극대화하여 작은 라인이 70~80nm의 폭이 되도록 KrF 다이폴 y 조명계를 이용하여 제1 포토레지스트 패턴을 형성하는 단계, (b)포토레지스트 패턴을 식각마스크로 하드마스크 나이트라이드층을 식각하는 단계, (c)제1 포토레지스트 패턴을 제거해주는 단계,(d)상기 단계에 의해 형성된 하드마스크 나이트라이드층 상에 식각후 남아있는 하드마스크 나이트라이드층과 일부영역이 오버래핑 되도록 KrF 다이폴 x 조명계를 이용하여 해상도가 극대화 되도록 X방향으로로 배열된 제2 포토레지스트 패턴을 형성하는 단계, 및 (e)제2 포토레지스트 패턴을 식각마스크로 층간절연막을 식각하는 단계를 포함한다.
반도체 소자, 스토리지 노드 콘택, 6F2, KrF

Description

반도체 소자 스토리지 노드 콘택의 형성 방법{Method for fabricating storage node contact of semiconductor device}
도 1a은 종래의 8F2의 셀크기를 가지는 반도체 소자의 스토리지 노드 콘택(storage node contact) 패턴을 나타내는 평면도이다.
도 1b는 6F2의 셀사이즈를 가진 반도체 소자의 스토리지 노드 콘택홀 패턴을 보여주는 평면도이다.
도 2은 6F2 셀사이즈를 가진 반도체 소자의 스토리지 노드 콘택홀을 형성하기 위해 다이폴 조명계를 적용했을때 y방향으로 브릿지(bridge)가 발생함을 보여주는 도면이다.
도 3은 본 발명의 실시예에 따른 반도체 소자 스토리지 노드 콘택의 형성 방법을 설명하기 위한 공정흐름도이다.
도 4a 내지 4e는 도 3의 각 공정 단계에 따른 공정 평면도들이다.
도 5는 제1 포토레지스트 패턴(410)을 형성함에 있어서 가로방향의 해상력을 극대화하기 위한 다이폴 y 조명계를 나타내는 도면이다.
도 6은 제2 포토레지스트 패턴(440)을 형성하기 위해 사용되는 해상도가 극대화되도록 X방향으로 배열된 다이폴 x 조명계를 나타내는 도면이다.
도 7은 도 4b의 단면도를 나타낸다.
본 발명은 반도체 소자 스토리지 노드 콘택의 형성 방법에 관한 것으로서, 보다 상세하게는 종래에 사용되던 KrF 다이폴 조명계를 이용하여 6F2의 셀크기를 가진 반도체 소자의 스토리지 노드 콘택의 형성 방법에 관한 것이다.
도 1a는 종래의 8F2의 셀크기를 가지는 반도체 소자의 스토리지 노드 콘택(storage node contact) 패턴을 나타내는 평면도이다.
도 1a에 도시된 바와 같이 종래에 8F2의 셀크기를 가지는 반도체 소자를 제조함에 있어서 100nm 공정의 스토리지 노드 콘택(SNC) 패턴은 장축인 y축 방향으로는 각 스토리지 노드 콘택간 간격이 넓어, 즉 공정마진이 있어, KrF 다이폴(dipole) 조명계를 이용하여 X축 방향으로만 해상력(resolution)을 극대화시켜 스토리지 노드 콘택 간에 서로 브릿지(bridge)가 발생하지 않고 규칙적으로(uniformity) 형성하였다.
그러나, 6F2의 셀사이즈를 가지는 반도체 소자에 있어서는 셀 밀도(cell density)가 매우 작아져 스토리지 노드 콘택 패턴의 장축방향, 즉 y축 방향의 스토리지 노드 콘택홀 간격이 70~80nm 수준으로 공정 여유가 없어져 다이폴(dipole) 조명계만으로는 X축방향으로는 패터닝이 가능하나, Y축 방향으로의 패터닝은 불가능 하게 되었다.
도 1b는 6F2의 셀사이즈를 가진 반도체 소자의 스토리지 노드 콘택홀 패턴을 보여주는 평면도이다.
도 2은 6F2 셀사이즈를 가진 반도체 소자의 스토리지 노드 콘택홀을 형성하기 위해 KrF 크로스폴(crosspole) 조명계를 적용했을때 y방향으로 브릿지(bridge)가 발생함을 보여주는 도면이다.
따라서, 상기와 같은 문제로 인해 종래의 KrF 조명계 대신에 ArF와 같이 해상력이 보다 큰 조명계, 예컨대 ArF의 사용이 불가피하다.
본 발명이 이루고자 하는 기술적 과제는 ArF 조명계와 같이 해상력이 뛰어난 조명계로 교체를 하지 않고 종래의 KrF조명과 dipole 조명계를 이용하여 6F2의 셀크기를 가진 반도체 소자의 스토리지 노드 콘택의 형성 방법을 제공하는데에 있다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기의 기술적 과제를 해결하기 위한 본 발명의 실시예에 따른 반도체 소자 스토리지 노드 콘택의 형성 방법은 (a)모스 트랜지스터와 같은 반도체 소자가 형성 되어 있는 반도체 기판 상에 층간절연막이 형성되고, 층간절연막 상에 형성되는 하드마스크 나이트라이드층 상에 가로방향의 해상력을 극대화하여 작은 라인이 70~80nm의 폭이 되도록 다이폴 y 조명계를 이용하여 제1 포토레지스트 패턴을 형성하는 단계, (b)포토레지스트 패턴을 식각마스크로 하드마스크 나이트라이드층을 식각하는 단계, (c)제1 포토레지스트 패턴을 제거해주는 단계,(d)상기 단계에 의해 형성된 하드마스크 나이트라이드층 상에 식각후 남아있는 하드마스크 나이트라이드층과 일부영역이 오버래핑 되도록 다이폴 x 조명계를 이용하여 해상도가 극대화 되도록 X방향으로로 배열된 제2 포토레지스트 패턴을 형성하는 단계, 및 (e)제2 포토레지스트 패턴을 식각마스크로 하드마스크 나이트라이드층을 식각하는 단계를 포함한다.
그리고, 이때 상기 작은 라인이 70~80nm의 폭을 가지도록 형성해 주는 단계는, 가로방향의 해상력을 극대화하여 먼저 100nm 정도의 폭을 가지는 라인을 형성하는 단계, 및 식각 descum 공정에 의해 70~80nm 수준으로 작게 만들어주는 단계로 구성되는 것을 특징으로 한다.
상기에서 사용된 다이폴 x, 다이폴 y 조명은 모두 KrF를 이용한 조명임을 특징으로 한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 첨부 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
또한, 도면에서 층과 막 또는 영역들의 크기 두께는 명세서의 명확성을 위하여 과장되어 기술된 것이며, 어떤 막 또는 층이 다른 막 또는 층의 "상에" 형성된다라고 기재된 경우, 상기 어떤 막 또는 층이 상기 다른 막 또는 층의 위에 직접 존재할 수도 있고, 그 사이에 제3의 다른 막 또는 층이 개재될 수도 있다.
도 3은 본 발명의 실시예에 따른 반도체 소자 스토리지 노드 콘택의 형성 방법을 설명하기 위한 공정흐름도이고, 도 4a 내지 4e는 도 3의 각 공정 단계에 따른 공정 평면도들이다.
본 발명의 실시예에 따른 반도체 소자 스토리지 노드 콘택을 형성하기 위해서는 먼저, 도 4a에 도시된 바와 같이 다이폴 y 조명계를 이용하여 제1 포토레지스트 패턴을 형성한다(S310).
모스 트랜지스터(MOS Transistor)와 같은 반도체 소자가 형성되어 있는 반도체 기판 상에는 층간절연막이 형성되고, 상기 층간절연막 상에는 후에 층간절연막을 식각할 때 사용되는 하드마스크로(hard mask)로서 나이트라이드(nitride; 400))막, 구체적으로는 실리콘나이트라이드(SiNx)막이 형성된다.
이러한 하드마스크 나이트라이드막(400) 상에 포토레지스트막을 형성하고, 가로방향의 해상력을 극대화하여 작은 라인이 70~80nm의 폭이 되도록 KrF를 이용한 다이폴(dipole) y 조명계를 광원(light source)으로 사용한 조명계를 이용하여 제1 포토레지스트 패턴(410)을 형성한다.
도 5는 제1 포토레지스트 패턴(410)을 형성함에 있어서 가로방향의 해상력을 극대화하기 위한 다이폴 y 조명계를 나타내는 도면이다.
도 4a에서는 도 5에 나타난 가로방향으로 최대의 해상도를 가지는 다이폴 y 조명계를 이용하여 70~80nm의 라인 폭을 가지는 제1 포토레지스트 패턴(410)을 형성하였으나, 70~80nm의 라인 폭을 가지는 제1 포토레지스트 패턴(410)은 약 100nm정도의 폭을가지는 포토레지스트 패턴을 먼저 형성한 후, 식각데스컴(etch descum) 공정을 이용하여 79~80nm 수준의 라인폭을 가지도록 해주는 공정을 사용하여도 무방하다. 즉, 최대의 해상도를 가지는 다이폴 y 조명계를 사용하는 경우에는 식각데스컴 공정은 필요로 하지 아니한다.
다음으로, 도 4b에 도시된 바와 같이 제1 포토레지스트 패턴(410)을 식각마스크로 이용하여 하드마스크 나이트라이드층(400)을 식각하여 층간절연막(420)을 노출시킨다(S320).
그 결과 도 7에 도시된 바와 같이 반도체 소자가 형성된 반도체 기판(430) 상에 층간절연막(420)이, 층간절연막(420) 상에 일정한 하드마스크 나이트라이드층(400) 패턴이 형성되게 된다.
다음으로, 제1 포토레지스트 패턴(410)을 제거해준다(S330).
다음으로, 도 4c에 도시된 바와 같이 다이폴 x 조명계를 이용하여 x방향으로 배열된 제2 포토레지스트 패턴(440)을 형성한다(S340).
본 단계를 보다 상세하게 설명하면, 하드마스크 나이트라이드층 패턴(400)상에 식각 후 남아 있는 하드마스크 나이트라이드층(400)과 일부영역이 오버래핑(overlaping) 되도록 KrF 다이폴 x 조명계를 이용하여 해상도가 극대화 되도록 X 방향으로 배열된 제2 포토레지스트 패턴(440)을 형성한다.
도 6은 제2 포토레지스트 패턴(440)을 형성하기 위해 사용되는 해상도가 극대화되도록 X방향으로 배열된 다이폴 x 조명계를 나타내는 도면이다.
다음으로, 도 4d에 도시된 바와 같이 제2 포토레지스트 패턴(440)을 식각마스크로 층간절연막(420)을 식각해 준다(S350).
그 결과, 앞의 단계에서 식각후에 잔존하던 하드마스크 나이트라이드층(400)의 일부영역이 x 방향으로 다시 식각되고, 궁극적으로 형성하고자하는 스토리지 노드 콘택홀이 완성되게 된다.
그 후, 도 4e에 도시된 바와 같이 하드마스크 나이트라이드층(400)을 제거해주면 스토리지 노드 콘택홀이 완성된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에 서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
본 발명의 실시예에 따른 에 의하면 ArF 광원과 같이 새로운 광원을 도입할 필요없이 종래의 KrF를 이용한 dipole 조명계를 이용하여 6F2의 셀크기를 가진 반도체 소자의 스토리지 노드 콘택을 형성할 수 있게 된다.

Claims (2)

  1. (a) 모스 트랜지스터와 같은 반도체 소자가 형성되어 있는 반도체 기판 상에 층간절연막이 형성되고, 상기 층간절연막 상에 형성되는 하드마스크 나이트라이드층 상에 가로방향의 해상력을 극대화하여 작은 라인이 70~80nm의 폭이 되도록 KrF 다이폴 y 조명계를 이용하여 제1 포토레지스트 패턴을 형성하는 단계;
    (b) 상기 제1 포토레지스트 패턴을 식각마스크로 상기 하드마스크 나이트라이드층을 식각하는 단계;
    (c) 상기 제1 포토레지스트 패턴을 제거해주는 단계;
    (d) 상기 단계에 의해 형성된 하드마스크 나이트라이드층 상에 식각후 남아있는 상기 하드마스크 나이트라이드층과 일부영역이 오버래핑 되도록 KrF 다이폴 x 조명계를 이용하여 해상도가 극대화 되도록 X방향으로 배열된 제2 포토레지스트 패턴을 형성하는 단계; 및
    (e) 상기 제2 포토레지스트 패턴을 식각마스크로 상기 층간절연막을 식각하고, 상기 하드마스크 나이트라이드층을 제거하는 단계를 포함하는 반도체 소자 스토리지 노드 콘택의 형성 방법.
  2. 제 1 항에 있어서,
    상기 작은 라인이 70~80nm의 폭을 가지도록 형성해 주는 단계는,
    가로방향의 해상력을 극대화하여 먼저 100nm 정도의 폭을 가지는 라인을 형성하는 단계; 및
    식각 descum 공정에 의해 70~80nm 수준으로 작게 만들어주는 단계로 구성되는 것을 특징으로 하는 반도체 소자 스토리지 노드 콘택의 형성 방법.
KR1020050057384A 2005-06-29 2005-06-29 반도체 소자 스토리지 노드 콘택의 형성 방법 KR20070001751A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050057384A KR20070001751A (ko) 2005-06-29 2005-06-29 반도체 소자 스토리지 노드 콘택의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050057384A KR20070001751A (ko) 2005-06-29 2005-06-29 반도체 소자 스토리지 노드 콘택의 형성 방법

Publications (1)

Publication Number Publication Date
KR20070001751A true KR20070001751A (ko) 2007-01-04

Family

ID=37869089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050057384A KR20070001751A (ko) 2005-06-29 2005-06-29 반도체 소자 스토리지 노드 콘택의 형성 방법

Country Status (1)

Country Link
KR (1) KR20070001751A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100902582B1 (ko) * 2007-10-25 2009-06-11 주식회사 동부하이텍 반도체 장치의 콘택트 홀 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100902582B1 (ko) * 2007-10-25 2009-06-11 주식회사 동부하이텍 반도체 장치의 콘택트 홀 형성 방법

Similar Documents

Publication Publication Date Title
US8309463B2 (en) Method for forming fine pattern in semiconductor device
US20080299776A1 (en) Frequency doubling using spacer mask
JP2005150333A (ja) 半導体装置の製造方法
KR20080022387A (ko) 반도체 메모리 소자의 비트라인 형성 방법
US6448179B2 (en) Method for fabricating semiconductor device
CN101335184B (zh) 形成半导体器件的微图案的方法
KR100471410B1 (ko) 반도체소자의 비트라인 콘택 형성방법
KR100527577B1 (ko) 반도체소자의 제조방법
KR20070001751A (ko) 반도체 소자 스토리지 노드 콘택의 형성 방법
KR100894102B1 (ko) 고집적화된 반도체 메모리소자의 제조방법
US20090162794A1 (en) Method for fabricating semiconductor device
KR20110001289A (ko) 리소그래피용 마스크
CN111403269B (zh) 图案化结构的制作方法
KR100275934B1 (ko) 반도체장치의 미세도전라인 형성방법
KR100390999B1 (ko) 반도체소자의 형성방법
KR20090069770A (ko) 미세 콘택홀을 갖는 상변화 메모리 소자의 제조방법
KR100252887B1 (ko) 반도체소자의 제조방법
KR101067874B1 (ko) 반도체 소자의 제조 방법
KR20110012796A (ko) 반도체 소자의 제조 방법
KR20070075981A (ko) 반도체 소자의 제조 방법
KR20070055243A (ko) 반도체 소자의 오버레이 패턴 형성방법
KR20050073363A (ko) 반도체 소자의 콘택홀 형성방법
JPH0536926A (ja) 電極形成方法
KR20060038587A (ko) 콘택 영역을 증가시킬 수 있는 반도체 소자 제조 방법
KR20020040270A (ko) 반도체소자 콘택 식각 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination