KR100902582B1 - 반도체 장치의 콘택트 홀 형성 방법 - Google Patents

반도체 장치의 콘택트 홀 형성 방법 Download PDF

Info

Publication number
KR100902582B1
KR100902582B1 KR1020070107856A KR20070107856A KR100902582B1 KR 100902582 B1 KR100902582 B1 KR 100902582B1 KR 1020070107856 A KR1020070107856 A KR 1020070107856A KR 20070107856 A KR20070107856 A KR 20070107856A KR 100902582 B1 KR100902582 B1 KR 100902582B1
Authority
KR
South Korea
Prior art keywords
contact hole
hole
krf
contact
pattern
Prior art date
Application number
KR1020070107856A
Other languages
English (en)
Other versions
KR20090042010A (ko
Inventor
김주현
전승호
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070107856A priority Critical patent/KR100902582B1/ko
Publication of KR20090042010A publication Critical patent/KR20090042010A/ko
Application granted granted Critical
Publication of KR100902582B1 publication Critical patent/KR100902582B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 장치의 콘택트 홀 형성 방법에 관한 것으로, 소정의 기판상에 콘택(contact) 마스크로 사용될 KrF용 감광막 패턴을 형성하는 공정과; 상기 형성된 KrF용 감광막 패턴 상에 조명 모드에서 디폴(dipole)을 사용하여 게이트 패턴의 X축 방향으로 콘택트 홀(Contact hole)을 배치하는 공정과; 상기 콘택트 홀이 배치된 KrF용 감광막 패턴에 노광을 조사하여 콘택트 홀을 형성하는 공정을 포함하여 이루어지며, KrF 공정시 콘택트 홀(Contact hole)의 레이어(layer) 규칙을 제시하여 공정 원가 감소와 장비 효율성을 극대화하는 방법을 제공한다.
KrF, 콘택트 홀

Description

반도체 장치의 콘택트 홀 형성 방법{Method for contact hole pattern formation of semiconductor}
본 발명은 반도체 장치의 콘택트 홀 형성 방법에 관한 것으로, 더욱 상세하게는 불화크립톤(KrF)을 노광원으로 하여 반도체 장치의 흩어진(scattering) 콘택트 홀(contact hole) 패턴 형성 방법에 관한 것이다.
일반적으로, 반도체 소자의 패턴 형성에는 주로 포토리소그래피(Photo lithography) 공정을 이용하고 있다. 포토리소그래피 공정은 우선, 노광 및 현상 공정으로 포토레지스트 패턴을 형성하고, 그 후 상기 포토레지스트 패턴을 마스크로 하여 피식 각층을 식각하여 원하는 형태로 배선층, 콘택홀 등을 패턴 형성하는 방법이다. 여기서, 반도체 장치의 제조 공정 중 소자 간의 연결을 위해 폴리 실리콘(Poly Si)과 금속막 또는 폴리 실리콘과 폴리 실리콘 등과 같은 전도층이 연결되는 부분을 형성시키는 것을 콘택트(Contact) 공정이라 하고, 반도체 장치가 보다 고집적화됨에 따라서 콘택트 영역인 콘택트 홀(hole) 사이즈도 보다 미세화되어 가고 있다.
도 1(a,b)은 종래의 KrF 공정에서 홀 패턴을 나타낸 예시도이다.
일반적으로, 반도체 소자를 제조하기 위한 공정에 사용되는 CE-SEM(Critical Dimension-Scanning Electron Microscope)장비는 웨이퍼의 선폭을 촬영하여 획득한 이미지로부터 선폭을 측증하는 방법이다.
먼저, 도 1a와 같이 기판의 상부에 막질이 적층되어 있는 상태에서 포토레지스트(Photoresist)가 막질 상부에 적층된 후 콘택트 홀이 형성될 부분으로만 오픈(open)되는 구조로 노광 및 현상된다. 막질에 대하여 식각 공정을 수행하고 포토레지스트를 스트리핑(striping) 하면 콘택트 홀이 형성된다. 콘택트 홀의 경우 평면상에서 홀의 경계를 뚜렷하게 표시하는 데 어려움이 존재하여 동일한 기술에서도 다른 레이어(layer)에 비해서 디자인 룰(Design rule)이 크며 상위 기종의 장비(High NA, Low 파장 레이져)를 사용하게 된다. 하지만, 제품의 cost와 장비의 효율성을 생각하게 되면, 기존의 ArF로 진행되는 콘택트(Contact) 공정을 KrF로 전환하게 되면 많은 장점을 가지게 된다.
이때, KrF 공정으로의 전환에서 문제가 되는 것은 공정 마진의 확보이다. 도 1a는 플래시 메모리 제품에서 볼 수 있는 셀 홀(hole)의 배치 모양이다. 게이트 패턴(게이트 산화막, 게이트 도전막)과 동일한 방향으로만 홀이 형성이 된다. 도 1b는 배치된 홀(hole)을 KrF 공정에서 노멀(Normal)한 방법으로 패턴을 형성하여 SEM 이미지로 나타낸 경우, 홀의 경계가 명확히 정의되지 않게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 플래시 제품의 콘택트 홀의 레이어(layer) 규칙을 제시하여 ArF 공정을 KrF 공정으로 전환한다. 이를 통해 공정 원가 감소와 장비 효율성을 극대화하는 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명은 반도체 장치의 콘택트 홀 형성 방법에 있어서, 소정의 기판상에 콘택(contact) 마스크로 사용될 KrF용 감광막 패턴을 형성하는 공정과; 상기 형성된 KrF용 감광막 패턴 상에 조명 모드에서 디폴(dipole)을 사용하여 게이트 패턴의 X축 방향으로 콘택트 홀(Contact hole)을 배치하는 공정과; 상기 콘택트 홀이 배치된 KrF용 감광막 패턴에 노광을 조사하여 콘택트 홀을 형성하는 공정을 포함하여 이루어진다.
상기 콘택트 홀(Contact hole)은 직사각형의 홀(hole) 모양인 것을 특징으로 한다.
상기 콘택트 홀(Contact hole)을 배치하는 공정은 X축 방향의 전체 콘택트 홀 라인이 60 ~ 100nm 폭을 갖도록 하는 것을 특징으로 한다.
상기 콘택트 홀(Contact hole)을 배치하는 공정은 Y축 방향의 콘택트 홀 간의 간격이 20nm 이하의 크기를 갖도록 하는 것을 특징으로 한다.
본 발명은 ArF 공정을 KrF 공정으로 전환하여 원가 절감 및 KrF 장비의 효율성을 증가시키는 효과가 있다.
본 발명의 목적과 특징 및 장점은 첨부 도면 및 다음의 상세한 설명을 참조함으로써 더욱 쉽게 이해될 수 있을 것이다. 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 설명을 생략한다.
도 2는 KrF 공정시 조명 모드에 디폴(dipole)을 사용하여 홀 패턴을 나타낸 예시도이다.
KrF 공정 시 홀(hole) 패턴의 문제점을 해결하기 위해 마스크 와 포토레지시트 (mask & PR)을 가지고 조명 모드만 디폴(dipole)을 사용하여 정의한다. 도 2b에서 상기 디폴(dipole)을 사용한 경우 공정 마진이 향상되는 것을 확인할 수 있다. 노멀(normal)한 방법에서 디폴(dipole)의 전환은 공정 마진을 향상시켰으나, 셀 에지 홀(Cell Edge Hole)이 찌그러지는 문제가 발생한다.
도 3은 KrF 공정시 조명 모드에만 디폴(dipole) 사용에 따른 셀 에지(Cell edge) 패턴 왜곡현상을 나타낸 예시도이다.
KrF 포토레지스트에 디폴(dipole)을 사용하는 경우 촘촘한 패턴에 대해서는 공정 마진을 향상시키지만 독립적인 패턴에 대해서는 마진이 줄어들게 되어 셀 에지(Cell Edge) 패턴의 왜곡 현상이 발생하게 된다. 이러한 문제를 해결하기 위한 것이 흩어진 홀(scattering hole)을 생성하는 것이다. 모든 패턴에 대해서 흩어진 홀(scattering hole)을 만들어 모든 패턴을 동일한 조건으로 인식시키는 것이다. 이를 위해서 조명 모드의 변경도 필수적이다. 흩어진 홀(hole)이 평면(2D)에 전부 채워지기 때문에 디폴(dipole)을 사용하지는 못하게 된다. 본 발명에서는 플래시 메모리와 한 방향에 대해서만 홀이 생성되는 레이어(layer)에 대해서 디폴(dipole)의 조명 모드를 사용할 수 있는 새로운 흩어진 홀(scattering hole) 규칙을 제시한다.
도 4(a,b)는 흩어진 홀(scattering hole) 규칙에 의한 디폴(dipole) 조명모드에서 홀 패턴의 형성을 나타낸 예시도이다.
도 4(a,b)는 제 1 실시 예에 의해 흩어진 홀 규칙의 경우 정사각형으로 메인 홀(hole)과 동일한 모양을 하면서 크기만 작게 하는 방식으로 디폴(dipole) 조명 모드에서는 사용이 불가능하다. 홀(hole)의 사이즈를 작게하여 흩어진 홀(hole)을 생성시킨 경우 에지 홀(Edge hole)의 경우 기존과 같이 찌그러지는 것을 시뮬레이션을 통해 확인할 수 있다. 따라서, 디폴(dipole) 조명 모드를 사용하기 위해서는 기존의 규칙과 다른 방법이 필요하다.
도 5(a,b)는 본 발명에 따른 직사각형의 흩어진 홀(scattering hole)을 게이트 패턴 방향의 배치에 따른 홀 패턴의 형성을 나타낸 예시도이다.
도 5(a,b)는 제 2 실시 예에 따른 정사각형의 흩어진 홀(scattering hole)이 아닌 직사각형의 흩어진 홀(scattering hole)을 생성하고 모든 방향에 대한 홀(Hole)의 배치가 아닌 게이트 방향에 대해서만 배치하도록 하여 에지 홀(Edge hole)이 찌그러지는 현상을 해결한다. 이때, 직사각형의 흩어진 홀(scattering hole)의 경우 X축 방향의 전체 콘택트 홀 라인이 60 ~ 100nm 폭을 갖도록 하며, Y축 방향의 콘택트 홀 간의 간격이 20nm 이하의 크기를 갖도록 한다.
콘택트 홀의 배치공정에서 X축 방향에 대한 제약은 흩어진 홀(Scattering hole)이 웨이퍼(wafer)에 구현이 되지 않아야 하므로 KrF 분해능(resoulution)을 고려한 것이다. Y축 방향에 대해서는 메인 패턴보다 너무 작으면 에지 패턴(Edge pattern)이 X축 방향으로 찌그러지며, 너무 크면 Y축 방향으로 찌그러지므로 메인 패턴(main pattern)의 사이즈를 고려한 것이다.
도 6은 본 발명의 실시 예에 의한 반도체 소자의 패턴 형성 방법을 나타낸 흐름도이다.
KrF 공정 시 게이트 패턴(게이트 산화막, 게이트 도전막)과 동일한 방향으로 흩어진 홀(scattering hole)을 생성한다(S601). 홀(hole) 패턴 형성시 디폴(dipole)을 사용하여 마스크와 포토레지스트 (mask & PR)에 조명 모드로 노광을 조사한다(S603). 노광 장비는 마스크 패턴을 빛 등의 매체를 통해 웨이퍼로 전달하는 것으로서 빛의 파장이 짧을수록 해상도가 우수하며 고집적화의 노광 공정을 수행한다. 이때, 디폴(dipole) 조명 모드는 직사각형의 흩어진 홀(hole) 모양과 게이트 패턴의 X축 방향을 향하는 홀(hole) 배치를 적용하여 에지 패턴(Edge pattern)의 왜곡 현상 없이 KrF 포토레지스트의 콘택트홀(contact hole)을 형성한다.
한편, 본 발명에서 사용되는 용어(terminology)들은 본 발명에서의 기능을 고려하여 정의 내려진 용어들로써 이는 해당 분야에 종사하는 기술자의 의도 또는 관례 등에 따라 달라질 수 있으므로 그 정의는 본 발명의 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이상의 본 발명은 상기에 기술된 실시 예들에 의해 한정되지 않고 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.
도 1(a,b)은 종래의 KrF 공정에서 홀 패턴을 나타낸 예시도.
도 2는 KrF 공정시 조명 모드에 디폴(dipole)을 사용하여 홀 패턴을 나타낸 예시도.
도 3은 KrF 공정시 조명 모드에만 디폴(dipole) 사용에 따른 셀 에지(Cell edge) 패턴 왜곡현상을 나타낸 예시도.
도 4(a,b)는 Scattering hole 규칙에 의한 디폴(dipole) 조명모드에서 홀 패턴의 형성을 나타낸 예시도.
도 5(a,b)는 본 발명에 따른 직사각형의 흩어진 홀(scattering hole)을 게이트 패턴 방향의 배치에 따른 홀 패턴의 형성을 나타낸 예시도.
도 6은 본 발명의 실시 예에 의한 반도체 소자의 패턴 형성 방법을 나타낸 흐름도.

Claims (4)

  1. 소정의 기판상에 콘택(contact) 마스크로 사용될 KrF용 감광막 패턴을 형성하는 공정과;
    상기 형성된 KrF용 감광막 패턴 상에 조명 모드에서 디폴(dipole)을 사용하여 게이트 패턴의 X축 방향으로 콘택트 홀(Contact hole)을 배치하는 공정과;
    상기 콘택트 홀이 배치된 KrF용 감광막 패턴에 노광을 조사하여 콘택트 홀을 형성하는 공정을 포함하여 이루어진 반도체 장치의 콘택트 홀 형성 방법.
  2. 제 1항에 있어서,
    상기 콘택트 홀(Contact hole)은 직사각형의 홀(hole) 모양인 것을 특징으로 하는 반도체 장치의 콘택트 홀 형성 방법.
  3. 제 1항에 있어서,
    상기 콘택트 홀(Contact hole)을 배치하는 공정은 X축 방향의 전체 콘택트 홀 라인이 60 ~ 100nm 폭을 갖도록 하는 것을 특징으로 하는 반도체 장치의 콘택트 홀 형성 방법.
  4. 제 1항에 있어서,
    상기 콘택트 홀(Contact hole)을 배치하는 공정은 Y축 방향의 콘택트 홀 간의 간격이 20nm 이하의 크기를 갖도록 하는 것을 특징으로 하는 반도체 장치의 콘택트 홀 형성 방법.
KR1020070107856A 2007-10-25 2007-10-25 반도체 장치의 콘택트 홀 형성 방법 KR100902582B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070107856A KR100902582B1 (ko) 2007-10-25 2007-10-25 반도체 장치의 콘택트 홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070107856A KR100902582B1 (ko) 2007-10-25 2007-10-25 반도체 장치의 콘택트 홀 형성 방법

Publications (2)

Publication Number Publication Date
KR20090042010A KR20090042010A (ko) 2009-04-29
KR100902582B1 true KR100902582B1 (ko) 2009-06-11

Family

ID=40764935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070107856A KR100902582B1 (ko) 2007-10-25 2007-10-25 반도체 장치의 콘택트 홀 형성 방법

Country Status (1)

Country Link
KR (1) KR100902582B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008400A (ko) * 2002-07-18 2004-01-31 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
KR20040008766A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 반도체소자의 형성방법
KR20070001751A (ko) * 2005-06-29 2007-01-04 주식회사 하이닉스반도체 반도체 소자 스토리지 노드 콘택의 형성 방법
KR20070071104A (ko) * 2005-12-29 2007-07-04 주식회사 하이닉스반도체 스토리지노드컨택 형성을 위한 포토마스크 및 이를 이용한스토리지노드컨택 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008400A (ko) * 2002-07-18 2004-01-31 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
KR20040008766A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 반도체소자의 형성방법
KR20070001751A (ko) * 2005-06-29 2007-01-04 주식회사 하이닉스반도체 반도체 소자 스토리지 노드 콘택의 형성 방법
KR20070071104A (ko) * 2005-12-29 2007-07-04 주식회사 하이닉스반도체 스토리지노드컨택 형성을 위한 포토마스크 및 이를 이용한스토리지노드컨택 형성방법

Also Published As

Publication number Publication date
KR20090042010A (ko) 2009-04-29

Similar Documents

Publication Publication Date Title
JP5567248B2 (ja) ゲートパターンを形成するための二重露光二重レジスト層プロセス
KR101031465B1 (ko) 반도체 소자의 미세 콘택홀 형성 방법
TWI523074B (zh) 製造半導體結構的方法
Bencher et al. Gridded design rule scaling: taking the CPU toward the 16nm node
JP2007067376A (ja) 半導体製造におけるフォトリソグラフィのシステム及びその方法
KR100273703B1 (ko) 콘택관련 결함 및 콘택저항을 감소하기 위한 반도체 장치의 콘택구조 및 그 제조 방법
Lai et al. Computational aspects of optical lithography extension by directed self-assembly
TW200529295A (en) Method for manufacturing semiconductor device and method forming mask pattern data
US7316872B2 (en) Etching bias reduction
KR100902582B1 (ko) 반도체 장치의 콘택트 홀 형성 방법
KR20110078794A (ko) 반도체의 컨택트홀 마스크 설계 방법
CN101634806A (zh) 一种细线宽硅化物阻挡层图案形成方法
US20210089701A1 (en) Photomask and method for manufacturing photomask and semiconductor structure thereof
CN101382732A (zh) 制作图案化材料层的方法
CN104157556A (zh) 金属硬掩模开口刻蚀方法
JP2005055537A (ja) 設計パターンの作成方法、フォトマスクの製造方法、レジストパターンの形成方法及び半導体装置の製造方法
KR20120081653A (ko) 반도체 소자의 마스크 제조 방법
Ercken et al. Challenges in using optical lithography for the building of a 22 nm node 6T-SRAM cell
TWI822307B (zh) 製作選擇閘與字元線的雙重圖案方法
US8242021B2 (en) Method for manufacturing semiconductor device
KR100949889B1 (ko) 노광 마스크 및 이를 이용한 반도체 소자의 형성 방법
KR100586531B1 (ko) 패턴 밀도에 따른 패턴 식각 시간 설정 방법
TW202401132A (zh) 製造光罩的方法
KR20060134234A (ko) 미세 패턴 형성 방법
KR20090070704A (ko) 포토 마스크 및 그의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee