KR100813407B1 - 플래쉬 메모리 소자의 제조 방법 - Google Patents
플래쉬 메모리 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100813407B1 KR100813407B1 KR1020060085764A KR20060085764A KR100813407B1 KR 100813407 B1 KR100813407 B1 KR 100813407B1 KR 1020060085764 A KR1020060085764 A KR 1020060085764A KR 20060085764 A KR20060085764 A KR 20060085764A KR 100813407 B1 KR100813407 B1 KR 100813407B1
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- polysilicon film
- ion
- region
- etching
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 35
- 238000005468 ion implantation Methods 0.000 claims abstract description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- 229920005591 polysilicon Polymers 0.000 claims abstract description 34
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 23
- 150000002500 ions Chemical class 0.000 claims description 9
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 229910000073 phosphorus hydride Inorganic materials 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 19
- 230000007547 defect Effects 0.000 abstract description 4
- 230000004913 activation Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 플래쉬 메모리 소자의 제조 방법에 관한 것으로, 불순물의 종류, 농도 및 활성화 종류에 따라 식각 선택비가 다른 점을 이용하여 불순물이 다르게 이온주입이 된 폴리 실리콘막을 형성함으로써 소자간 패턴 간격에 따른 마이크로 로딩 현상을 제거할 수 있게 되고, 소자의 신뢰성 및 전기적 특성을 향상시킬 수 있다. 또한, 폴리 실리콘막 식각시 마스크 공정을 생략할 수 있기 때문에 감광막에 의한 결함을 방지할 수 있고, 공정 생략에 의해 비용을 절감할 수 있는 제조 방법에 대해 개시되어 있다.
플래쉬, 단차, 이온주입, 불순물, 게이트, 식각 선택비
Description
도 1 내지 도 6은 본 발명에 따른 플래쉬 메모리 소자의 제조 방법을 순차적으로 나타낸 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
101 : 반도체 기판 102 : 터널 산화막
103 : 폴리 실리콘막 104 : 제 1 감광막 패턴
105 : 제 2 감광막 패턴
본 발명은 플래쉬 메모리 소자의 제조 방법에 관한 것으로 특히, 다른 종류의 이온주입을 형성하는 플래쉬 메모리 소자의 제조 방법에 관한 것이다.
일반적으로, 플래쉬 메모리 공정 진행시 폴리 실리콘막을 형성한 후 감광막 패턴에 따라 게이트 패턴을 형성하고 식각 공정을 수행하여 폴리 실리콘 게이트를 형성한다. 또한, 각각 다른 종류 및 농도의 폴리 실리콘 게이트를 형성하기 위해서는 식각 공정 전후로 별도의 마스크 공정과 이온주입 공정을 추가해야 한다. 그러나, 소자의 집적도가 증가하여 마스크 패턴의 오픈영역이 좁아질수록 식각 속도가 감소하는 마이크로 로딩 현상(micro loading effects)이 심하게 발생하기 때문에 셀 영역과 주변 영역간의 프로파일(profile) 차이가 크게 나타나게 된다. 또한, 감광막 사용에 따라 식각시 콘(cone) 모양의 디펙(defect) 등의 결함을 발생할 수 있으므로 소자의 신뢰도 및 비용 면에서 불리하게 작용한다.
따라서, 본 발명은 불순물의 종류, 농도 및 활성화 종류에 따라 식각 선택비가 다른 점을 이용하여 포토 레지스트 마스크 공정을 생략한 공정으로 불순물이 다른 게이트를 형성하는 데 있다.
본 발명은 플래쉬 메모리 소자의 제조 방법에 관한 것으로, 반도체 기판 상부에 터널 산화막, 폴리 실리콘막 및 제 1 감광막 패턴을 형성하는 단계, 제 1 감광막 패턴의 개구부로 노출된 폴리 실리콘막에 제 1 이온주입을 수행하는 단계, 제 1 감광막 패턴을 제거하고 소정 영역이 오픈된 제 2 감광막 패턴을 형성하여 제 2 이온주입을 수행하는 단계 및 제 1 및 제 2 이온주입시 주입된 불순물의 농도차에 따른 식각 선택비를 이용한 식각 공정으로 상기 폴리 실리콘막의 제 1 영역 또는 제 2 영역을 식각하는 단계를 포함하는 플래쉬 메모리 소자의 제조 방법을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1 내지 도 6은 본 발명에 따른 플래쉬 메모리 소자의 제조 방법을 순차적으로 나타낸 단면도이다.
도 1을 참조하면, 반도체 기판(101) 상부에 터널 산화막(102) 및 폴리 실리콘막(103)을 형성한다. 폴리 실리콘막(103) 상부에 게이트 패턴에 따라 제 1 감광막 패턴(104)을 형성한다. 폴리 실리콘막(103)은 100 내지 10000Å의 두께로 형성한다.
도 2를 참조하면, 전체구조 상부에 제 1 이온주입을 수행하여 제 1 감광막(104)의 오픈 영역 사이에 드러나 있는 폴리 실리콘막(103)에 N+형 불순물을 주입한다. N+ 불순물로는 아세닉(asenic; As) 또는 포스핀(phospine)을 이용한다. 그러면, 노출된 폴리 실리콘막(103)에는 N+형의 이온주입 영역(N)이 형성되고, 그 이외의 폴리 실리콘막(103)에는 이온주입이 안 된다. 이온주입은 폴리 실리콘막(103)의 두께에 따라 균일한 불순물 농도를 얻기 위해 2회 이상 실시한다. 불순물로 아 세닉을 이용할 경우, 1E14 내지 5E15atoms/㎠의 도즈량, 20 내지 60KeV의 이온주입 에너지로 실시한다. 불순물로 포스핀을 이용할 경우에도 1E14 내지 5E15atoms/㎠의 도즈량, 20 내지 60KeV의 이온주입 에너지로 실시한다.
도 3을 참조하면, 제 1 감광막 패턴(도 2의 104)을 제거하고 폴리 실리콘막(103) 상부에 제 2 감광막 패턴(105)을 형성한다. 제 2 감광막 패턴(105)은 폴리 실리콘막(103) 중 N+형 불순물 이온주입이 안 된 부분중 적어도 한 부분이 노출되도록 패턴을 형성한다.
도 4를 참조하면, 전체구조 상부에 제 2 이온주입을 수행한다. 이온주입 공정으로 제 2 감광막 패턴(105)의 개구부로 노출된 폴리 실리콘막(103) 부분에 P+형 불순물을 주입한다. P+형 불순물로는 보론(boron, B)을 주입하여 P+형의 이온주입 영역(P)을 형성한다. 이때, 폴리 실리콘막(103)의 두께에 따라 균일한 불순물 농도를 얻기 위해 2회 이상의 이온주입을 실시한다. 이온주입은 1E14 내지 5E15atoms/㎠의 도즈량, 20 내지 60KeV의 이온주입 에너지로 실시한다.
도 5를 참조하면, 제 2 감광막 패턴(105)을 제거하고, 폴리 실리콘막(103)의 N+형으로 이온주입된 부분을 식각한다. 식각은 P+형 이온주입 영역 및 폴리 실리콘 영역(U)에 대응하여 N+형 이온주입 영역(N)이 식각 선택비를 가지고 식각 되도록 블랭킷 식각(blanket etching) 공정을 수행한다. 그러면, P+형 이온주입 영역과 폴리 실리콘 영역(U)보다 N+형 이온주입 영역의 식각이 더 빠르게 진행되어 P+형이온주입 영역이 잔류하게 된다. 반대로, P+형 이온주입 영역의 식각이 더 빠르게 진행되어 N+형 이온주입 영역이 잔류할 수도 있다. 이는 불순물의 농도에 따라서 식각 률이 다르게 이루어 지기 때문이다. 즉, 불순물이 많이 주입된 영역의 식각이 더욱 빠르게 진행되기 때문에 공정 조건에 따라 불순물의 농도를 달리하여 주입한다. 이때, 식각 가스로는 Cl2, BCl3, HBr, SF6, NF3 등을 사용하는 건식 식각 방법으로 식각 공정을 수행한다.
또한, 식각시 단차를 증가 또는 감소시키기 위하여 부분적으로 감광막 패턴을 사용할 수도 있다.
도 6을 참조하면, N+형 이온주입 영역(도 5의 N)을 식각 공정으로 모두 제거하고, 터널 산화막(102)이 드러나도록 한다. 폴리 실리콘 게이트(103a)는 P+형(P)과 폴리 실리콘(U)으로, 다른 종류의 불순물로 이온주입된 게이트를 형성하도록 한다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기 설명한 플래쉬 메모리 소자의 제조 방법에 따른 효과는 다음과 같다.
첫째, 감광막 추가공정 없이 불순물이 다른 폴리 실리콘막을 형성할 수 있다.
둘째, 소자간 패턴 간격에 따른 마이크로 로딩 현상을 제거할 수 있다.
셋째, 소자의 신뢰성 및 전기적 특성을 향상시킬 수 있다.
넷째, 폴리 실리콘막 식각시 마스크 공정을 생략할 수 있기 때문에 감광막에 의한 결함을 방지할 수 있고, 공정 생략에 의해 비용을 절감할 수 있다.
Claims (11)
- 반도체 기판 상부에 폴리 실리콘막을 형성하는 단계;상기 폴리 실리콘막의 제 1 영역에 제 1 이온주입 공정으로 제 1 이온을 주입하는 단계;상기 폴리 실리콘막의 제 2 영역에 제 2 이온주입 공정으로 상기 제 1 영역과 다른 농도로 제 2 이온을 주입하는 단계; 및상기 제 1 및 제 2 이온주입시 주입된 불순물의 농도차에 따른 식각 선택비의 차이를 이용한 식각 공정으로 상기 폴리 실리콘막의 제 1 영역 또는 제 2 영역을 식각하는 단계를 포함하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 폴리 실리콘막은 100 내지 10000Å의 두께로 형성하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 제 1 이온주입 공정시 상기 제 1 이온으로써 N+형의 불순물을 사용하는 플래쉬 메모리 소자의 제조 방법.
- 제 3 항에 있어서,상기 N+형의 불순물로 아세닉 또는 포스핀을 이용하는 플래쉬 메모리 소자의 제조 방법.
- 제 4 항에 있어서,상기 아세닉 불순물 이온주입 공정은 1E14 내지 5E15atoms/㎠의 도즈량, 20 내지 60KeV의 이온주입 에너지로 실시하는 플래쉬 메모리 소자의 제조 방법.
- 제 4 항에 있어서,상기 포스핀 불순물 이온주입 공정은 1E14 내지 5E15atoms/㎠의 도즈량, 20 내지 60KeV의 이온주입 에너지로 실시하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 제 1 이온주입 공정은 상기 폴리 실리콘막의 두께에 따라 균일한 불순물 농도를 얻기 위해 2회 이상 실시하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 제 2 이온주입 공정시 상기 제 2 이온으로써 P+형의 불순물을 사용하는 플래쉬 메모리 소자의 제조 방법.
- 제 8 항에 있어서,상기 제2 이온주입 공정은 상기 P+형의 불순물로 1E14 내지 5E15atoms/㎠의 보론을 20 내지 60KeV의 이온주입 에너지로 주입하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 제 2 이온주입 공정은 상기 폴리 실리콘막의 두께에 따라 균일한 불순물 농도를 얻기 위해 2회 이상 실시하는 플래쉬 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 식각 공정시 식각 가스로는 Cl2, BCl3, HBr, SF6 및 NF3 중 어느 하나 또는 적어도 2가지 이상을 사용하는 플래쉬 메모리 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060085764A KR100813407B1 (ko) | 2006-09-06 | 2006-09-06 | 플래쉬 메모리 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060085764A KR100813407B1 (ko) | 2006-09-06 | 2006-09-06 | 플래쉬 메모리 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080022396A KR20080022396A (ko) | 2008-03-11 |
| KR100813407B1 true KR100813407B1 (ko) | 2008-03-12 |
Family
ID=39396361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060085764A KR100813407B1 (ko) | 2006-09-06 | 2006-09-06 | 플래쉬 메모리 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100813407B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100955840B1 (ko) * | 2008-03-17 | 2010-05-04 | 주식회사 동부하이텍 | 반도체 소자의 게이트 전극 형성 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980006238A (ko) * | 1996-06-10 | 1998-03-30 | 문정환 | 반도체 소자의 제조방법 |
| KR19980058479A (ko) * | 1996-12-30 | 1998-10-07 | 김영환 | 반도체 소자 및 그의 제조방법 |
-
2006
- 2006-09-06 KR KR1020060085764A patent/KR100813407B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980006238A (ko) * | 1996-06-10 | 1998-03-30 | 문정환 | 반도체 소자의 제조방법 |
| KR19980058479A (ko) * | 1996-12-30 | 1998-10-07 | 김영환 | 반도체 소자 및 그의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080022396A (ko) | 2008-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6486074B1 (en) | Methods of masking and etching a semiconductor substrate, and ion implant lithography methods of processing a semiconductor substrate | |
| KR100875655B1 (ko) | 반도체 소자의 제조방법 | |
| KR100946056B1 (ko) | 반도체 메모리 소자의 제조 방법 | |
| KR100813407B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100215871B1 (ko) | 반도체 소자의 제조방법 | |
| KR20100070557A (ko) | 반도체 소자의 제조 방법 | |
| KR100806143B1 (ko) | 반도체 소자 제조방법 | |
| KR20080062010A (ko) | 반도체 소자의 제조방법 | |
| JP2000188396A (ja) | 半導体装置の製造方法 | |
| JP2009510715A (ja) | イオン注入方法 | |
| KR100778877B1 (ko) | 반도체 소자의 제조방법 | |
| KR20060072962A (ko) | 반도체 소자의 제조방법 | |
| KR100778853B1 (ko) | 플래쉬 메모리의 제조방법 | |
| KR101060716B1 (ko) | 반도체 소자의 형성 방법 | |
| KR101167192B1 (ko) | 고전압 소자 제조방법 | |
| KR100427719B1 (ko) | 반도체 소자의 비트 라인 형성 방법 | |
| KR100399069B1 (ko) | 로직 소자의 제조 방법 | |
| KR100811377B1 (ko) | 이중 게이트 산화막 형성 방법 | |
| KR20070025576A (ko) | 셀-할로 이온주입을 이용한 리세스 게이트 셀의 제조방법 | |
| KR20070098334A (ko) | 반도체 소자의 제조방법 | |
| KR19990057921A (ko) | 잔유물 발생 방지를 위한 폴리실리콘 박막 식각 방법 | |
| JPS60130173A (ja) | 半導体装置の製造方法 | |
| KR20060105159A (ko) | Ｃ-할로 마스크 패턴 형성 방법 | |
| KR20030092530A (ko) | 반도체 소자의 폴리 패턴 형성방법 | |
| KR20080027674A (ko) | 플래시 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |