CN110034013A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN110034013A
CN110034013A CN201810028549.XA CN201810028549A CN110034013A CN 110034013 A CN110034013 A CN 110034013A CN 201810028549 A CN201810028549 A CN 201810028549A CN 110034013 A CN110034013 A CN 110034013A
Authority
CN
China
Prior art keywords
doped region
source electrode
manufacturing
drain electrode
conduction type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810028549.XA
Other languages
English (en)
Other versions
CN110034013B (zh
Inventor
刘福海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810028549.XA priority Critical patent/CN110034013B/zh
Priority to US16/240,168 priority patent/US11107688B2/en
Publication of CN110034013A publication Critical patent/CN110034013A/zh
Application granted granted Critical
Publication of CN110034013B publication Critical patent/CN110034013B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了半导体装置的制造方法，涉及半导体技术领域。该方法包括：提供半导体结构，半导体结构包括：半导体衬底，半导体衬底包括第一掺杂区；和在第一掺杂区上的第一栅极结构；在第一掺杂区中形成分别位于第一栅极结构两侧的源极和漏极；以及通过离子注入工艺向源极和漏极注入具有与源极和漏极的导电类型相同的掺杂物，其中，离子注入的方向与第一掺杂区的上表面成夹角，倾斜注入的离子可以提高晶体管的漏极电流，能够提高半导体装置的性能。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体技术领域，特别涉及半导体装置的制造方法。
背景技术
PMOS晶体管的空穴迁移率低，因而与NMOS晶体管相比，在MOS晶体管的几何尺寸和工作电压绝对值相等的情况下，PMOS晶体管的跨导小于NMOS晶体管的跨导。目前，为了提高PMOS空穴迁移率引入了硅锗SiGe工艺，SiGe工艺使用具有较大应力的SiGe源/漏区替换传统的源/漏区。在SiGe工艺中，蚀刻掉PMOS的漏区/源区的硅，然后采用SiGe外延工艺。在部分源极或漏极中具有完整的
“SiGe”，例如于SA205(半导体有源区的源极或漏极的宽度是205nm)的PMOS,部分源极或漏极中具有半个“SiGe”，例如SA75(有源区的源极或漏极的宽度是75nm)的PMOS。由于SiGe生长是用epi方法生长在硅上面，没有硅的地方自然没有SiGe生长，而对于SA75器件有源区与sti交界处在sti侧是没有SiGe生长的。由于具有半个“SiGe”的源极或漏极的应力小，则电荷速度慢。在现有工艺中，由于在SA75的PMOS2中的“SiGe”体积小于SA205的PMOS1中的“SiGe”，则
PMOS2的Idsat(漏极电流)比PMOS1(漏极电流)的小左右，易引起芯片和晶圆之间的不匹配。
发明内容
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了新的技术方案。
本发明一个实施例的目的之一是：提供一种半导体装置的制造方法，注入具有与源极和漏极的导电类型相同的掺杂物的方向与第一掺杂区的上表面成夹角，能够提高漏极电流。
根据本发明的第一方面，提供了一种半导体装置的制造方法，包括：提供半导体结构，所述半导体结构包括：半导体衬底，所述半导体衬底包括第一掺杂区；和在所述第一掺杂区上的第一栅极结构；在所述第一掺杂区中形成分别位于所述第一栅极结构两侧的源极和漏极；以及通过离子注入工艺向所述源极和所述漏极注入掺杂物，其中，所述掺杂物的导电类型与所述源极和所述漏极的导电类型相同，所述离子注入的方向与所述第一掺杂区的上表面成夹角。
在一些实施例中，提供半导体结构的步骤中，所述半导体结构还包括：与所述第一掺杂区隔离开的第二掺杂区，以及在所述第一掺杂区与所述第二掺杂区之间的沟槽隔离部；其中，所述源极或所述漏极位于所述第一掺杂区的靠近所述沟槽隔离部的边缘处；所述离子注入的方向朝向在所述边缘处的源极或漏级的靠近所述沟槽隔离部的斜面。
在一些实施例中，所述离子注入的方向与所述第一掺杂区的上表面成夹角为0－30度。
在一些实施例中，在提供半导体结构的步骤中，所述半导体结构还包括：在所述第二掺杂区上的第二栅极结构，以及覆盖所述第二掺杂区和所述第二栅极结构的硬掩模层；在执行所述离子注入之后，去除所述硬掩模层。
在一些实施例中，向所述源极和所述漏极注入掺杂物的材质包括：硼、氟化硼。
在一些实施例中，在所述半导体衬底中形成分别位于所述栅极结构两侧的源极和漏极包括：在所述半导体衬底中形成分别位于所述栅极结构两侧的第一凹陷和第二凹陷；以及在所述第一凹陷和所述第二凹陷中分别外延形成源极和漏极。
在一些实施例中，所述源极和所述漏极的导电类型与所述第一掺杂区的导电类型相反。
在一些实施例中，所述第一掺杂区的导电类型为N型；所述掺杂物的导电类型为P型。
在一些实施例中，所述沟槽隔离部包括：在所述第一掺杂区与所述第二掺杂区之间的沟槽和填充所述沟槽的沟槽绝缘物。
在一些实施例中，所述第一掺杂区与所述第二掺杂区的导电类型相反。
本发明中，在第一掺杂区中形成分别位于第一栅极结构两侧的源极和漏极，通过离子注入工艺向源极和漏极注入具有与源极和漏极的导电类型相同的掺杂物，离子注入的方向与第一掺杂区的上表面成夹角，倾斜注入的离子可以提高晶体管的漏极电流，能够提高半导体装置的性能。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示出根据本发明一些实施例的半导体装置的制造方法的流程图。
图2是示意性地示出根据本发明一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面示意图。
图3是示意性地示出根据本发明一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面示意图。
图4是示意性地示出根据本发明一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面示意图。
图5是示意性地示出根据本发明一些实施例的半导体装置的制造过程中的一个阶段的结构的横截面示意图。
图6是示意性地示出根据本发明一些实施例的半导体装置的制造过程中的进行离子加注后的横截面示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。下文中的“第一”、“第二”等，仅仅为描述上相区别，并没有其它特殊的含义。
图1是示出根据本发明一些实施例的半导体装置的制造方法的流程图。图2至图5分别是示意性地示出根据本发明一些实施例的半导体装置的制造过程中的若干阶段的结构的横截面示意图。下面结合图1以及图2至图5描述本发明实施例的半导体装置的制造过程。
步骤S11，提供半导体结构，半导体结构包括：半导体衬底，半导体衬底包括第一掺杂区和在第一掺杂区上的第一栅极结构。
如图2所示，半导体衬底(例如硅衬底)包括第一掺杂区01。例如第一掺杂区01的导电类型可以为N型。在第一掺杂区01上形成有第一栅极结构21、22、23，在第一栅极结构21、22、23周围设置有电介质层。栅极可以采用多种工艺方法进行制造，例如，采用HKMG(high-k绝缘层-金属蹦极)制造工艺等。在第一掺杂区01中进行蚀刻处理，去除源极、漏极区域内的衬底材料。例如，如图2所示，在半导体衬底中形成分别位于栅极结构21两侧的第一凹陷27和第二凹陷28。
在一些实施例中，如图2所示，在步骤S11中，提供的半导体结构还可以包括与第一掺杂区隔01离开的第二掺杂区02，以及在第一掺杂区01与第二掺杂区02之间的沟槽隔离部15。例如，第一掺杂区01与第二掺杂区02的导电类型相反。
在一些实施例中，该半导体结构还可以包括：在第二掺杂区上的第二栅极结构24，以及覆盖该第二掺杂区02和该第二栅极结构24的硬掩模层26。
例如，硬掩模层26的材质可以为氮化硅等。在硬掩模层26和第二掺杂区02和第二栅极结构24之间有间隔层(例如二氧化硅)25。步骤S12，第一掺杂区中形成分别位于第一栅极结构两侧的源极和漏极。
如图3所示，在第一掺杂区01中形成分别位于第一栅极结构21、22、23两侧的源极11、13和漏极12、14。例如，在第一凹陷27和第二凹陷28中分别外延形成源极11和漏极12。源极11、13和漏极12、14的导电类型与第一掺杂区01的导电类型相反。
在第一掺杂区01中形成源极和漏极的过程中，源极或漏极位于第一掺杂区的靠近沟槽隔离部15的边缘处。如图3所示，源极11位于第一掺杂区01的靠近沟槽隔离部15的边缘处。
步骤S13,通过离子注入工艺向源极和漏极注入具有与源极和漏极的导电类型相同的掺杂物，其中，离子注入的方向与第一掺杂区的上表面成夹角。
如图4所示，通过离子注入工艺向源极11、13和漏极12、14注入具有与源极和漏极的导电类型相同的掺杂物，离子注入的方向与第一掺杂区01的上表面成夹角。
在一些实施例中，本公开实施例形成的半导体器件可以为PMOS晶体管，并且可以是平面型器件。通过倾斜注入可以提高PMOS的漏极电流。例如，通过倾斜注入可以提高SA75PMOS的漏极电流，从而使SA75PMOS与SA205PMOS在同一个级别。
如图4所示，离子注入的方向朝向在边缘处的源极11的靠近沟槽隔离部15的斜面111。离子注入的方向与第一掺杂区01的上表面成夹角为0－30度。离子的材质包括硼、氟化硼等，在离子注入后，使浓度最大处位于PMOS的沟道内部。
在一些实施例中，向源极11、13和漏极12、14注入掺杂物的材质为硼。如图6所示，在硼离子注入后，在源极11、13和漏极12、14中形成硼离子区112、121、131、141。硼离子区112在源极11中的位置比较深，靠近PMOS沟道。
硼离子区112在漏极12中的位置比较浅，距离PMOS沟道远一些，对于同样的注入浓度，对于漏极12的离子注入对PMOS的漏极电流提升更大一些，并且“SiGe”可以提升强度，可以弥补由于“SiGe”不完整而导致与边缘处的漏极11与非边缘出的漏极12等的应力性能差异。
可选地，接下来，如图5所示，在执行离子注入之后，去除硬掩模层26。
上述实施例中的半导体装置的制造方法，在第一掺杂区中形成分别位于第一栅极结构两侧的源极和漏极，通过离子注入工艺向源极和漏极注入具有与源极和漏极的导电类型相同的掺杂物，离子注入的方向与第一掺杂区的上表面成夹角，倾斜注入的离子可以提高PMOS的漏极电流，能够提高半导体装置的性能。
至此，已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (10)

1.一种半导体装置的制造方法，包括：
提供半导体结构，所述半导体结构包括：半导体衬底，所述半导体衬底包括第一掺杂区；和在所述第一掺杂区上的第一栅极结构；
在所述第一掺杂区中形成分别位于所述第一栅极结构两侧的源极和漏极；以及
通过离子注入工艺向所述源极和所述漏极注入掺杂物，其中，所述掺杂物的导电类型与所述源极和所述漏极的导电类型相同，所述离子注入的方向与所述第一掺杂区的上表面成夹角。
2.如权利要求1所述的制造方法，其特征在于，
提供半导体结构的步骤中，所述半导体结构还包括：与所述第一掺杂区隔离开的第二掺杂区，以及在所述第一掺杂区与所述第二掺杂区之间的沟槽隔离部；其中，所述源极或所述漏极位于所述第一掺杂区的靠近所述沟槽隔离部的边缘处；
所述离子注入的方向朝向在所述边缘处的源极或漏级的靠近所述沟槽隔离部的斜面。
3.如权利要求2所述的制造方法，其特征在于，
所述离子注入的方向与所述第一掺杂区的上表面成夹角为0－30度。
4.如权利要求2所述的制造方法，其特征在于，
在提供半导体结构的步骤中，所述半导体结构还包括：在所述第二掺杂区上的第二栅极结构，以及覆盖所述第二掺杂区和所述第二栅极结构的硬掩模层；
所述方法还包括：
在执行所述离子注入之后，去除所述硬掩模层。
5.如权利要求1所述的制造方法，其特征在于，
向所述源极和所述漏极所注入的所述掺杂物的材料包括：硼或二氟化硼。
6.如权利要求1所述的制造方法，其特征在于，在所述半导体衬底中形成分别位于所述栅极结构两侧的源极和漏极包括：
在所述半导体衬底中形成分别位于所述栅极结构两侧的第一凹陷和第二凹陷；以及
在所述第一凹陷和所述第二凹陷中分别外延形成源极和漏极。
7.如权利要求6所述的制造方法，其特征在于，
所述源极和所述漏极的导电类型与所述第一掺杂区的导电类型相反。
8.如权利要求1所述的制造方法，其特征在于，
所述第一掺杂区的导电类型为N型；所述掺杂物的导电类型为P型。
9.如权利要求2所述制造方法，其特征在于，
所述沟槽隔离部包括：在所述第一掺杂区与所述第二掺杂区之间的沟槽和填充所述沟槽的沟槽绝缘物。
10.如权利要求2所述制造方法，其特征在于，
所述第一掺杂区与所述第二掺杂区的导电类型相反。
CN201810028549.XA 2018-01-12 2018-01-12 半导体装置的制造方法 Active CN110034013B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810028549.XA CN110034013B (zh) 2018-01-12 2018-01-12 半导体装置的制造方法
US16/240,168 US11107688B2 (en) 2018-01-12 2019-01-04 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810028549.XA CN110034013B (zh) 2018-01-12 2018-01-12 半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN110034013A true CN110034013A (zh) 2019-07-19
CN110034013B CN110034013B (zh) 2021-10-15

Family

ID=67212484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810028549.XA Active CN110034013B (zh) 2018-01-12 2018-01-12 半导体装置的制造方法

Country Status (2)

Country Link
US (1) US11107688B2 (zh)
CN (1) CN110034013B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686324A (en) * 1996-03-28 1997-11-11 Mosel Vitelic, Inc. Process for forming LDD CMOS using large-tilt-angle ion implantation
US20010036713A1 (en) * 1997-12-05 2001-11-01 Rodder Mark S. Sidewall process and method of implantation for improved CMOS with benefit of low CGD, improved doping profiles, and insensitivity to chemical processing
CN101150086A (zh) * 2006-09-21 2008-03-26 海力士半导体有限公司 形成半导体装置的隔离层的方法
CN101685793A (zh) * 2008-09-22 2010-03-31 海力士半导体有限公司 制造半导体器件的方法
CN102005371A (zh) * 2009-08-28 2011-04-06 夏普株式会社 半导体装置的制造方法
US20130196495A1 (en) * 2012-01-27 2013-08-01 Globalfoundries Inc. Methods for fabricating mos devices with stress memorization
CN103730370A (zh) * 2012-10-15 2014-04-16 台湾积体电路制造股份有限公司 提升mosfet性能和nbti的方法和结构
US20160315013A1 (en) * 2015-04-23 2016-10-27 Renesas Electronics Corporation Method of manufacturing semiconductor device
CN107452627A (zh) * 2016-06-01 2017-12-08 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3050717B2 (ja) * 1993-03-24 2000-06-12 シャープ株式会社 半導体装置の製造方法
US6362062B1 (en) * 1999-09-08 2002-03-26 Texas Instruments Incorporated Disposable sidewall spacer process for integrated circuits
US20080029830A1 (en) * 2006-08-01 2008-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Forming reverse-extension MOS in standard CMOS flow

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686324A (en) * 1996-03-28 1997-11-11 Mosel Vitelic, Inc. Process for forming LDD CMOS using large-tilt-angle ion implantation
US20010036713A1 (en) * 1997-12-05 2001-11-01 Rodder Mark S. Sidewall process and method of implantation for improved CMOS with benefit of low CGD, improved doping profiles, and insensitivity to chemical processing
CN101150086A (zh) * 2006-09-21 2008-03-26 海力士半导体有限公司 形成半导体装置的隔离层的方法
CN101685793A (zh) * 2008-09-22 2010-03-31 海力士半导体有限公司 制造半导体器件的方法
CN102005371A (zh) * 2009-08-28 2011-04-06 夏普株式会社 半导体装置的制造方法
US20130196495A1 (en) * 2012-01-27 2013-08-01 Globalfoundries Inc. Methods for fabricating mos devices with stress memorization
CN103730370A (zh) * 2012-10-15 2014-04-16 台湾积体电路制造股份有限公司 提升mosfet性能和nbti的方法和结构
US20160315013A1 (en) * 2015-04-23 2016-10-27 Renesas Electronics Corporation Method of manufacturing semiconductor device
CN107452627A (zh) * 2016-06-01 2017-12-08 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法

Also Published As

Publication number Publication date
US20190221430A1 (en) 2019-07-18
CN110034013B (zh) 2021-10-15
US11107688B2 (en) 2021-08-31

Similar Documents

Publication Publication Date Title
US9343300B1 (en) Methods of forming source/drain regions for a PMOS transistor device with a germanium-containing channel region
US9082698B1 (en) Methods to improve FinFet semiconductor device behavior using co-implantation under the channel region
US9263549B2 (en) Fin-FET transistor with punchthrough barrier and leakage protection regions
US9947788B2 (en) Device with diffusion blocking layer in source/drain region
US9312387B2 (en) Methods of forming FinFET devices with alternative channel materials
US20140209976A1 (en) Transistors and methods of manufacturing the same
US8993395B2 (en) Minimizing leakage current and junction capacitance in CMOS transistors by utilizing dielectric spacers
US8633096B2 (en) Creating anisotropically diffused junctions in field effect transistor devices
CN103426769B (zh) 半导体器件制造方法
US8847224B2 (en) Fin-based bipolar junction transistor and method for fabrication
US9349854B2 (en) Semiconductor device and method of manufacturing the same
CN108962754A (zh) 半导体装置及其制造方法
CN103426768B (zh) 半导体器件制造方法
US9634143B1 (en) Methods of forming FinFET devices with substantially undoped channel regions
CN108346696A (zh) Ldmos器件及其制造方法
CN109427676A (zh) 半导体装置及其制造方法
US10236367B2 (en) Bipolar semiconductor device with silicon alloy region in silicon well and method for making
US20210135006A1 (en) Lateral double-diffused metal-oxide-semiconductor (ldmos) fin field effect transistor with enhanced capabilities
CN106328505B (zh) 半导体结构的形成方法
US9024391B2 (en) Semiconductor structure having stressor
US20160049464A1 (en) Semiconductor structure and manufacturing method thereof
CN110034013A (zh) 半导体装置的制造方法
CN107546276A (zh) 带有注入式背栅的集成jfet结构
CN104916540A (zh) 一种应变沟道晶体管及其制备方法
CN107004709B (zh) 防止子沟道漏电流的半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant