KR20180059343A

KR20180059343A - 전지 감시 회로

Info

Publication number: KR20180059343A
Application number: KR1020170124978A
Authority: KR
Inventors: 히토시 하기모리; 야스히로 키노시타
Original assignee: 미쓰미덴기가부시기가이샤
Priority date: 2016-11-25
Filing date: 2017-09-27
Publication date: 2018-06-04
Also published as: CN108107369A; TWI727119B; CN108107369B; US20180149705A1; JP6928228B2; KR102413921B1; JP2018084559A; TW201819929A; US10725109B2

Abstract

(과제)
배선 패턴에 흐르는 전류의 전류값의 측정 정밀도를 향상시켜 이차전지의 잔용량의 산출 정밀도를 향상시키는 것.
(해결 수단)
기판에 형성된 배선 패턴을 통하여 부하에 전류를 공급하는 이차전지로 구동하는 휴대 기기에 사용되고, 상기 이차전지의 잔용량을 산출하는 또는 상기 이차전지의 상태를 감시하는 전지 감시 회로로서, 상기 배선 패턴의 특정 구간에 발생하는 전압 강하량을 모니터함으로써, 상기 배선 패턴에 흐르는 전류의 전류값을 측정하는 전류 측정 회로와, 상기 전류 측정 회로에 의해 측정된 전류값을 디지털의 전류 측정값으로 변환하는 AD 컨버터와, 상기 기판의 개체차에 의한 상기 배선 패턴의 저항값 불균일을 보상하기 위한 제1 보정 데이터를 격납하는 제1 격납부와, 상기 전류 측정값을 상기 제1 보정 데이터를 사용하여 보정한 보정 전류값을 산출하고, 상기 보정 전류값을 적산함으로써 상기 잔용량을 산출하는 연산부를 구비하는 전지 감시 회로.

Description

전지 감시 회로{BATTERY MONITORING CIRCUIT}

본 발명은 전지 감시 회로에 관한 것이다.

종래, 기판에 형성된 배선 패턴의 특정 구간에 발생하는 전압 강하를 검출 함으로써, 배선 패턴에 흐르는 전류의 전류값을 검출하는 기술이 알려져 있다(예를 들면 특허문헌 1을 참조).

일본 특개 평7-98339호 공보

그러나 기판에 형성된 배선 패턴의 저항값은 기판의 개체차에 의해 불균일하기 때문에, 종래의 기술에서는 배선 패턴에 흐르는 전류의 전류값을 정확하게 측정하는 것이 어렵다. 전류값의 측정 정밀도가 낮으면 전류값을 적산하는 것에 의해 이차전지의 잔용량의 산출 정밀도가 저하된다.

그래서 본 개시의 하나의 태양은 배선 패턴에 흐르는 전류의 전류값의 측정 정밀도를 향상시켜 이차전지의 잔용량의 산출 정밀도를 향상시킨 전지 감시 회로를 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위해서, 본 개시의 하나의 태양에서는,

기판에 형성된 배선 패턴을 통하여 부하에 전류를 공급하는 이차전지로 구동하는 휴대 기기에 사용되고, 상기 이차전지의 잔용량을 산출하는 또는 상기 이차전지의 상태를 감시하는 전지 감시 회로로서,

상기 배선 패턴의 특정 구간에 발생하는 전압 강하량을 모니터함으로써, 상기 배선 패턴에 흐르는 전류의 전류값을 측정하는 전류 측정 회로와,

상기 전류 측정 회로에 의해 측정된 전류값을 디지털의 전류 측정값으로 변환하는 AD 컨버터와,

상기 기판의 개체차에 의한 상기 배선 패턴의 저항값 불균일을 보상하기 위한 제1 보정 데이터를 격납하는 제1 격납부와,

상기 전류 측정값을 상기 제1 보정 데이터를 사용하여 보정한 보정 전류값을 산출하고, 상기 보정 전류값을 적산함으로써 상기 잔용량을 산출하는 연산부를 구비하는 전지 감시 회로가 제공된다.

본 개시의 하나의 태양에 의하면, 배선 패턴에 흐르는 전류의 전류값의 측정 정밀도를 향상시켜 이차전지의 잔용량의 산출 정밀도를 향상시킬 수 있다.

도 1은 제1 실시형태에 따른 전지 감시 회로의 구성의 일례를 나타내는 도면이다.
도 2는 제1 보정 데이터의 산출 처리와 제1 격납부로의 격납 처리의 흐름의 일례를 나타내는 플로우차트이다.
도 3은 인가 전류와 전류 측정값의 관계의 일례를 나타내는 도면이다.
도 4는 배선 패턴의 온도와 저항값의 관계의 일례를 나타내는 도면이다.
도 5는 온도 측정값과, 기판의 개체차에 의한 저항값 불균일이 보상된 후의 보정 전류값의 오차율과의 관계의 일례를 나타내는 도면이다.
도 6은 보정 전류값의 산출 처리의 흐름의 일례를 나타내는 플로우차트이다.
도 7은 제2 실시형태에 따른 전지 감시 회로의 구성의 일례를 나타내는 도면이다.
도 8은 전지 감시 회로가 실장된 기판을 탑재하는 휴대 기기의 구성의 일례를 나타내는 도면이다.

이하, 본 발명의 실시형태를 도면에 따라 설명한다.

도 1은 제1 실시형태에 따른 전지 감시 회로의 구성의 일례를 나타내는 도면이다. 도 1에 표시되는 전지 잔량계 IC(Integrated Circuit)(40A)는 전지 감시 회로의 일례이다. 전지 잔량계 IC(40A)는 이차전지(10)의 잔량(잔용량) 등을 계측하고, 그 계측 결과를 외부 회로(50)에 제공한다. 전지 잔량계 IC(40A)는 이차전지(10)로 구동하는 휴대 기기에 사용되는 반도체 집적 회로의 일례이다. 이차전지(10)는 기판(20)에 형성된 배선 패턴을 통하여 외부 회로(50)와 같은 부하에 전류를 공급한다.

전지 잔량계 IC(40A)는 기판(20)에 실장된다. 기판(20)은 예를 들면 프린트 기판이다. 그 구체예로서 유리 에폭시 기판을 들 수 있다. 도시의 형태에서는 외부 회로(50)는 기판(20)에 실장되어 있지 않지만, 전지 잔량계 IC(40A)가 실장되는 기판(20)은 외부 회로(50)가 실장되는 공통의 기판이어도 된다.

기판(20)은 전지 플러스측 단자(21)와, 부하 플러스측 단자(22)와, 전지 마이너스측 단자(23)와, 부하 마이너스측 단자(24)와, 외부 출력 단자(25)를 구비한다. 또 기판(20)에는 플러스측 배선 패턴(26)과, 마이너스측 배선 패턴(27)이 형성되어 있다. 플러스측 배선 패턴(26)은 전지 플러스측 단자(21)와 부하 플러스측 단자(22) 사이를 접속하는 전류 경로이다. 마이너스측 배선 패턴(27)은 전지 마이너스측 단자(23)와 부하 마이너스측 단자(24) 사이를 접속하는 전류 경로이다. 특정 구간(28)은 마이너스측 배선 패턴(27)의 일부분의 배선 패턴을 나타낸다.

전지 플러스측 단자(21)에는 이차전지(10)의 정극(11)이 접속되어 있고, 전지 마이너스측 단자(23)에는 이차전지(10)의 부극(12)이 접속되어 있다. 이차전지(10)의 구체예로서 리튬 이온 전지, 리튬 폴리머 전지 등을 들 수 있다.

전지 잔량계 IC(40A)는 전원 단자 VDD와, 전압 측정 단자 VBAT와, 그라운드 단자 VSS와, 제1 전류 검출 단자 VRSM과, 제2 전류 검출 단자 VRSP와, 출력 단자 OUT를 구비한다. 이들 6개의 단자는 전지 잔량계 IC(40A)의 내부 회로와 전지 잔량계 IC(40A)의 외부를 접속하기 위한 외부 접속 단자이다. 출력 단자 OUT는 입력 단자와 출력 단자를 겸용하는 입출력 단자여도 된다.

전원 단자 VDD와 전압 측정 단자 VBAT는 플러스측 배선 패턴(26)에 접속되어 있다. 그라운드 단자 VSS와 제1 전류 검출 단자 VRSM은 전지 마이너스측 단자(23)와 특정 구간(28)의 일단과의 사이에서 마이너스측 배선 패턴(27)에 접속되어 있다. 제2 전류 검출 단자 VRSP는 부하 마이너스측 단자(24)와 특정 구간(28)의 타단과의 사이에서 마이너스측 배선 패턴(27)에 접속되어 있다. 출력 단자 OUT는 외부 출력 단자(25)에 접속되어 있다.

전지 잔량계 IC(40A)는 전압 측정 회로(41)와, 전류 측정 회로(42)와, 온도 측정 회로(43)와, AD(Analog-to-Digital) 컨버터(44)와, 불휘발성 메모리(45)와, CPU(Central Processing Unit)(46)와, ROM(Read Only Memory)(48)과, RAM(Random Access Memory)(49)과, 인터페이스 회로(47)를 내부 회로로서 구비한다. 이들 내부 회로는 이차전지(10)의 전지 전압에 기초하여 전원 단자 VDD와 그라운드 단자 VSS 사이에 인가되는 전원 전압에 의해 동작한다.

전압 측정 회로(41)는 전압 측정 단자 VBAT와 그라운드 단자 VSS 사이의 전압을 모니터함으로써, 이차전지(10)의 전지 전압의 전압값을 정기적으로 측정한다. 전압 측정 회로(41)는 이차전지(10)의 전지 전압의 전압값의 측정값인 아날로그의 전압 측정값 Vb를 출력한다. 전압 측정 회로(41)는 예를 들면 전압 측정 단자 VBAT와 그라운드 단자 VSS 사이의 전압을 분압하는 저항 소자를 가지고, 그 분압값에 대응하는 전압 측정값 Vb를 출력한다.

전류 측정 회로(42)는 마이너스측 배선 패턴(27)의 특정 구간(28)에 발생하는 전압 강하량을 제1 전류 검출 단자 VRSM 및 제2 전류 검출 단자 VRSP를 통하여 모니터함으로써, 마이너스측 배선 패턴(27)에 흐르는 전류의 전류값을 정기적으로 측정한다. 전류 측정 회로(42)는 마이너스측 배선 패턴(27)에 흐르는 전류의 전류값의 측정값인 아날로그의 전류 측정값 Ib를 출력한다. 전류 측정 회로(42)는 예를 들면 제1 전류 검출 단자 VRSM과 제2 전류 검출 단자 VRSP 사이의 전압을 증폭하는 증폭기를 가지고, 그 증폭기의 출력값에 대응하는 전류 측정값 Ib를 출력한다.

이와 같이 전압 강하량의 검출 수단으로서 마이너스측 배선 패턴(27)의 일부분인 특정 구간(28)이 사용되고 있다. 특정 구간(28)은 마이너스측 배선 패턴(27)에 사용되는 금속 재료의 저항률, 도체 패턴의 길이, 폭, 두께 등에 의해 결정되는 저항값을 가진다.

온도 측정 회로(43)는 마이너스측 배선 패턴(보다 바람직하게는 특정 구간(28))의 주위 온도를 정기적으로 측정하고, 그 주위 온도의 측정값인 아날로그의 온도 측정값 Tb를 출력한다. 온도 측정 회로(43)는 예를 들면 주위 온도에 따라 저항값이 변화하는 서미스터를 가지고, 그 서미스터의 출력값에 따라 변화하는 온도 측정값 Tb를 출력한다.

AD 컨버터(44)는 아날로그의 전압 측정값 Vb를 디지털의 전압 측정값 Vs로 변환한다. AD 컨버터(44)는 아날로그의 전류 측정값 Ib를 디지털의 전류 측정값 Is로 변환한다. AD 컨버터(44)는 아날로그의 온도 측정값 Tb를 디지털의 온도 측정값 Ts로 변환한다.

불휘발성 메모리(45)는 기판(20)에 형성된 배선 패턴(보다 구체적으로는 특정 구간(28))의 저항값 불균일을 보상하기 위한 보정 데이터를 격납하는 기억부의 일례이다. 특정 구간(28)의 저항값이 불균일하면, 마이너스측 배선 패턴(27)에 흐르는 전류의 전류값이 변하지 않아도 특정 구간(28)에 발생하는 전압 강하량이 불균일해져버린다. 특정 구간(28)에 발생하는 전압 강하량이 불균일해져버리면, 아날로그의 전류 측정값 Ib도 디지털의 전류 측정값 Is도 불균일해져버리므로, CPU(46)가 전류 측정값 Is를 사용하여 연산한 결과에 오차가 발생한다.

이와 같은 오차의 발생을 막기 위해서, 저항값 불균일을 보상하기 위한 보정 데이터가, 전지 잔량계 IC(40A)가 기판(20)에 실장된 후, 검사 장치(70)에 의해 불휘발성 메모리(45)에 미리 기입된다.

불휘발성 메모리(45)는 불휘발성의 제1 격납부(45a)와 불휘발성의 제2 격납부(45b)를 가진다. 제1 격납부(45a)는 기판(20)의 개체차에 의한 배선 패턴(보다 구체적으로는 특정 구간(28))의 저항값 불균일을 보상하기 위한 제1 보정 데이터를 격납한다. 제1 보정 데이터에는 하나 또는 복수의 종류의 데이터(개체차 보정용 데이터)가 포함된다. 제2 격납부(45b)는 기판(20)의 배선 패턴(보다 구체적으로는 특정 구간(28))의 온도 특성에 의한 저항값 불균일을 보상하기 위한 제2 보정 데이터를 격납한다. 제2 보정 데이터에는 하나 또는 복수의 종류의 데이터(온도 보정용 데이터)가 포함된다.

CPU(46)는 전압 측정값 Vs, 전류 측정값 Is 및 온도 측정값 Ts를 AD 컨버터(44)로부터 취득한다. 또 CPU(46)는 제1 보정 데이터를 제1 격납부(45a)로부터 읽어내고, 제2 보정 데이터를 제2 격납부(45b)로부터 읽어낸다.

CPU(46)는 전류 측정값 Is를 보정하는 연산부의 일례이다. CPU(46)가 실행하는 보정 등의 연산 처리는 ROM(48)에 기억된 프로그램에 의해 실현된다. CPU(46)는 전류 측정값 Is를 보정한 보정 전류값(즉 전류 측정값 Is의 보정 후의 전류값)을 산출한다.

CPU(46)는 예를 들면 산출한 보정 전류값을 적산함으로써, 마이너스측 배선 패턴(27)에 전지 마이너스측 단자(23)를 통하여 접속되는 이차전지(10)의 잔용량을 산출한다. CPU(46)는 예를 들면 이차전지(10)의 충방전 정지 상태에서의 전압 측정값 Vs를 사용하여 이차전지(10)의 잔용량의 산출값을 보정해도 된다.

CPU(46)는 산출한 보정 전류값과, 산출한 보정 전류값을 소정의 연산(예를 들면 잔용량 산출 등)에 사용하여 산출한 값의 적어도 일방(연산 결과)을 인터페이스 회로(47)에 출력한다.

인터페이스 회로(47)는 CPU(46)로부터 출력된 연산 결과를 소정의 출력 형식으로 변환하여 출력 단자 OUT로부터 출력한다. 이것에 의해 CPU(46)로부터 출력된 보정 결과는 외부 회로(50)에 제공된다.

인터페이스 회로(47)는 예를 들면 통신 인터페이스 회로이다. 그 구체예로서 I²C(Inter-Integrated Circuit)에 의한 시리얼 통신 인터페이스 회로를 들 수 있다. I²C의 경우, 데이터 입출력 단자로서 사용되는 출력 단자 OUT 이외에 클록 입력 단자가 전지 잔량계 IC(40A)에 구비된다.

이어서 기판(20)의 개체차에 의한 배선 패턴의 저항값 불균일을 보상하기 위한 제1 보정 데이터를 산출하는 처리와, 제1 보정 데이터를 제1 격납부(45a)에 격납하는 처리에 대해서 설명한다.

도 2는 제1 보정 데이터의 산출 처리와 제1 격납부(45a)로의 격납 처리의 흐름의 일례를 나타내는 플로우차트이다. 도 2에 표시되는 각 처리는 일정 온도(예를 들면 25℃)의 환경하에서 전지 잔량계 IC(40A)가 기판(20)에 실장된 후, 전지 잔량계 IC(40A)가 실장된 기판(20)(또는 전지 잔량계 IC(40A)가 실장된 기판(20)을 탑재하는 휴대 기기)이 출하되기 전에 실시된다. 즉 도 2에 표시되는 각 처리는 제품 출하 전의 검사 공정에 있어서 하나 또는 복수의 검사 장치(70)에 의해 실시된다.

스텝 S10에서, 검사 장치(70)는 전류값이 기지의 인가 전류 I1가 특정 구간(28)을 포함하는 마이너스측 배선 패턴(27)에 흐르도록 부하 마이너스측 단자(24)와 전지 마이너스측 단자(23) 사이에 인가 전류 I1를 인가한다.

스텝 S20에서, 검사 장치(70)는 인가 전류 I1가 인가되어 있는 상태에서 CPU(46)가 AD 컨버터(44)로부터 취득한 전류 측정값 I1s를 인터페이스 회로(47) 및 출력 단자 OUT로부터 취득한다.

스텝 S30에서, 검사 장치(70)는 전류값이 기지의 인가 전류 I2가 특정 구간(28)을 포함하는 마이너스측 배선 패턴(27)에 흐르도록 부하 마이너스측 단자(24)와 전지 마이너스측 단자(23) 사이에 인가 전류 I2를 인가한다. 인가 전류 I2는 전류값이 인가 전류 I1과 상이하다(예를 들면 크다).

스텝 S40에서, 검사 장치(70)는 인가 전류 I2가 인가되어 있는 상태에서 CPU(46)가 AD 컨버터(44)로부터 취득한 전류 측정값 I2s를 인터페이스 회로(47) 및 출력 단자 OUT로부터 취득한다.

도 3은 인가 전류와 전류 측정값의 관계의 일례를 나타내는 도면이다. 즉 검사 장치(70)는 스텝 S10, S20에서는 인가 전류 I1의 전류값에 대한 전류 측정값 I1s의 어긋남을 검지하고, 스텝 S30, S40에서는 인가 전류 I2의 전류값에 대한 전류 측정값 I2s의 어긋남을 검출하고 있다.

스텝 S50에서, 검사 장치(70)는 스텝 S10, 30에서 인가한 인가 전류 I1, I2의 전류값 및 스텝 S20, S40에서 취득한 전류 측정값 I1s, I2s를 식 1, 2에 대입함으로써, 게인 α 및 오프셋 β를 산출한다. 게인 α 및 오프셋 β는 각각 후술하는 도 6에 표시되는 식 3의 일차식의 계수를 나타낸다.

스텝 S60에서, 검사 장치(70)는 스텝 S50에서 산출한 게인 α 및 오프셋 β를 출력 단자 OUT 또는 도시하지 않는 기입 단자로부터 제1 격납부(45a)에 격납한다.

따라서 제품 출하 후의 제품 상태에 있어서, CPU(46)는 제1 격납부(45a)로부터 읽어낸 게인 α 및 오프셋 β와, 전류 측정값 Is를 도 6에 표시되는 식 3에 대입한다. 이것에 의해 전류 측정값 Is의 보정 후의 전류값인 제1 보정 전류값 Ia를 산출할 수 있다.

이와 같이, 기판(20)의 개체차에 의한 배선 패턴의 저항값 불균일에 의해 전류 측정값 Is에 오차가 생겨도, CPU(46)는 마이너스측 배선 패턴(27)에 흐르는 전류의 전류값을 제1 보정 전류값 Ia로서 정확하게 산출할 수 있다. 따라서 마이너스측 배선 패턴(27)에 흐르는 전류의 전류값의 측정 정밀도가 향상된다.

이어서 배선 패턴의 온도 특성에 의한 저항값 불균일을 보상하기 위한 제2 보정 데이터를 산출하는 처리와, 제2 보정 데이터를 제2 격납부(45b)에 격납하는 처리에 대해서 설명한다.

배선 패턴의 일부인 특정 구간(28)의 저항값의 온도 특성은 당해 배선 패턴 소재의 영향을 받는다.

도 4는 배선 패턴의 온도와 저항값의 관계의 일례를 나타내는 도면이다. 도 4는 25℃에서 저항값이 1mΩ이 되도록 작성된 구리를 소재로 하는 배선 패턴의 일례를 나타낸다. 도 4에 나타내는 바와 같이, 배선 패턴의 저항값은 온도에 대하여 대략 선형의 특성을 가진다.

도 5는 온도 측정값 Ts와, 기판의 개체차에 의한 저항값 불균일이 보상된 후의 제1 보정 전류값 Ia의 오차율(전류 오차율 Err)과의 관계의 일례를 나타내는 도면이다. 전류 오차율 Err은 제1 보정 전류값 Ia의 소정의 기준 전류값 Ir에 대한 오차율을 나타낸다(Err=(Ia-Ir)/Ir×100%). 기준 전류값 Ir은 온도 측정값 Ts가 기준 온도(도 5의 경우 25℃)에서의 전류값을 나타낸다. 도 5에 나타내는 바와 같이 전류 오차율 Err은 온도 측정값 Ts에 대하여 대략 선형의 특성을 가진다.

이와 같이, 전류 오차율 Err은 온도 측정값 Ts에 대하여 대략 선형의 특성을 가지므로, 도 6에 표시되는 식 4, 5의 근사식을 세울 수 있다. 즉 검사 장치(70)는 배선 패턴의 온도 특성에 의한 저항값 불균일을 보상하기 위한 제2 보정 데이터로서, 식 4의 계수 a, b를 제2 격납부(45b)에 격납한다. 도 5의 경우, 근사식 「y=0.3589x-8.9249」을 세울 수 있다(y는 전류 오차율 Err을 나타내고, x는 온도 측정값 Ts를 나타낸다). 0.3589는 계수 a의 일례이며, -8.9249는 계수 b의 일례이다.

도 6은 보정 전류값의 산출 처리의 흐름의 일례를 나타내는 플로우차트이다. 도 6에 표시되는 각 처리는 제품 출하 후의 제품 상태에 있어서 CPU(46)에 의해 실시된다.

스텝 S70에서, CPU(46)는 전류 측정값 Is를 AD 컨버터(44)로부터 취득한다. 스텝 S80에서, CPU(46)는 온도 측정값 Ts를 AD 컨버터(44)로부터 취득한다.

스텝 S90에서, CPU(46)는 제1 격납부(45a)로부터 읽어낸 게인 α 및 오프셋 β와, 전류 측정값 Is를 식 3에 대입함으로써, 전류 측정값 Is의 보정 후의 전류값인 제1 보정 전류값 Ia를 산출한다. 그리고 CPU(46)는 제2 격납부(45b)로부터 읽어낸 계수 a 및 계수 b와, 온도 측정값 Ts를 식 4에 대입함으로써, 전류 오차율 Err을 산출한다. 그리고 CPU(46)는 제1 보정 전류값 Ia와 전류 오차율 Err을 식 5에 대입함으로써, 제1 보정 전류값 Ia의 보정 후의 전류값인 제2 보정 전류값 Ic를 산출한다.

즉 기판(20)의 배선 패턴의 온도 특성에 의한 저항값 불균일에 의해 전류 측정값 Is에 오차가 생겨도, CPU(46)는 마이너스측 배선 패턴(27)에 흐르는 전류의 전류값을 제2 보정 전류값 Ic로서 정확하게 산출할 수 있다. 따라서 마이너스측 배선 패턴(27)에 흐르는 전류의 전류값의 측정 정밀도가 향상된다.

따라서 CPU(46)는 예를 들면 제2 보정 전류값 Ic를 적산하는 것에 의해, 이차전지(10)의 잔용량을 산출함으로써, 잔용량의 산출 정밀도를 향상시킬 수 있다. 또한 CPU(46)는 제1 보정 전류값 Ia를 적산하는 것에 의해, 이차전지(10)의 잔용량을 산출함으로써, 잔용량의 산출 정밀도를 향상시킬 수 있다.

또 CPU(46)는 제1 보정 전류값 Ia 또는 제2 보정 전류값 Ic를 사용하여, 이차전지(10)의 방전 가능 시간, 이차전지(10)의 충전 가능 시간, 이차전지(10)의 충전율, 열화율 중 적어도 하나의 상태(이차전지(10)의 상태)를 산출해도 된다. 제1 보정 전류값 Ia 또는 제2 보정 전류값 Ic를 사용함으로써, 이들의 산출 정밀도가 향상된다. 또 CPU(46)는 제1 보정 전류값 Ia 또는 제2 보정 전류값 Ic를 소정의 이상 전류 검출 역치와 비교함으로써, 이차전지(10)에 흐르는 이상 전류(이차전지(10)의 상태의 일례)를 검출해도 된다. 제1 보정 전류값 Ia 또는 제2 보정 전류값 Ic를 사용함으로써, 이상 전류의 검출 정밀도가 향상된다. 이상 전류에는 이차전지(10)의 방전 과전류 또는 충전 과전류 등이 있다. 이와 같이 전지 잔량계 IC(40A)는 이차전지(10)의 상태를 감시할 수 있다.

또 전류 측정 수단으로서 칩 저항이 아니라 배선 패턴의 일부가 사용되기 때문에, 전지 잔량계 IC(40A)가 실장되는 기판(20)을 탑재하는 휴대 기기의 부품 비용을 저감할 수 있다. 또 칩 저항이 배선 패턴의 일부로 치환됨으로써, 칩 저항을 기판(20)에 실장하는 공수가 없어지기 때문에, 기판 실장의 공수를 저감할 수 있다. 또한 칩 저항이 배선 패턴의 일부로 치환됨으로써, 기판(20)의 면적을 칩 저항이 없어지는 만큼 작게 할 수 있다. 기판(20)의 축소화는 공간 절약화가 요구되는 휴대 기기에 유효하다.

도 7은 제2 실시형태에 따른 전지 감시 회로의 구성의 일례를 나타내는 도면이다. 제2 실시형태에 따른 구성 및 효과 중, 제1 실시형태에 따른 구성 및 효과와 동일한 점에 대해서는 상기 서술한 설명을 원용하는 것으로 생략한다.

도 7에 표시되는 전지 잔량계 IC(40B)는 전지 잔량계 IC(40B)의 외부에 설치된 서미스터(30)를 사용하여, 마이너스측 배선 패턴(보다 바람직하게는 특정 구간(28))의 주위 온도를 정기적으로 측정하는 온도 측정 회로(31)를 구비하는 점에서, 도 1에 표시되는 구성과 상이하다. 또 전지 잔량계 IC(40B)는 서미스터(30)와 온도 측정 회로(31)를 접속하기 위한 서미스터 입력 단자 THM을 구비한다.

온도 측정 회로(31)는 서미스터(30)의 출력값에 따라 변화하는 아날로그의 온도 측정값 Tb를 출력한다. 온도 측정 회로(31)는 예를 들면 서미스터 입력 단자 THM으로부터 입력되는 서미스터(30)의 출력값을 감쇠하는 감쇠기를 구비하고, 그 감쇠기의 출력값에 따른 온도 측정값 Tb를 출력한다. 서미스터(30)는 주위 온도에 따라 저항값이 변화한다. 예를 들면 서미스터(30)의 일단은 서미스터 입력 단자 THM에 접속되어 있고, 서미스터(30)의 타단은 전지 마이너스측 단자(23)와 특정 구간(28)의 일단과의 사이에서 마이너스측 배선 패턴(27)에 접속되어 있다.

서미스터(30)의 사용에 의해, 서미스터(30)를 특정 구간(28)에 근접 배치하기 쉬워지므로, 온도 측정 회로(31)는 특정 구간(28)의 주위 온도를 보다 고정밀도로 측정할 수 있다. 또 서미스터(30)의 사용에 의해, 전지 잔량계 IC(40B)의 기판(20) 상에서의 실장 위치를 특정 구간(28)에 반드시 근접시킬 필요가 없어지므로, 기판(20) 상에서의 실장 레이아웃의 자유도가 향상된다.

도 8은 전지 감시 회로가 실장된 기판을 탑재하는 휴대 기기의 구성의 일례를 나타내는 도면이다. 도 8에 표시되는 전지 잔량계 IC(40)는 상기 서술한 전지 잔량계 IC(40A 또는 40B)를 나타낸다. 도 8은 전지 잔량계 IC(40)가 실장된 기판(20)을 탑재하는 모바일 기기(100)의 구성의 일례를 나타낸다.

모바일 기기(100)는 유저가 휴대 가능한 전자 기기의 일례이다. 모바일 기기(100)의 구체예로서 휴대전화, 스마트폰, 태블릿 단말, 노트북 등을 들 수 있다. 모바일 기기(100)는 모바일 기기(100)의 전원인 이차전지(10)와, 전지 잔량계 IC(40)가 실장된 기판(20)과, 전지 잔량계 IC(40)의 계측 결과가 제공되는 외부 회로(50)를 구비한다.

외부 회로(50)는 파워 매니지먼트 IC(PMIC)(51)와, CPU(52), ROM(53), RAM(54), 디스플레이(55), 입출력 장치(56), 외부 인터페이스(외부 I/F)(57), Wi-Fi(등록상표) 통신부(58), GPS(Global Positioning System) 통신부(59), 카메라(60) 및 조작 버튼(61)을 구비한다.

PMIC(51)는 이차전지(10)의 충전을 제어하는 회로의 일례이다. 입출력 장치(56)는 전지 잔량계 IC(40) 내의 CPU(46)에 의한 잔용량 등의 연산 결과를 취득하고, 취득한 연산 결과를 PMIC(51), CPU(52), RAM(54), 디스플레이(55), 외부 I/F(57) 중 적어도 하나에 공급한다.

이것에 의해 CPU(52)나 PMIC(51)는 ROM(53)에 격납된 프로그램에 따라 잔용량 등의 연산 결과를 사용한 전원 관리 등의 소정의 처리를 정확하게 실행할 수 있다. 또 디스플레이(55)는 이차전지(10)의 잔용량 등을 표시할 수 있다. 그 결과 유저는 이차전지(10)의 잔용량 등을 시인할 수 있고, 그 시인 내용에 따라 조작 버튼(61)의 누름 조작이나 디스플레이(55)의 터치 조작을 행할 수 있다.

이상, 전지 감시 회로를 실시형태에 의해 설명했는데, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 다른 실시형태의 일부 또는 전부와의 조합이나 치환 등의 각종 변형 및 개량이 본 발명의 범위 내에서 가능하다.

예를 들면 기판의 개체차에 의한 배선 패턴의 저항값 불균일을 보상하기 위한 보정 처리와, 배선 패턴의 온도 특성에 의한 저항값 불균일을 보상하기 위한 보정 처리가 별개의 CPU에 의해 실현되어도 된다.

또 특정 구간(28)은 마이너스측 배선 패턴(27)의 부위가 아니라, 플러스측 배선 패턴(26)의 부위여도 된다.

또 상기 서술한 실시형태에서는 전지 감시 회로의 일례로서 전지 잔량계 IC가 표시되어 있다. 그러나 전지 감시 회로는 이차전지의 잔용량을 산출하는 기능을 구비한 회로에 한정되지 않고, 이차전지의 잔용량을 제외한 이차전지의 상태를 감시하는 회로여도 된다.

10…이차전지
20…기판
26…플러스측 배선 패턴
27…마이너스측 배선 패턴
28…특정 구간
40, 40A, 40B…전지 잔량계 IC
43…온도 측정 회로
44…AD 컨버터
46…CPU
100…모바일 기기

Claims

기판에 형성된 배선 패턴을 통하여 부하에 전류를 공급하는 이차전지로 구동하는 휴대 기기에 사용되고, 상기 이차전지의 잔용량을 산출하는 또는 상기 이차전지의 상태를 감시하는 전지 감시 회로로서,
상기 배선 패턴의 특정 구간에 발생하는 전압 강하량을 모니터함으로써, 상기 배선 패턴에 흐르는 전류의 전류값을 측정하는 전류 측정 회로와,
상기 전류 측정 회로에 의해 측정된 전류값을 디지털의 전류 측정값으로 변환하는 AD 컨버터와,
상기 기판의 개체차에 의한 상기 배선 패턴의 저항값 불균일을 보상하기 위한 제1 보정 데이터를 격납하는 제1 격납부와,
상기 전류 측정값을 상기 제1 보정 데이터를 사용하여 보정한 보정 전류값을 산출하고, 상기 보정 전류값을 적산함으로써 상기 잔용량을 산출하는 연산부를 구비하는 것을 특징으로 하는 전지 감시 회로.
제 1 항에 있어서, 상기 제1 보정 데이터는 계수 α와 계수 β를 포함하고,
상기 전류 측정값을 I로 할 때,
상기 연산부는 「α×I+β」에 따라 상기 전류 측정값을 보정하는 것을 특징으로 하는 전지 감시 회로.
제 1 항 또는 제 2 항에 있어서, 상기 배선 패턴의 주위 온도를 측정하는 온도 측정 회로를 구비하고,
상기 AD 컨버터는 상기 온도 측정 회로에 의해 측정된 주위 온도를 디지털의 온도 측정값으로 변환하고,
상기 연산부는 상기 전류 측정값을 상기 제1 보정 데이터와 상기 온도 측정값을 사용하여 보정하는 것을 특징으로 하는 전지 감시 회로.
제 3 항에 있어서, 상기 연산부는 상기 보정 전류값의 소정의 기준 전류값에 대한 오차율을 상기 온도 측정값을 사용하여 산출하고, 상기 보정 전류값을 상기 오차율을 사용하여 보정하는 것을 특징으로 하는 전지 감시 회로.
제 3 항에 있어서, 상기 배선 패턴의 온도 특성에 의한 저항값 불균일을 보상하기 위한 제2 보정 데이터를 격납하는 제2 격납부를 구비하고,
상기 연산부는 상기 전류 측정값을 상기 제1 보정 데이터와 상기 제2 보정 데이터와 상기 온도 측정값을 사용하여 보정하는 것을 특징으로 하는 전지 감시 회로.
제 5 항에 있어서, 상기 제1 보정 데이터는 계수 α와 계수 β를 포함하고,
상기 제2 보정 데이터는 계수 a와 계수 b를 포함하고,
상기 전류 측정값을 I, 상기 온도 측정값을 T로 할 때,
상기 연산부는 「((α×I+β)×100)/((a×T+b)+100)」에 따라 상기 전류 측정값을 보정하는 것을 특징으로 하는 전지 감시 회로.