JP2000146850A - パターン欠陥検査方法及びその装置 - Google Patents
パターン欠陥検査方法及びその装置Info
- Publication number
- JP2000146850A JP2000146850A JP10323882A JP32388298A JP2000146850A JP 2000146850 A JP2000146850 A JP 2000146850A JP 10323882 A JP10323882 A JP 10323882A JP 32388298 A JP32388298 A JP 32388298A JP 2000146850 A JP2000146850 A JP 2000146850A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- pattern
- influence
- degree
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
(57)【要約】
【課題】本発明は、欠陥として影響のない或いは影響の
少ない欠陥を検出することがない。 【解決手段】画像入力装置２により撮像されるフォトマ
スク１の検査パターンデータと設計パターンデータとを
比較してデータ比較回路１３からフォトマスク１上の欠
陥が検出されると、近接パターン影響度判定回路２４に
おいてその欠陥と半導体チップを成す１層〜３層パター
ンの各設計パターンデータとの各位置関係に基づいて欠
陥の影響度を判定し、欠陥としての影響度の小さい領域
に存在する欠陥の検出感度を低下させる又はその欠陥を
無視する。
少ない欠陥を検出することがない。 【解決手段】画像入力装置２により撮像されるフォトマ
スク１の検査パターンデータと設計パターンデータとを
比較してデータ比較回路１３からフォトマスク１上の欠
陥が検出されると、近接パターン影響度判定回路２４に
おいてその欠陥と半導体チップを成す１層〜３層パター
ンの各設計パターンデータとの各位置関係に基づいて欠
陥の影響度を判定し、欠陥としての影響度の小さい領域
に存在する欠陥の検出感度を低下させる又はその欠陥を
無視する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばフォトマス
ク等に形成されたパターンを撮像して得られる被検査デ
ータと、このフォトマスクを描画したＣＡＤデータから
展開した設計パターンのデータとを比較してフォトマス
ク上の欠陥を検査するパターン欠陥検査方法及びその装
置に関する。
ク等に形成されたパターンを撮像して得られる被検査デ
ータと、このフォトマスクを描画したＣＡＤデータから
展開した設計パターンのデータとを比較してフォトマス
ク上の欠陥を検査するパターン欠陥検査方法及びその装
置に関する。
【０００２】
【従来の技術】図５はかかるパターン欠陥検査装置の構
成図である。
成図である。
【０００３】フォトマスク１のパターンを撮像する画像
入力装置２として、ＸＹテーブル３が備えられ、このＸ
Ｙテーブル３上にフォトマスク１が載置されている。こ
のＸＹテーブル３の上方には、露光用の光源４が配置さ
れ、この光源４から放射された露光用光が照明光学系５
によってフォトマスク１上に照明される。
入力装置２として、ＸＹテーブル３が備えられ、このＸ
Ｙテーブル３上にフォトマスク１が載置されている。こ
のＸＹテーブル３の上方には、露光用の光源４が配置さ
れ、この光源４から放射された露光用光が照明光学系５
によってフォトマスク１上に照明される。
【０００４】又、ＸＹテーブル３の下方には、結像光学
系６を介してセンサ７が配置され、フォトマスク１を透
過した光がセンサ７面上に結像される。このセンサ７
は、入射するフォトマスク１の像を撮像してその画像信
号を出力する。そして、この画像信号は、センサ回路８
によりディジタル化されて検査パターンデータとして出
力される。
系６を介してセンサ７が配置され、フォトマスク１を透
過した光がセンサ７面上に結像される。このセンサ７
は、入射するフォトマスク１の像を撮像してその画像信
号を出力する。そして、この画像信号は、センサ回路８
によりディジタル化されて検査パターンデータとして出
力される。
【０００５】一方、画像処理系としてホストＣＰＵ１０
が備えられ、このホストＣＰＵ１０には、フォトマスク
１で製造する半導体チップのＣＡＤデータが格納された
ディスク１１が接続されている。又、ホストＣＰＵ１０
には、設計データ発生回路１２及びデータ比較回路１３
が接続されている。このうち設計データ発生回路１２
は、ディスク１１に格納されているＣＡＤデータから設
計パターンデータを発生してそのデータをデータ比較回
路１３に送るものであり、データ比較回路１３は、設計
データ発生回路１２からの設計パターンデータと画像入
力装置２からの検査パターンデータとを比較して欠陥を
出力するものである。
が備えられ、このホストＣＰＵ１０には、フォトマスク
１で製造する半導体チップのＣＡＤデータが格納された
ディスク１１が接続されている。又、ホストＣＰＵ１０
には、設計データ発生回路１２及びデータ比較回路１３
が接続されている。このうち設計データ発生回路１２
は、ディスク１１に格納されているＣＡＤデータから設
計パターンデータを発生してそのデータをデータ比較回
路１３に送るものであり、データ比較回路１３は、設計
データ発生回路１２からの設計パターンデータと画像入
力装置２からの検査パターンデータとを比較して欠陥を
出力するものである。
【０００６】このような構成であれば、光源４から露光
用光が放射されると、この露光用光は、照明光学系５に
よってフォトマスク１上に照明される。このフォトマス
ク１を透過した光は、センサ７面上に結像され、このセ
ンサ７は、入射するフォトマスク１の像を撮像してその
画像信号を出力する。そして、この画像信号は、センサ
回路８によりディジタル化されて検査パターンデータと
して出力される。
用光が放射されると、この露光用光は、照明光学系５に
よってフォトマスク１上に照明される。このフォトマス
ク１を透過した光は、センサ７面上に結像され、このセ
ンサ７は、入射するフォトマスク１の像を撮像してその
画像信号を出力する。そして、この画像信号は、センサ
回路８によりディジタル化されて検査パターンデータと
して出力される。
【０００７】一方、設計データ発生回路１２は、ディス
ク１１に格納されているＣＡＤデータから設計パターン
データを発生してそのデータをデータ比較回路１３に送
る。このデータ比較回路１３は、入力した設計パターン
データと画像入力装置２からの検査パターンデータとを
比較して欠陥を出力する。図６には、フォトマスク１の
検査エリアＥ内の中央部と周辺部とのパターン及び欠陥
Ｇの例を示している。
ク１１に格納されているＣＡＤデータから設計パターン
データを発生してそのデータをデータ比較回路１３に送
る。このデータ比較回路１３は、入力した設計パターン
データと画像入力装置２からの検査パターンデータとを
比較して欠陥を出力する。図６には、フォトマスク１の
検査エリアＥ内の中央部と周辺部とのパターン及び欠陥
Ｇの例を示している。
【０００８】
【発明が解決しようとする課題】ところで、ウエハ上の
半導体チップのパターンは、フォトマスク１上のパター
ンを複数回露光し、エッチング処理を繰り返すことで形
成する。このように形成されたフォトマスク１は、その
上に欠陥Ｇがあると、ウエハ上に転写されるために問題
になる。
半導体チップのパターンは、フォトマスク１上のパター
ンを複数回露光し、エッチング処理を繰り返すことで形
成する。このように形成されたフォトマスク１は、その
上に欠陥Ｇがあると、ウエハ上に転写されるために問題
になる。
【０００９】ところが、フォトマスク１上に欠陥Ｇがあ
り、その欠陥Ｇのサイズが同一であっても、フォトマス
ク１を形成する複数の層のうち欠陥Ｇの存在する層以外
の層のパターンとの位置関係によって、欠陥Ｇが半導体
チップに及ぼす影響度に差がある。
り、その欠陥Ｇのサイズが同一であっても、フォトマス
ク１を形成する複数の層のうち欠陥Ｇの存在する層以外
の層のパターンとの位置関係によって、欠陥Ｇが半導体
チップに及ぼす影響度に差がある。
【００１０】しかしながら、上記のような欠陥検査の背
景があるにも拘らず上記装置では、１枚のフォトマスク
１の検査エリアＥ内の全てを同一の欠陥検出感度で検査
しており、欠陥として影響のない欠陥Ｇ、或いは欠陥と
して影響の少ない欠陥Ｇまでも欠陥として検出してしま
い、フォトマスク１の製造歩留まりを低下させている。
景があるにも拘らず上記装置では、１枚のフォトマスク
１の検査エリアＥ内の全てを同一の欠陥検出感度で検査
しており、欠陥として影響のない欠陥Ｇ、或いは欠陥と
して影響の少ない欠陥Ｇまでも欠陥として検出してしま
い、フォトマスク１の製造歩留まりを低下させている。
【００１１】そこで本発明は、欠陥として影響のない或
いは影響の少ない欠陥を検出することがないパターン欠
陥検査方法及びその装置を提供することを目的とする。
いは影響の少ない欠陥を検出することがないパターン欠
陥検査方法及びその装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】請求項１によれば、被検
査体を撮像して得られる被検査データと予め設定された
基準パターンとを比較して被検査体上の欠陥を検査する
パターン欠陥検査方法において、欠陥を検出すると、こ
の欠陥に近接する基準パターンとの位置関係に基づいて
欠陥の影響度を判定するパターン欠陥検査方法である。
査体を撮像して得られる被検査データと予め設定された
基準パターンとを比較して被検査体上の欠陥を検査する
パターン欠陥検査方法において、欠陥を検出すると、こ
の欠陥に近接する基準パターンとの位置関係に基づいて
欠陥の影響度を判定するパターン欠陥検査方法である。
【００１３】請求項２によれば、請求項１記載のパター
ン欠陥検査方法において、欠陥と複数層を成す各基準パ
ターンとの各位置関係に基づいて欠陥の影響度を判定す
る。
ン欠陥検査方法において、欠陥と複数層を成す各基準パ
ターンとの各位置関係に基づいて欠陥の影響度を判定す
る。
【００１４】請求項３によれば、請求項１記載のパター
ン欠陥検査方法において、被検査体上の欠陥としての影
響度の少ない領域に存在する欠陥の検出感度を低下させ
る。
ン欠陥検査方法において、被検査体上の欠陥としての影
響度の少ない領域に存在する欠陥の検出感度を低下させ
る。
【００１５】請求項４によれば、被検査体を撮像して得
られる被検査データと予め設定された基準パターンとを
比較して被検査体上の欠陥を検査するパターン欠陥検査
装置において、欠陥を検出すると、この欠陥に近接する
基準パターンとの位置関係に基づいて欠陥の影響度を判
定する近接パターン影響度判定手段を、備えたパターン
欠陥検査装置である。
られる被検査データと予め設定された基準パターンとを
比較して被検査体上の欠陥を検査するパターン欠陥検査
装置において、欠陥を検出すると、この欠陥に近接する
基準パターンとの位置関係に基づいて欠陥の影響度を判
定する近接パターン影響度判定手段を、備えたパターン
欠陥検査装置である。
【００１６】請求項５によれば、請求項４記載のパター
ン欠陥検査装置において、複数層を成す各基準パターン
を格納する基準パターン格納手段を備え、近接パターン
影響度判定手段は、欠陥を検出すると、この欠陥と基準
パターン格納手段に格納されている各基準パターンとの
各位置関係に基づいて欠陥の影響度を判定する機能を有
する。
ン欠陥検査装置において、複数層を成す各基準パターン
を格納する基準パターン格納手段を備え、近接パターン
影響度判定手段は、欠陥を検出すると、この欠陥と基準
パターン格納手段に格納されている各基準パターンとの
各位置関係に基づいて欠陥の影響度を判定する機能を有
する。
【００１７】請求項６によれば、請求項４又は５記載の
パターン欠陥検査装置において、欠陥としての影響度の
少ない領域に存在する欠陥の検出感度を低下させる欠陥
判定手段を備えた。
パターン欠陥検査装置において、欠陥としての影響度の
少ない領域に存在する欠陥の検出感度を低下させる欠陥
判定手段を備えた。
【００１８】請求項７によれば、被検査体を撮像してそ
の被検査パターンデータを取得する画像入力手段と、複
数層を成す各基準パターンを格納する基準パターン格納
手段と、画像入力手段により取得された被検査パターン
データと基準パターン格納手段に格納されている各層ご
との各基準パターンとをそれぞれ比較して被検査体上の
欠陥を検査するデータ比較手段と、このデータ比較手段
により被検査体上に欠陥を検出した場合、この欠陥と基
準パターン格納手段に格納されている各基準パターンと
の各位置関係に基づいて欠陥の影響度を判定する近接パ
ターン影響度判定手段と、この近接パターン影響度判定
手段による判定結果が影響度の小さいものであれば欠陥
の検出感度を低下させるか又は欠陥を無視し、かつ影響
度の高いものであれば欠陥として判定する欠陥判定手段
と、を備えたパターン欠陥検査装置である。
の被検査パターンデータを取得する画像入力手段と、複
数層を成す各基準パターンを格納する基準パターン格納
手段と、画像入力手段により取得された被検査パターン
データと基準パターン格納手段に格納されている各層ご
との各基準パターンとをそれぞれ比較して被検査体上の
欠陥を検査するデータ比較手段と、このデータ比較手段
により被検査体上に欠陥を検出した場合、この欠陥と基
準パターン格納手段に格納されている各基準パターンと
の各位置関係に基づいて欠陥の影響度を判定する近接パ
ターン影響度判定手段と、この近接パターン影響度判定
手段による判定結果が影響度の小さいものであれば欠陥
の検出感度を低下させるか又は欠陥を無視し、かつ影響
度の高いものであれば欠陥として判定する欠陥判定手段
と、を備えたパターン欠陥検査装置である。
【００１９】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照して説明する。なお、図５と同一部分に
は同一符号を付してその詳しい説明は省略する。
いて図面を参照して説明する。なお、図５と同一部分に
は同一符号を付してその詳しい説明は省略する。
【００２０】図１はフォトマスクの検査に適用したパタ
ーン欠陥検査装置の構成図である。
ーン欠陥検査装置の構成図である。
【００２１】フォトマスク１は、製造する半導体チップ
で必要とされる複数層、例えば３層であれば、これら層
ごとの３つのフォトマスク１についてのパターン欠陥検
査が行われる。
で必要とされる複数層、例えば３層であれば、これら層
ごとの３つのフォトマスク１についてのパターン欠陥検
査が行われる。
【００２２】ホストＣＰＵ１０には、ディスク２０が接
続されている。このディスク２０には、検査するフォト
マスク１で製造する半導体チップで必要とされる複数層
又は全層のＣＡＤデータが格納されている。例えば、製
造する半導体チップで必要とされる層数が例えば３層で
あれば、１層パターンのＣＡＤデータＣａ、２層パター
ンのＣＡＤデータＣｂ及び３層パターンのＣＡＤデータ
Ｃｃが格納されている。
続されている。このディスク２０には、検査するフォト
マスク１で製造する半導体チップで必要とされる複数層
又は全層のＣＡＤデータが格納されている。例えば、製
造する半導体チップで必要とされる層数が例えば３層で
あれば、１層パターンのＣＡＤデータＣａ、２層パター
ンのＣＡＤデータＣｂ及び３層パターンのＣＡＤデータ
Ｃｃが格納されている。
【００２３】又、ホストＣＰＵ１０には、半導体チップ
で必要とされる１層〜３層パターンの各ＣＡＤデータＣ
ａ〜Ｃｃに対応する３つの設計データ発生回路２１〜２
３が接続されている。すなわち、設計データ発生回路２
１はディスク２０に格納されているＣＡＤデータＣａか
ら半導体チップの１層パターンの設計パターンデータを
発生する機能を有するものであり、設計データ発生回路
２２はディスク２０に格納されているＣＡＤデータＣｂ
から半導体チップの２層パターンの設計パターンデータ
を発生する機能を有するものであり、設計データ発生回
路２３はディスク２０に格納されているＣＡＤデータＣ
ｃから半導体チップの３層パターンの設計パターンデー
タを発生する機能を有するものである。
で必要とされる１層〜３層パターンの各ＣＡＤデータＣ
ａ〜Ｃｃに対応する３つの設計データ発生回路２１〜２
３が接続されている。すなわち、設計データ発生回路２
１はディスク２０に格納されているＣＡＤデータＣａか
ら半導体チップの１層パターンの設計パターンデータを
発生する機能を有するものであり、設計データ発生回路
２２はディスク２０に格納されているＣＡＤデータＣｂ
から半導体チップの２層パターンの設計パターンデータ
を発生する機能を有するものであり、設計データ発生回
路２３はディスク２０に格納されているＣＡＤデータＣ
ｃから半導体チップの３層パターンの設計パターンデー
タを発生する機能を有するものである。
【００２４】上記データ比較回路１３は、切替えスイッ
チ１３ａを介して各設計データ発生回路２１〜２３に接
続され、１層パターンのフォトマスク１の欠陥検査を行
う場合には切替えスイッチ１３ａの切替え動作により設
計データ発生回路２１に接続し、２層パターンのフォト
マスク１の欠陥検査を行う場合には切替えスイッチ１３
ａの切替え動作により設計データ発生回路２２に接続
し、３層パターンのフォトマスク１の欠陥検査を行う場
合には切替えスイッチ１３ａの切替え動作により設計デ
ータ発生回路２３に接続し、欠陥検査するときの半導体
チップの１層、２層又は３層パターンのいずれかの設計
パターンデータを受け取るものとなっている。
チ１３ａを介して各設計データ発生回路２１〜２３に接
続され、１層パターンのフォトマスク１の欠陥検査を行
う場合には切替えスイッチ１３ａの切替え動作により設
計データ発生回路２１に接続し、２層パターンのフォト
マスク１の欠陥検査を行う場合には切替えスイッチ１３
ａの切替え動作により設計データ発生回路２２に接続
し、３層パターンのフォトマスク１の欠陥検査を行う場
合には切替えスイッチ１３ａの切替え動作により設計デ
ータ発生回路２３に接続し、欠陥検査するときの半導体
チップの１層、２層又は３層パターンのいずれかの設計
パターンデータを受け取るものとなっている。
【００２５】近接パターン影響度判定回路２４は、デー
タ比較回路１３で欠陥を検出すると、各設計データ発生
回路２１〜２３で発生した半導体チップの１層〜３層パ
ターンの各設計パターンデータを受け取り、これら設計
パターンデータとデータ比較回路１３で検出した欠陥と
の各位置関係に基づいて、データ比較回路１３で検出さ
れた欠陥の半導体チップに対する影響度を判定する機能
を有するものである。
タ比較回路１３で欠陥を検出すると、各設計データ発生
回路２１〜２３で発生した半導体チップの１層〜３層パ
ターンの各設計パターンデータを受け取り、これら設計
パターンデータとデータ比較回路１３で検出した欠陥と
の各位置関係に基づいて、データ比較回路１３で検出さ
れた欠陥の半導体チップに対する影響度を判定する機能
を有するものである。
【００２６】この近接パターン影響度判定回路２４は、
半導体チップへの影響度を判定するために、欠陥の半導
体チップへの影響度が小さい領域、例えば欠陥の存在す
る位置が図２に示すようにパターンから所定距離Ｄ以上
離れている領域であれば、半導体チップへの影響度が小
さいものとして判定する機能を有している。
半導体チップへの影響度を判定するために、欠陥の半導
体チップへの影響度が小さい領域、例えば欠陥の存在す
る位置が図２に示すようにパターンから所定距離Ｄ以上
離れている領域であれば、半導体チップへの影響度が小
さいものとして判定する機能を有している。
【００２７】欠陥判定回路２５は、近接パターン影響度
判定回路２４による判定結果及びデータ比較回路１３か
ら出力された欠陥の検出結果を受け、近接パターン影響
度判定回路２４の判定結果により欠陥の影響度が小さい
ものであれば、データ比較回路１３から出力された欠陥
の検出感度を低下して所定のサイズ以上の欠陥を欠陥と
して出力するか又はその欠陥を無視して欠陥として出力
しない機能を有している。
判定回路２４による判定結果及びデータ比較回路１３か
ら出力された欠陥の検出結果を受け、近接パターン影響
度判定回路２４の判定結果により欠陥の影響度が小さい
ものであれば、データ比較回路１３から出力された欠陥
の検出感度を低下して所定のサイズ以上の欠陥を欠陥と
して出力するか又はその欠陥を無視して欠陥として出力
しない機能を有している。
【００２８】この欠陥判定回路２５は、近接パターン影
響度判定回路２４の判定結果により欠陥の影響度が小さ
いものであれば、当然のことながら欠陥として判定する
機能を有している。
響度判定回路２４の判定結果により欠陥の影響度が小さ
いものであれば、当然のことながら欠陥として判定する
機能を有している。
【００２９】次に上記の如く構成された装置の作用につ
いて説明する。
いて説明する。
【００３０】先ず、半導体チップを製造するために必要
な１層パターンが形成されたフォトマスク１がＸＹテー
ブル３上に載置される。
な１層パターンが形成されたフォトマスク１がＸＹテー
ブル３上に載置される。
【００３１】光源４から露光用光が放射されると、この
露光用光は、照明光学系５によってフォトマスク１上に
照明され、このフォトマスク１を透過した光は、センサ
７面上に結像される。このセンサ７は、入射するフォト
マスク１の像を撮像してその画像信号を出力し、この画
像信号は、センサ回路８によりディジタル化されて検査
パターンデータとして出力される。
露光用光は、照明光学系５によってフォトマスク１上に
照明され、このフォトマスク１を透過した光は、センサ
７面上に結像される。このセンサ７は、入射するフォト
マスク１の像を撮像してその画像信号を出力し、この画
像信号は、センサ回路８によりディジタル化されて検査
パターンデータとして出力される。
【００３２】一方、設計データ発生回路２１はディスク
２０に格納されているＣＡＤデータＣａから半導体チッ
プの１層パターンの設計パターンデータを発生し、設計
データ発生回路２２はディスク２０に格納されているＣ
ＡＤデータＣｂから半導体チップの２層パターンの設計
パターンデータを発生し、設計データ発生回路２３はデ
ィスク２０に格納されているＣＡＤデータＣｃから半導
体チップの３層パターンの設計パターンデータを発生す
る。
２０に格納されているＣＡＤデータＣａから半導体チッ
プの１層パターンの設計パターンデータを発生し、設計
データ発生回路２２はディスク２０に格納されているＣ
ＡＤデータＣｂから半導体チップの２層パターンの設計
パターンデータを発生し、設計データ発生回路２３はデ
ィスク２０に格納されているＣＡＤデータＣｃから半導
体チップの３層パターンの設計パターンデータを発生す
る。
【００３３】このとき１層パターンのフォトマスク１の
欠陥検査を行っているので、切替えスイッチ１３ａは設
計データ発生回路２１に切替えてテータ比較回路１３に
接続する。
欠陥検査を行っているので、切替えスイッチ１３ａは設
計データ発生回路２１に切替えてテータ比較回路１３に
接続する。
【００３４】このデータ比較回路１３は、１層パターン
の設計パターンデータと画像入力装置２からの検査パタ
ーンデータとを比較し、欠陥を検出するとその欠陥を出
力する。図３(a) は２つの欠陥Ａ、Ｂを検出した１層パ
ターンの検査パターンデータを示しており、データ比較
回路１３は、この検査パターンデータと設計パターンデ
ータとを比較することにより、２つの欠陥Ａ、Ｂを検出
する。
の設計パターンデータと画像入力装置２からの検査パタ
ーンデータとを比較し、欠陥を検出するとその欠陥を出
力する。図３(a) は２つの欠陥Ａ、Ｂを検出した１層パ
ターンの検査パターンデータを示しており、データ比較
回路１３は、この検査パターンデータと設計パターンデ
ータとを比較することにより、２つの欠陥Ａ、Ｂを検出
する。
【００３５】なお、同図(b)(c)は、上記同様に、半導体
チップを製造するために必要な２層又は３層パターンが
形成されたフォトマスク１をＸＹテーブル３上に載置
し、これらフォトマスク１上にそれぞれ露光用光を照明
して、このフォトマスク１を透過してセンサ７で受光し
て得られる各検査パターンデータを示しており、同図
(b) が２層パターンの検査パターンデータ、同図(c) が
３層パターンの検査パターンデータを示している。この
場合、これら２層及び３層の各検査パターンデータに
は、欠陥が存在しないものとする。
チップを製造するために必要な２層又は３層パターンが
形成されたフォトマスク１をＸＹテーブル３上に載置
し、これらフォトマスク１上にそれぞれ露光用光を照明
して、このフォトマスク１を透過してセンサ７で受光し
て得られる各検査パターンデータを示しており、同図
(b) が２層パターンの検査パターンデータ、同図(c) が
３層パターンの検査パターンデータを示している。この
場合、これら２層及び３層の各検査パターンデータに
は、欠陥が存在しないものとする。
【００３６】このように１層パターンの検査パターンデ
ータに欠陥Ａ、Ｂを検出した場合、近接パターン影響度
判定回路２４は、各設計データ発生回路２１〜２３でそ
れぞれ発生した１層〜３層パターンの各設計パターンデ
ータを受け取り、これら１層〜３層パターンの各設計パ
ターンデータと上記データ比較回路１３で検出された各
欠陥Ａ、Ｂとの位置関係に基づいて製造する半導体チッ
プへの影響度を判定する。
ータに欠陥Ａ、Ｂを検出した場合、近接パターン影響度
判定回路２４は、各設計データ発生回路２１〜２３でそ
れぞれ発生した１層〜３層パターンの各設計パターンデ
ータを受け取り、これら１層〜３層パターンの各設計パ
ターンデータと上記データ比較回路１３で検出された各
欠陥Ａ、Ｂとの位置関係に基づいて製造する半導体チッ
プへの影響度を判定する。
【００３７】このとき近接パターン影響度判定回路２４
には、予め欠陥の半導体チップへの影響度を判定するた
めに、１層〜３層パターンを組み合わせたパターンにお
いて欠陥の半導体チップへの影響度が小さい領域、例え
ば上記図２に示すようにパターンから所定距離Ｄ以上離
れている領域を半導体チップへの影響度が小さいものと
して設定されている。
には、予め欠陥の半導体チップへの影響度を判定するた
めに、１層〜３層パターンを組み合わせたパターンにお
いて欠陥の半導体チップへの影響度が小さい領域、例え
ば上記図２に示すようにパターンから所定距離Ｄ以上離
れている領域を半導体チップへの影響度が小さいものと
して設定されている。
【００３８】従って、近接パターン影響度判定回路２４
は、図４に示すようにデータ比較回路１３で検出された
１層パターンにおける各欠陥Ａ、Ｂのうち欠陥Ａが影響
度の小さい領域に存在し、かつ欠陥Ｂが影響度の小さい
領域から外れて１層及び３層パターンに近い領域に存在
して影響度の大きいものとして判定する。
は、図４に示すようにデータ比較回路１３で検出された
１層パターンにおける各欠陥Ａ、Ｂのうち欠陥Ａが影響
度の小さい領域に存在し、かつ欠陥Ｂが影響度の小さい
領域から外れて１層及び３層パターンに近い領域に存在
して影響度の大きいものとして判定する。
【００３９】欠陥判定回路２５は、近接パターン影響度
判定回路２４による判定結果及びデータ比較回路１３か
ら出力された欠陥の検出結果を受け、近接パターン影響
度判定回路２４の判定結果により半導体チップへの影響
度が小さい欠陥Ａであれば、この欠陥Ａの検出感度を低
下して所定のサイズ以上の欠陥を欠陥として出力するか
又はその欠陥を無視して欠陥として出力しない。
判定回路２４による判定結果及びデータ比較回路１３か
ら出力された欠陥の検出結果を受け、近接パターン影響
度判定回路２４の判定結果により半導体チップへの影響
度が小さい欠陥Ａであれば、この欠陥Ａの検出感度を低
下して所定のサイズ以上の欠陥を欠陥として出力するか
又はその欠陥を無視して欠陥として出力しない。
【００４０】又、欠陥判定回路２５は、近接パターン影
響度判定回路２４の判定結果により半導体チップへの影
響度が大きい欠陥Ｂであれば、この欠陥Ｂを出力する。
響度判定回路２４の判定結果により半導体チップへの影
響度が大きい欠陥Ｂであれば、この欠陥Ｂを出力する。
【００４１】このように上記一実施の形態においては、
フォトマスク１から欠陥が検出されると、この欠陥と半
導体チップを成す１層〜３層パターンの各設計パターン
データとの各位置関係に基づいて欠陥の影響度を判定
し、欠陥としての影響度の小さい領域に存在する欠陥の
検出感度を低下させる又はその欠陥を無視するようにし
たので、欠陥として影響度のない、又は影響度の小さい
欠陥まで検出する必要がなくなり、フォトマスク１の製
造において欠陥の修正に掛ける費用を削減できるととも
に、その時間を短縮することができ、フォトマスク１の
製造歩留まりを低下させることはない。
フォトマスク１から欠陥が検出されると、この欠陥と半
導体チップを成す１層〜３層パターンの各設計パターン
データとの各位置関係に基づいて欠陥の影響度を判定
し、欠陥としての影響度の小さい領域に存在する欠陥の
検出感度を低下させる又はその欠陥を無視するようにし
たので、欠陥として影響度のない、又は影響度の小さい
欠陥まで検出する必要がなくなり、フォトマスク１の製
造において欠陥の修正に掛ける費用を削減できるととも
に、その時間を短縮することができ、フォトマスク１の
製造歩留まりを低下させることはない。
【００４２】又、欠陥による影響度の小さい領域や影響
度の小さい欠陥の検出感度を低下させたり無視すること
の設定は、予め欠陥検査前にフォトマスク１に対する検
査の精度等に応じて行うことができる。
度の小さい欠陥の検出感度を低下させたり無視すること
の設定は、予め欠陥検査前にフォトマスク１に対する検
査の精度等に応じて行うことができる。
【００４３】なお、本発明は、上記一実施の形態に限定
されるものでなく次の通り変形してもよい。
されるものでなく次の通り変形してもよい。
【００４４】例えば、近接パターン影響度判定回路２４
は、各設計データ発生回路２１〜２３で展開した各層の
設計パターンデータを入力するのでなく、例えばホスト
ＣＰＵ１０でソフトウエア的に処理して求めた各層の設
計パターンデータの配置情報を入力して欠陥の影響度を
求めるようにしてもよい。
は、各設計データ発生回路２１〜２３で展開した各層の
設計パターンデータを入力するのでなく、例えばホスト
ＣＰＵ１０でソフトウエア的に処理して求めた各層の設
計パターンデータの配置情報を入力して欠陥の影響度を
求めるようにしてもよい。
【００４５】又、この近接パターン影響度の判定は、回
路で行うのでなく、検出した欠陥に対してその近傍のみ
の各層の設計パターンデータの配置情報をソフトウエア
的に発生し、それを基に近接パターンの影響度の判定を
ソフトウエア的に処理して行うようにしてもよい。
路で行うのでなく、検出した欠陥に対してその近傍のみ
の各層の設計パターンデータの配置情報をソフトウエア
的に発生し、それを基に近接パターンの影響度の判定を
ソフトウエア的に処理して行うようにしてもよい。
【００４６】以上、いずれにしてもＣＡＤデータから設
計パターンデータの配置情報を求め、欠陥が発生した場
合、この欠陥に近接するパターンとの距離から欠陥の影
響度があるか小さいかを判定するようにすればよい。
計パターンデータの配置情報を求め、欠陥が発生した場
合、この欠陥に近接するパターンとの距離から欠陥の影
響度があるか小さいかを判定するようにすればよい。
【００４７】又、欠陥の影響度の小さい領域の設定は、
各層パターン別にそれぞれ設定してもよく、この場合に
は、欠陥が検出されると、各層パターンごとの各影響度
を合わせて最終的な欠陥の影響度の判定を行うようにし
てもよい。
各層パターン別にそれぞれ設定してもよく、この場合に
は、欠陥が検出されると、各層パターンごとの各影響度
を合わせて最終的な欠陥の影響度の判定を行うようにし
てもよい。
【００４８】さらに、上記装置によって欠陥を検出した
場合、これら検出した欠陥の位置等の履歴をとって、そ
の以降の欠陥検査に反映させるようにしてもよい。
場合、これら検出した欠陥の位置等の履歴をとって、そ
の以降の欠陥検査に反映させるようにしてもよい。
【００４９】又、半導体チップ製造に用いるフォトマス
ク１のパターン欠陥検査に限らず、プリント基板等の各
種パターン欠陥の検査に適用できることは言うまでもな
い。
ク１のパターン欠陥検査に限らず、プリント基板等の各
種パターン欠陥の検査に適用できることは言うまでもな
い。
【００５０】
【発明の効果】以上詳記したように本発明によれば、欠
陥として影響のない或いは影響の少ない欠陥を検出する
ことがないパターン欠陥検査方法及びその装置を提供で
きる。
陥として影響のない或いは影響の少ない欠陥を検出する
ことがないパターン欠陥検査方法及びその装置を提供で
きる。
【図１】本発明に係わるパターン欠陥検査装置の一実施
の形態を示す構成図。
の形態を示す構成図。
【図２】同装置により判定される半導体チップへの影響
度が小さい領域を示す模式図。
度が小さい領域を示す模式図。
【図３】同装置により撮像される各層パターン及び欠陥
を検出した検査パターンデータを示す模式図。
を検出した検査パターンデータを示す模式図。
【図４】同装置の近接パターン影響度判定回路による欠
陥の影響度の判定作用を示す模式図。
陥の影響度の判定作用を示す模式図。
【図５】従来のパターン欠陥検査装置の構成図。
【図６】同装置によるフォトマスクの検査エリア内の中
央部と周辺部とのパターン及び欠陥の検出例を示す図。
央部と周辺部とのパターン及び欠陥の検出例を示す図。
１：フォトマスク、 ２：画像入力装置、 ３：ＸＹテーブル、 ４：光源、 ５：照明光学系、 ６：結像光学系、 ７：センサ、 ８：センサ回路、 １０：ホストＣＰＵ、 １３：データ比較回路、 ２０：ディスク、 ２１〜２３：設計データ発生回路、 ２４：近接パターン影響度判定回路、 ２５：欠陥判定回路。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G051 AA56 AB02 AC04 AC21 CA03 CA04 CB02 DA07 EA12 EA14 EA16 EB01 EC01 ED08 ED11 FA01
Claims (7)
- 【請求項１】 被検査体を撮像して得られる被検査デー
タと予め設定された基準パターンとを比較して前記被検
査体上の欠陥を検査するパターン欠陥検査方法におい
て、 前記欠陥を検出すると、この欠陥に近接する前記基準パ
ターンとの位置関係に基づいて前記欠陥の影響度を判定
することを特徴とするパターン欠陥検査方法。 - 【請求項２】 前記欠陥と複数層を成す各基準パターン
との各位置関係に基づいて前記欠陥の影響度を判定する
ことを特徴とする請求項１記載のパターン欠陥検査方
法。 - 【請求項３】 前記被検査体上の欠陥としての影響度の
少ない領域に存在する前記欠陥の検出感度を低下させる
ことを特徴とする請求項１記載のパターン欠陥検査方
法。 - 【請求項４】 被検査体を撮像して得られる被検査デー
タと予め設定された基準パターンとを比較して前記被検
査体上の欠陥を検査するパターン欠陥検査装置におい
て、 前記欠陥を検出すると、この欠陥に近接する前記基準パ
ターンとの位置関係に基づいて前記欠陥の影響度を判定
する近接パターン影響度判定手段を、備えたことを特徴
とするパターン欠陥検査装置。 - 【請求項５】 複数層を成す各基準パターンを格納する
基準パターン格納手段を備え、 前記近接パターン影響度判定手段は、前記欠陥を検出す
ると、この欠陥と前記基準パターン格納手段に格納され
ている前記各基準パターンとの各位置関係に基づいて前
記欠陥の影響度を判定する機能を有することを特徴とす
る請求項４記載のパターン欠陥検査装置。 - 【請求項６】 前記欠陥としての影響度の少ない領域に
存在する前記欠陥の検出感度を低下させる欠陥判定手段
を備えたことを特徴とする請求項４又は５記載のパター
ン欠陥検査装置。 - 【請求項７】 被検査体を撮像してその被検査パターン
データを取得する画像入力手段と、 複数層を成す各基準パターンを格納する基準パターン格
納手段と、 前記画像入力手段により取得された前記被検査パターン
データと前記基準パターン格納手段に格納されている前
記各層ごとの各基準パターンとをそれぞれ比較して前記
被検査体上の欠陥を検査するデータ比較手段と、 このデータ比較手段により前記被検査体上に前記欠陥を
検出した場合、この欠陥と前記基準パターン格納手段に
格納されている前記各基準パターンとの各位置関係に基
づいて前記欠陥の影響度を判定する近接パターン影響度
判定手段と、 この近接パターン影響度判定手段による判定結果が影響
度の小さいものであれば前記欠陥の検出感度を低下させ
るか又は前記欠陥を無視し、かつ前記影響度の高いもの
であれば欠陥として判定する欠陥判定手段と、を具備し
たことを特徴とするパターン欠陥検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10323882A JP2000146850A (ja) | 1998-11-13 | 1998-11-13 | パターン欠陥検査方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10323882A JP2000146850A (ja) | 1998-11-13 | 1998-11-13 | パターン欠陥検査方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000146850A true JP2000146850A (ja) | 2000-05-26 |
Family
ID=18159663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10323882A Pending JP2000146850A (ja) | 1998-11-13 | 1998-11-13 | パターン欠陥検査方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000146850A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006220837A (ja) * | 2005-02-09 | 2006-08-24 | Sony Corp | フォトマスクの製造方法、および、半導体デバイスの製造方法 |
| JP2008164497A (ja) * | 2006-12-28 | 2008-07-17 | Horiba Ltd | 欠陥検査装置 |
| JP2008180667A (ja) * | 2007-01-26 | 2008-08-07 | Matsushita Electric Works Ltd | 金属箔張り積層板の外観検査方法及び外観検査装置 |
| KR100883505B1 (ko) * | 2007-06-26 | 2009-02-16 | 포항공과대학교 산학협력단 | 마스크 검사 장치 및 방법 |
| US8335369B2 (en) | 2007-02-28 | 2012-12-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mask defect analysis |
| CN107734272A (zh) * | 2017-09-30 | 2018-02-23 | 京东方科技集团股份有限公司 | 掩模板检测设备、掩模板检测方法以及相应的光源控制方法 |
| JP2019129169A (ja) * | 2018-01-22 | 2019-08-01 | 株式会社日立ハイテクノロジーズ | 画像評価方法及び画像評価装置 |
-
1998
- 1998-11-13 JP JP10323882A patent/JP2000146850A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006220837A (ja) * | 2005-02-09 | 2006-08-24 | Sony Corp | フォトマスクの製造方法、および、半導体デバイスの製造方法 |
| JP2008164497A (ja) * | 2006-12-28 | 2008-07-17 | Horiba Ltd | 欠陥検査装置 |
| US7733476B2 (en) | 2006-12-28 | 2010-06-08 | Horiba, Ltd. | Defect inspection apparatus and method |
| JP4519832B2 (ja) * | 2006-12-28 | 2010-08-04 | 株式会社堀場製作所 | 欠陥検査装置 |
| JP2008180667A (ja) * | 2007-01-26 | 2008-08-07 | Matsushita Electric Works Ltd | 金属箔張り積層板の外観検査方法及び外観検査装置 |
| US8335369B2 (en) | 2007-02-28 | 2012-12-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mask defect analysis |
| KR100883505B1 (ko) * | 2007-06-26 | 2009-02-16 | 포항공과대학교 산학협력단 | 마스크 검사 장치 및 방법 |
| CN107734272A (zh) * | 2017-09-30 | 2018-02-23 | 京东方科技集团股份有限公司 | 掩模板检测设备、掩模板检测方法以及相应的光源控制方法 |
| US10986283B2 (en) | 2017-09-30 | 2021-04-20 | Ordos Yuansheng Optoelectronics Co., Ltd. | Device for inspecting mask plate, method for inspecting mask plate, and corresponding method for controlling light sources |
| JP2019129169A (ja) * | 2018-01-22 | 2019-08-01 | 株式会社日立ハイテクノロジーズ | 画像評価方法及び画像評価装置 |
| JP7002949B2 (ja) | 2018-01-22 | 2022-01-20 | 株式会社日立ハイテク | 画像評価方法及び画像評価装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7275006B2 (en) | Workpiece inspection apparatus assisting device, workpiece inspection method and computer-readable recording media storing program therefor | |
| US8036446B2 (en) | Semiconductor mask inspection using die-to-die and die-to-database comparisons | |
| JP2003035680A (ja) | 半導体デバイスの検査方法 | |
| US7953269B2 (en) | Method for inspecting pattern defect occured on patterns formed on a substrate | |
| JPH08234413A (ja) | フォトマスクパターン欠陥検査装置及びフォトマスクパターン欠陥検査方法 | |
| US8811713B2 (en) | Photomask inspection method, semiconductor device inspection method, and pattern inspection apparatus | |
| US11727557B2 (en) | Inspection apparatus for detecting defects in photomasks and dies | |
| JP2003215059A (ja) | パターン検査装置及びその方法 | |
| JP2000146850A (ja) | パターン欠陥検査方法及びその装置 | |
| US6879393B2 (en) | Defect inspection apparatus for phase shift mask | |
| JP2004079593A (ja) | 異物検査方法及び異物検査装置 | |
| JP2013195087A (ja) | マスク基板の欠陥検査方法及び欠陥検査装置、フォトマスクの製造方法及び半導体装置の製造方法 | |
| JP4074624B2 (ja) | パターン検査方法 | |
| JP4594833B2 (ja) | 欠陥検査装置 | |
| JP2000146857A (ja) | パターン欠陥検査方法及びその装置 | |
| JP2007147376A (ja) | 検査装置 | |
| JP2692147B2 (ja) | 物体検出方法 | |
| JP2000137003A (ja) | パターン検査方法及びその装置 | |
| JP2008241298A (ja) | 欠陥検出方法 | |
| JP2005134347A (ja) | レチクル検査装置及びレチクル検査方法 | |
| JPH04316346A (ja) | パターン認識方法 | |
| JPH11150169A (ja) | 回路検査方法および装置 | |
| JPH10170240A (ja) | パターン欠陥検査方法及びその装置 | |
| JP2982413B2 (ja) | 共通欠陥検査方法 | |
| JP2000019121A (ja) | パターン検査装置、パターン検査方法、パターン検査用プログラムを記録した記録媒体、及びパターン検査用データを記録した記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051014 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090304 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090804 |