KR100566153B1 - 다이폴 조명을 활용하여 규칙기반 게이트 슈링크를수행하는 방법 및 장치 - Google Patents

다이폴 조명을 활용하여 규칙기반 게이트 슈링크를수행하는 방법 및 장치 Download PDF

Info

Publication number
KR100566153B1
KR100566153B1 KR1020030018562A KR20030018562A KR100566153B1 KR 100566153 B1 KR100566153 B1 KR 100566153B1 KR 1020030018562 A KR1020030018562 A KR 1020030018562A KR 20030018562 A KR20030018562 A KR 20030018562A KR 100566153 B1 KR100566153 B1 KR 100566153B1
Authority
KR
South Korea
Prior art keywords
gate
mask
component
vertical
horizontal
Prior art date
Application number
KR1020030018562A
Other languages
English (en)
Other versions
KR20030077446A (ko
Inventor
흐스듀안-후스티븐
코코란노엘
첸장풍
Original Assignee
에이에스엠엘 마스크툴즈 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠엘 마스크툴즈 비.브이. filed Critical 에이에스엠엘 마스크툴즈 비.브이.
Publication of KR20030077446A publication Critical patent/KR20030077446A/ko
Application granted granted Critical
Publication of KR100566153B1 publication Critical patent/KR100566153B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058—Mask illumination systems
    • G03F7/70091—Illumination settings, i.e. intensity distribution in the pupil plane or angular distribution in the field plane; On-axis or off-axis settings, e.g. annular, dipole or quadrupole settings; Partial coherence control, i.e. sigma or numerical aperture [NA]
    • G03F7/701—Off-axis setting using an aperture
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Image Processing (AREA)

Abstract

본 발명에 따른 게이트 패턴을 기판상에 인쇄하는 방법은, 게이트 피처들 중의 하나가 활성영역들 중의 하나를 오버레이하는 적어도 하나의 지역을 상기 패턴내에서 식별하는 단계; 상기 게이트 피처들 중의 하나가 상기 활성영역들 중의 하나를 오버레이하는 위치에서의 상기 게이트 피처들 중의 하나의 폭 크기를 줄이는 단계; 상기 패턴으로부터 상기 게이트 피처들을 추출하는 단계; 상기 게이트 피처들을 수직성분 마스크 및 수평성분 마스크로 분해하는 단계; 및 다이폴 조명을 활용하여 상기 수직성분 마스크 및 상기 수평성분 마스크를 조명하는 단계를 포함하는 것을 특징으로 한다.

Description

다이폴 조명을 활용하여 규칙기반 게이트 슈링크를 수행하는 방법 및 장치{Method And Apparatus For Performing Rule-Based Gate Shrink Utilizing Dipole Illumination}
도 1은 오프-액시스 조명의 원리를 예시한 도면,
도 2는 다이폴 조명의 원리를 예시한 도면,
도 3a 내지 도 3h는 다이폴 소스의 예시적인 형상을 도시한 도면,
도 4는 100nm 라인의 다이폴 조명으로부터 나온 이미지 세기를 예시한 도면,
도 5는 제2조명에 활용되는 실딩(shielding)의 폭이 커지는 경우의, 도 4에 예시된 조명에 의하여 얻어지는 이미지 세기의 변화를 예시한 도면,
도 6은 본 발명의 방법의 예시적인 실시예를 나타내는 흐름도,
도 7은 100nm 라인을 갖는 SRAM 설계인, 예시적인 목표설계패턴을 예시한 도면,
도 8은 활성영역과 겹치는 게이트 부분의 채널 폭이 줄어드는 본 발명에 따른 "게이트 슈링크" 단계를 예시한 도면(주어진 예시에서는, 게이트 패턴의 겹치는 부분들이 70nm로 감소됨),
도 9는 도 8에 예시된 전체 패턴으로부터 추출된 도 8의 게이트 패턴을 예시한 도면,
도 10은 다이폴 분해방법을 활용하여 도 9의 게이트 패턴으로부터 추출된 수직성분 패턴을 예시한 도면,
도 11은 다이폴 분해방법을 활용하여 도 9의 게이트 패턴으로부터 추출된 수평성분 패턴을 예시한 도면,
도 12는 광근접성보정기술 및 실딩의 적용 후의 수직성분 마스크를 예시한 도면,
도 13는 광근접성보정기술 및 실딩의 적용 후의 수평성분 마스크를 예시한 도면,
도 14는 도 12 및 도 13에 예시된 마스크를 활용하여, 기판을 조명하여 얻은 시뮬레이션 결과를 예시한 도면,
도 15는 도 12 및 도 13에 예시된 수직 마스크 및 수평 마스크상에 포개진(superimposed) 도 14의 시뮬레이션 결과를 예시한 도면(도시된 바와 같이, 상기 시뮬레이션 결과는 소정 패턴에 정확히 일치함),
도 16은 본 발명의 방법을 활용하여 얻어진 앞선 예시의 게이트 패턴의 3차원 레지스트 프로파일을 예시한 도면,
도 17은 본 발명의 도움으로 설계된 마스크를 사용하기에 적합한 리소그래피 투영장치의 개략도이다.
본 발명은 포토리소그래피, 특히 트랜지스터의 인쇄가능한 최소 게이트 길이를 줄이고, 형성되는 해상도를 개선시키는 다이폴 조명 기술을 사용하기 위한 마스크 레이아웃의 생성에 관한 것이다. 또한, 본 발명은, 방사선투영빔을 공급하는 방사선시스템; 투영빔을 패터닝시키는 역할을 하는 마스크를 지지하는 마스크테이블; 기판을 잡아주는 기판테이블; 및 기판의 타겟부상으로 패터닝된 투영빔을 투영시키는 투영시스템을 포함하는 리소그래피 장치를 사용하는 디바이스 제조방법에 관한 것이다.
예를 들어, 리소그래피 투영장치(툴)는 집적회로(IC)의 제조에 사용될 수 있다. 이 경우에, 마스크는 IC의 각각의 층에 대응되는 회로패턴을 포함할 수 있으며, 이 패턴은 이후에 방사선 감응재(레지스트)층으로 도포된 기판(실리콘 웨이퍼)상의 타겟부(1이상의 다이로 구성되는)상으로 묘화될 수 있다. 일반적으로, 단일 웨이퍼는 인접해 있는 타겟부들의 전체적인 네트워크를 포함하고, 이들 타겟부는 투영시스템에 의하여 한번에 하나씩 연속적으로 조사된다. 어느 한 형식의 리소그래피 투영장치에서는 타겟부상으로 전체 마스크 패턴을 한번에 노광함으로써 각 타겟부가 조사되는데, 이러한 장치를 통상적으로 웨이퍼 스테퍼(wafer stepper)라고 한다. 통상, 스텝-앤드-스캔 장치(step-and-scan apparatus)라고 불리워지는 대체 장치에서는 소정의 기준 방향("스캐닝 방향")으로 투영빔 하의 마스크 패턴을 점진적으로 스캐닝하는 한편, 상기 스캐닝 방향과 같은 방향 또는 반대 방향으로 기판테이블을 동기적으로 스캐닝함으로써 각 타겟부가 조사된다. 일반적으로, 투영시스템은 배율인자 M(일반적으로 < 1)을 가지므로 기판테이블이 스캐닝되는 속도 V는 마스크테이블이 스캐닝되는 속도의 인자 M배가 된다. 본 명세서에 참고자료로 채택되고, 여기서 서술된 리소그래피장치에 관한 보다 상세한 정보는, 예를 들어 미국특허 US 6,046,792호에서 찾을 수 있다.
리소그래피 투영장치를 사용하는 제조공정에서, 마스크 패턴은 방사선 감응재(레지스트)층에 의하여 적어도 부분적으로 도포되는 기판상으로 묘화된다. 이 묘화 단계에 앞서, 기판은 전처리(priming), 레지스트 코팅 및 소프트 베이크와 같은 여러가지 과정을 거칠 수 있다. 노광 후에는, 노광후 베이크(PEB), 현상, 하드 베이크 및 묘화된 형상의 측정/검사와 같은 또 다른 과정을 거치게 된다. 이러한 일련의 과정은, 예를 들어 IC의 각각의 층을 패터닝하는 기초로서 사용된다. 이렇게 패터닝된 층은 에칭, 이온주입(도핑), 금속화, 산화, 화학-기계적 폴리싱 등과 같은, 각각의 층을 가공하기 위한 여러 공정을 거친다. 여러 개의 층이 요구된다면, 새로운 층마다 전체공정 또는 그것의 변형된 공정이 반복되어져야만 할 것이다. 그 결과로, 기판(웨이퍼)상에는 디바이스의 배열이 존재하게 될 것이다. 이들 디바이스는 다이싱 또는 소잉 등의 기술에 의하여 서로 분리된다. 그 후, 각각의 디바이스는 캐리어에 장착되고 핀 등에 접속될 수 있다. 이와 같은 공정에 관한 추가정보는, 본 명세서에서 참고자료로 채택되고 있는 예를 들어, "Microchip Fabrication: A Practical Guide to Semiconductor Processing (3판, Peter van Zant 저, McGraw Hill출판사, 1997, ISBN 0-07-067250-4)"으로부터 얻을 수 있다.
상기 리소그래피 툴은 2이상의 기판테이블(및/또는 2이상의 마스크테이블)을 구비하는 형태가 될 수도 있다. 이러한 "다수 스테이지" 장치에서, 추가테이블이 병행으로 사용될 수 있으며, 1이상의 테이블이 노광에 사용되고 있는 동안, 1이상의 다른 테이블에서는 준비작업단계가 수행될 수 있다. 본 명세서에서 참고자료로 채택되는 트윈스테이지 리소그래피 툴은, 예를 들어, 미국특허 US 5,969,441호 및 국제특허출원 WO 98/40791호에 개시되어 있다.
상기 언급된 포토리소그래피 마스크는 실리콘 웨이퍼상으로 집적될 회로 구성요소에 대응하는 기하학적 패턴을 포함한다. 이러한 마스크를 만드는데 사용되는 패턴들은 CAD(computer-aided design) 프로그램을 활용하여 생성되고, 이 과정은 종종 EDA(electronic design automation)로 언급되고 있기도 하다. 대부분 CAD 프로그램은 기능적인 마스크를 만들기 위하여 한 세트의 소정의 설계 규칙을 따른다. 이들 규칙은 처리 및 설계 제한사항에 의하여 설정된다. 예를 들어, 설계 규칙은 (게이트, 캐패시터 등과 같은) 회로 디바이스들간 또는 배선 라인들간의 공간 톨러런스를 규정하여, 회로 디바이스 또는 라인들이 바람직하지 않은 방식으로 서로 작용하지 않도록 보장한다.
물론, 집적회로 제조에 있어서의 목표 가운데 하나는 웨이퍼상의 원래의 회로 설계를 충실하게 재현하는 것이다(마스크를 통하여). 또 다른 목표는 반도체 웨이퍼 실면적(real estate)을 가능한 한 넓게 사용하는 것이다. 집적회로의 크기가 감소됨에 따라 그 밀도는 커지지만, 그 대응하는 마스크패턴의 CD(critical dimension)는 광학 노광툴의 해상도 제한에 접근한다. 노광툴용 해상도는 상기 노광툴이 반복적으로 웨이퍼상에서 노광될 수 있는 최소 피처로서 정의된다. 현재의 노광설비의 해상도값은 종종 진보된 IC의 많은 회로 설계에 있어서 CD에 제약을 가 한다.
나아가, 마이크로프로세서 속도, 메모리 패킹 밀도 및 마이크로-전자구성요소의 저전력소비에 있어서의 끊임없는 개선사항들은, 반도체 디바이스의 다양한 층들상으로의 패턴 전사 및 형성을 위한 리소그래피 기술의 능력에 직접 관련된다. 최신기술은 가용 광원 파장 훨씬 아래의 CD 패터닝을 요구한다. 예를 들어, 248nm의 현재생성파장은 100nm보다 작은 CD의 패터닝쪽으로 나아간다. 이러한 산업 동향은 ITRS 2000(International Technology Roadmap for Semiconductors)에 기술된 바와 같이 계속되어 향후 5~10년간 가속화될 것이다.
허용가능한 프로세스 관용도 및 견고성(robustness)을 유지하면서 해상도를 개선하기 위한 리소그래피 방법들은 RET's(Resolution Enhancement Techniques)로 분류되고, 폭넓은 응용예들을 포함한다. 예시들은 다음을 포함한다: 광원 수정예(예를 들면, 오프-액시스 조명), 광간섭현상을 이용하는 특별한 마스크의 사용예(예를 들면, 감쇠위상시프트마스크, 교번위상시프트마스크, 무크롬마스크 등) 및 마스크 레이아웃 수정예(예를 들면, 광근접성보정).
집적회로 설계자들에게 특히 중요한 이슈 가운데 하나는, 가능한 한 트랜지스터 게이트의 길이를 줄이는 능력이다. 공지된 바와 같이, 트랜지스터 게이트의 길이가 감소되면, 트랜지스터의 동작속도의 향상 및 그에 따른 소요 전력을 줄일 수 있다. 또한, 감소된 게이트 길이는 보다 낮은 전압레벨에서 보다 완벽하게 턴-오프시키기 위한 트랜지스터의 능력을 향상시키고, 누설전류를 줄인다. 따라서, 감소된 게이트 폭을 갖는 트랜지스터의 정밀 재생산이 매우 바람직하다.
이에 따라, 트랜지스터의 게이트 길이의 감소에 관련된 상술된 이점들을 제공하기 위하여, 현재의 가용 포토리소그래피 장비를 활용하여 얻을 수 있는 최소 게이트 길이를 추가로 감소시킬 수 있는 방법이 요구된다.
상기 요구사항들을 해결하고자, 본 발명의 일 목적은 현재의 가용 포토리소그래피 기술을 활용하여 집적회로에 포함되는 트랜지스터의 게이트 길이를 감소시키는 방법을 제공하는데 있다. 다시 말해, 본 발명의 목적은 고레벨의 해상도를 유지하면서 감소된 길이를 나타내는 게이트를 인쇄하는 방법을 제공하는데 있다. 더욱이, 본 발명의 목적은 반도체 설계의 완전한 리스케일링(rescaling)을 요구하지 않으면서 게이트 길이를 감소시키는데 있다.
더욱 상세하게는, 예시적인 일 실시예에 있어서, 본 발명은 기판상에 게이트 패턴을 인쇄하는 방법에 관한 것으로서, 상기 방법은 게이트 피처들 중의 하나가 활성영역들 중의 하나를 오버레이하는 적어도 하나의 지역을 패턴내에서 식별하는 단계; 게이트 피처들 중의 하나가 활성영역들 중의 하나를 오버레이하는 위치에서 게이트 피처들 가운데 하나의 폭 크기를 줄이는 단계; 패턴으로부터 게이트 피처들을 추출하는 단계; 상기 게이트 피처들을 수직성분 마스크와 수평성분 마스크로 분해하는 단계; 및 다이폴 조명을 활용하여 수직성분 마스크 및 수평성분 마스크를 조명하는 단계를 포함하는 것을 특징으로 한다.
본 명세서에서는 IC의 제조에서의 본 발명에 따른 장치의 사용에 있어서, 특 정한 적용예에 대하여 언급하였으나, 이러한 장치는 다른 여러 가능한 응용예를 가지고 있음이 명백히 이해되어야 한다. 예를 들어, 상기 장치는 집적광학시스템, 자기영역메모리용 유도 및 검출패턴, 액정표시패널, 박막자기헤드 등의 제조에도 이용될 수 있다. 당업자라면, 이러한 대안적인 적용예와 관련하여, 본 명세서에서 사용된 "레티클", "웨이퍼" 또는 "다이"와 같은 용어가 각각 "마스크", "기판" 또는 "타겟부" 등과 같은 좀 더 일반적인 용어로 대체되고 있음을 고려하여야 할 것이다.
본 명세서에서, "방사선" 및 "빔" 과 같은 용어는, (예를 들어 365nm, 248nm, 193nm, 157nm 또는 126nm 파장을 갖는) 자외선 및 (예를 들어 5~20nm 범위내의 파장을 갖는 극자외선) EUV을 포함하는 모든 종류의 전자기 방사선을 포괄하도록 사용된다.
본 명세서에서 채택된 마스크라는 용어는 기판의 타겟부에 형성되어야 할 패턴에 대응하는 패터닝된 단면을 입사하는 방사빔에 부여하도록 사용될 수 있는 일반적인 패터닝 수단을 의미하는 것으로서 폭넓게 해석되어야 하며, 본 명세서에서는 "광밸브(light valve)"라는 용어로도 사용된다. 고전적인 마스크(투과형 또는 반사형; 바이너리, 위상-시프팅, 하이브리드 등) 이외에, 기타 상기 패터닝 수단의 예로는 다음과 같은 것을 포함한다.
a) 프로그래밍 가능한 거울배열. 이러한 장치의 예로는, 점탄성 제어층 (viscoelastic control layer)과 반사면을 구비한 매트릭스-어드레서블 표면이 있다. 이러한 장치의 기본원리는, (예를 들어) 반사면의 어드레스된 영역(addressed area)에서는 입사광이 회절광으로 반사되는 반면, 어드레스되지 않은 영역에서는 입사광이 비회절광으로 반사되는 것이다. 적절한 필터를 사용하면, 상기 비회절광을 필터링하여 회절광만 남게 할 수 있다. 이러한 방식으로, 상기 빔은 상기 매트릭스-어드레서블 표면의 어드레싱 패턴에 따라 패터닝된다. 이때 요구되는 매트릭스 어드레싱은 적당한 전자수단을 사용하여 수행될 수 있다. 이러한 거울배열에 관한 보다 상세한 정보는, 예를 들어 본 명세서에서 참고자료로 채택되고 있는 미국특허 제5,296,891호 및 제5,523,193호로부터 얻을 수 있다.
b) 프로그래밍 가능한 LCD 배열. 이러한 구조의 일례는 본 명세서에서 참고자료로 채용되고 있는 미국특허 제5,229,872호에 개시되어 있다.
본 발명의 방법은 종래기술을 뛰어넘는 중요한 장점들을 제공한다. 예를 들어, 본 발명은 현재의 가용 포토리소그래피 기술들을 활용하여 트랜지스터의 게이트 길이를 줄이기 위한 간단한 방법을 제공한다. 상기 언급된 바와 같이, 게이트 길이가 감소되면, 트랜지스터 동작속도가 향상되고, 트랜지스터의 소요전력이 감소되며, 누설전류가 감소되는 장점이 있다. 본 발명의 기술은 반도체 설계의 완전한 리스케일링 없이도 트랜지스터 게이트 길이를 줄일 수 있다는 것이 중요하다.
본 발명의 추가 장점은 당업자라면 아래의 본 발명에 따른 예시적인 실시예의 상세 기술로부터 명백해질 것이다.
본 발명 자체는, 추가 목적 및 장점과 함께, 아래의 상세한 기술 및 첨부된 개략적인 도면을 참조하여 더 잘 이해될 수 있다.
아래에 보다 상세히 설명하는 바와 같이, 본 발명의 바람직한 실시예는 다이폴 조명을 활용하며, 상기 다이폴 조명은 기판상에 인쇄될 반도체 디바이스에 포함되는 트랜지스터의 게이트 길이를 줄이기 위하여 게이트 슈링크 기술과 조합된 오프-액시스 조명(OAI) 기술이다. 도 1은 오프-액시스 조명의 개념도이다. 도시된 바와 같이, 제 1 차수의 패턴 공간 주파수의 적어도 하나를 캡처하여 증가된 초점 관용도 및 이미지 콘트라스트가 달성된다. 통상적인 오프-액시스 조명 시스템은 광원(11), 마스크(12), 렌즈(13) 및 포토레지스트로 덮힌 웨이퍼(14)를 포함한다.
도 2는 다이폴 조명의 기본원리를 예시한 도면이다. 도시된 바와 같이, 이론적으로 무한 콘트라스트를 갖는 2빔 묘화를 위한 조건들을 생성하기 위하여, 상기 광원은 2개의 폴에 국한된다. 도 2에 설명된 예시를 참조하면, 다이폴 조명 시스템은 다이폴 어퍼처(16)(또는 적절한 회절성 광학소자와 같은 여타의 다이폴생성수단), 콘덴서 렌즈(17), 마스크(18), 투영렌즈(19) 및 웨이퍼(20)를 포함한다. 상기 다이폴 어퍼처(16)는 예를 들면, 수평, 수직 또는 소정 각도의 방위 및 다양한 형상을 이룰 수 있다. 다양한 크기 및 형상의 예시적인 다이폴 어퍼처(16)가 도 3a 내지 도 3h에 도시되어 있다. 다이폴 조명의 개념에 대한 상세한 기술은, 본 명세서에서 참고자료로 채택되는 미국특허출원번호 제09/671,802호(2000년 9월 28일 출원)에 개시되어 있다.
도 4는 본 발명과 연계하여 활용되는 다이폴 이미지 포메이션을 예시한다. 도 4에 도시된 예시는 100nm 수직라인(42)의 인쇄에 해당한다. 공지된 바와 같이, 다이폴 조명을 활용하는 경우에는 통상적으로 적어도 2번의 노광이 있다. 제1노광 에 있어서, X 다이폴 어퍼처(44)는 100nm 라인(42)의 수직부분에 대한 최대 에어리얼 이미지 세기(즉, 최대 변조)를 제공한다. 그 결과로 형성된 이미지 프로파일은 도 4의 라인(43)으로 예시되었다. Y 다이폴 어퍼처(41)를 활용하는 제2노광에 있어서, 최대 에어리얼 이미지 세기는 100nm 라인(42)의 수평부분에 대해 발생된다. 하지만, Y 다이폴 어퍼처를 사용하는 제2노광시에는, 상기 제1노광시에 형성된 수직 피처들이 제2노광시에 등급저하되지 않도록 100nm 라인의 수직부분이 차폐되어야 하는 점에 유의한다. 도 4는 그 각각이 수평방향으로 20nm 폭을 갖는 실드(45)로 100nm 라인(42)을 차폐하는 것을 예시한다. 그 결과, Y 다이폴 어퍼처를 사용하여 수평라인을 노광하는 경우에는, 실질적으로 수직 피처(42)의 묘화(변조)가 없다. 에어리얼 이미지는 도 4의 라인(46)으로 도시된 DC 변조이며, 이는 20nm 실딩에 해당한다. 도 4의 라인(47)으로 나타낸 최종 에어리얼 이미지 세기는, X 다이폴 어퍼처를 사용하는 제1노광과 Y 다이폴 어퍼처를 사용하는 제2노광의 합에 해당한다.
도 5를 참조하면, 노광에너지가 일정하다고 가정하는 경우, 형성된 이미지의 최소 세기 레벨을 보다 낮은 레벨로 시프트시키는 100nm 수직라인(42)에 대하여 20nm 실드(45)로부터 40nm 실드(48)로의 차폐의 폭을 증가시키는 것에 유의한다. 이는 도 5의 라인(51)으로 표시되는데, 피처의 수직 부분과 연관된 에어리얼 이미지를 나타낸다. 도시된 바와 같이, 에어리얼 이미지(51)는 단지 DC 변조이다. 하지만, 이것은 20nm 실드와 연관된 DC 변조(46)보다 낮다. 그 결과, 40nm 실딩을 활용하여 형성된 합성 이미지(53)는 20nm 실딩을 활용하여 형성된 합성 이미지(47)보다 더 나은 묘화 결과를 제공한다.
어떤 방위라도 먼저 조명될 수 있지만, 통상적으로는 Y 다이폴 어퍼처가 수평 피처를 인쇄하기 위하여 먼저 조명되고, 뒤이어 수직 피처를 인쇄하기 위하여 X 다이폴 어퍼처의 조명이 이어지는 것에 유의한다. Y 다이폴 어퍼처 및 X 다이폴 어퍼처는, 두 노광에 있어 노광에너지가 동일한 경우에만 상호 교환가능하다.
상기로부터 명백한 바와 같이, 다이폴 조명 기술을 활용하는 경우, 묘화될 소정 패턴은 독립적인 수평 및 수직 기하학구조로 분리되어야 한다. 하지만, 정적기억장치(SRAM)와 같은 많은 반도체 설계에 있어서는, 대개 45도 각도의 기하학구조(즉, 라인)이 존재한다. 이렇게 짧다고 생각되는(예를 들어, 다각형의 단측으로부터 다각형의 대향하는 단측까지 측정된 직선거리가 CD의 5배보다 짧은) 상기 45도 기하학구조는 대응하는 수직 또는 수평 기하학구조에 있어 수직 피처 또는 수평 피처 가운데 어느 하나로 여겨질 수 있다. 짧게 여겨질 수 없는(즉, 상기 짧음에 대한 상기한 정의를 초과하는) 45도 각도의 기하학구조는, 허용 제한내에서 웨이퍼상에 용이하게 재생성될 수 없는 기하학구조이기 때문에, 설계를 금지해야 한다.
본 발명에 따르면, 게이트 길이가 감소된 반도체 설계를 얻기 위하여, 상기 패턴의 분해 및 후속 다이폴 조명이 다음의 게이트 슈링크 기술과 조합되어 활용된다. 도 6은 본 발명에 따른 방법의 예시적인 실시예를 도시하는 흐름도를 설명한다. 도 6을 참조하면, 제1단계(60)는 웨이퍼 또는 기판상에 인쇄될 소정 패턴과 연관된 데이터를 얻는 단계에 관한 것이다. 도 7에는 인쇄될 예시적인 패턴이 도시된다. 도시된 바와 같이, 상기 패턴은 활성영역(81) 및 게이트영역(82)을 포함한다. 상기 과정에서 차기 단계(단계 61)는 활성영역(81)을 오버레이(overlay)하는 게이트영역(82)의 부분을 식별하는 단계를 수반한다. 이러한 영역들은 도 7에 도면번호 83으로 예시된다.
선택적인 단계인 차기 단계(단계 62)에서는, 활성영역(81)을 오버레이하는 수직 게이트영역(84)의 부분들이 오버레이 톨러런스(예를 들면, 25nm)에 의하여 수직방향으로 연장되어, 오정렬 톨러런스에 대한 보정(또는 보상)을 제공한다. 이와 유사하게, 활성영역(81)을 오버레이하는 수평 게이트영역(85)의 부분들은 동일한 오버레이 톨러런스에 의하여 수평방향으로 연장된다. 오버레이의 양은 설계규칙요건 뿐만 아니라 기판을 묘화하기 위해 활용되는 장치의 명세에 따라 변하지만, 통상적으로 CD의 30% 범위내이다.
다음으로, 단계 63에서, 활성영역(81)과 놓이는 각각의 수직 게이트영역(84) 및 활성영역(81)과 놓이는 각각의 수평 게이트영역(85)은 통상적으로 10% 정도 또는 그 이상 크기가 감소(즉, 슈링크)되고, 게이트 패턴의 수직 및 수평 기하학구조는 서로 분리된다. 상기 과정은 도 8 내지 도 11에 예시된다. 먼저, 도 8은 본 발명과 연계되어 수행된 게이트 슈링크(gate shrink)를 예시한다. 도 8에 도시된 바와 같이, 각각의 수직 게이트영역(84)은 상기 정도만큼 그 폭(즉, 수평축면을 따라 에지에서 에지까지 측정된)이 감소되며, 각각의 수평 게이트영역(85) 또한 동일한 양만큼 그 폭(즉, 수직축을 따라 에지에서 에지까지 측정된)이 감소된다. 본 예시에서, 게이트영역(84, 85)의 원래 폭은 100nm 였다. 이들 영역은 70nm의 폭으로 감소(shrink)되었다. 다음으로, 도 9에 도시된 바와 같이, "슈링크된(shrunk)" 게이트 패턴은 전체 패턴(즉, 활성영역)으로부터 추출된다. 게이트 패턴의 수직 및 수평 기하학구조 양자 모두가 추출되는 점에 유의한다. 그 후, 게이트 패턴은 도 10에 도시된 바와 같이 수직 기하학구조(91)로 분리되고, 도 11에 도시된 수평 기하학구조(92)는 다이폴 조명에 대하여 상술된 것과 동일한 방식으로 분리된다.
다음으로, 단계 64에서는, 2가지 테스트 패턴, 즉 수직 피처를 위한 것과 수평 피처를 위한 것이 생성된 후, 라인:스페이스비 및 다양한 피치에 대한 특정 묘화 시스템의 성능을 결정하도록 활용된다. 그 후, 이들 테스트 패턴이 시뮬레이션을 통해서 또는 실험적으로 테스트되어, 테스트 패턴에 나타나는 여러 피치 조건들에 대한 결과적인 성능을 결정할 수 있다. 그 다음, 성능 결과는 광근접성보정피처들이 묘화성능을 개선하는데 필요한지의 여부를 결정하기 위하여 활용된다. 단계 64는 상기 과정에서 선택적인 단계임을 유의한다.
도 12 및 도 13을 참조하면, 상기 과정에서 차기 단계(단계 65, 66)는 수직 피처(91) 및 수평 피처(92)에 적용되도록 차폐를 요구한다. 더욱 상세하게, 도 12는 소정 게이트 패턴에 포함된 수직 게이트영역(91)을 인쇄하기 위한 마스크(즉, 수직 마스크)를 예시한다. 도 12에 도시된 바와 같이, 실딩(94)은 수직 마스크에 포함된 수평 피처(92)에 부가되어, 수평 피처들이 노광되는 것을 방지한다. 통상적으로, 실드의 치수(즉, 폭)는 (예를 들어, 실드가 인접한 피처들과 간섭하지 않도록) 마스크 패턴이 허용하는 정도로 크다는 점에 유의한다. 이와 유사하게, 도 13은 상기 패턴에 포함된 수평 게이트영역(92)을 인쇄하기 위한 마스크(즉, 수평 마스크)를 예시한다. 도 13에 도시된 바와 같이, 실딩(96)은 수평 마스크에 포함된 수직 피처(91)에 부가되어, 수직 피처들이 노광되는 것을 방지한다. 상기 실딩은 다이폴 조명에 대하여 상술된 것과 같은 방식으로 적용된다. 또한, 도 12에 예시된 수직 마스크와 도 13에 예시된 수평 마스크는 모두 스캐터 바아 및 라인엔드보정과 같은 광근접성피처(97)를 포함하였다는 점에 유의한다. 이러한 OPC 기술은 선택적이지만, 종종 활용된다.
일단 실딩(및 선택적으로 OPC)이 수직 마스크 및 수평 마스크 모두에 적용되면, 단계 67에서, 상기 수직 마스크 및 수평 마스크는 모두 Boolean "OR" 연산을 활용하는 클린업(cleanup) 연산을 취하여, 소정 피처 또는 OPC 피처에 대응하지 않는 관계없는 이미지를 제거한다.
도 1의 흐름도의 최종 단계는 단계 68이고, 단계 64와 마찬가지로, 이 단계 또한 선택적인 단계이다. 단계 68에 따르면, 전체 묘화 성능을 향상시키기 위하여 광근접성보정기술을 행하는 경우에는, 수직 마스크 및 수평 마스크 모두와 연계되어 적용되는 OPC 기술을 고려할 필요가 있다. 그 이유는 본 발명에 따른 방법이 2가지 조명 과정이기 때문이다. 다시 말해, OPC 기술들은 수직 및 수평 마스크 모두에 의하여 조명으로부터 나온 합성 레지스트 패턴과 연계되어 고려되어야 한다.
앞선 과정이 종료되면, 다이폴 조명을 활용하여 "슈링크" 게이트 피처들을 인쇄하기 위한 수직 마스크 및 수평 마스크가 완성되고, 웨이퍼상에 "슈링크" 게이트 패턴을 인쇄하도록 활용될 수 있다. 상기 유의한 바와 같이, 수직 및 수평 마스크는 2가지 별도의 조명으로 활용된다.
도 14는 전체 레지스트 시뮬레이션에 있어 앞선 과정을 활용하여 얻어진 시뮬레이션 결과를 예시한다. 더욱 상세하게는, 도 14는 본 발명의 과정을 활용하여 도 5에 예시된 패턴의 하향식 레지스트 이미지의 결과를 예시한다(즉, 70nm로 감소된 게이트를 가진 100nm SRAM). 도 14에 도시된 바와 같이, 활용되고 있는 프로세스 장비에 기초하여 어느 정도 결정되는 적절한 수직 및 수평 폴 조명 세팅을 활용함으로써, 게이트영역은 클리어 패턴 정의를 가지고 레지스트로 전사된다. 또한, 라인-엔드 단축 에러(line-end shortening error) 또한 완전히 보정됨에 유의한다. 도 15는 도 12 및 도 13에 예시된 수직 마스크 및 수평 마스크상에 포개진 도 14의 시뮬레이션 결과를 예시한다. 도시된 바와 같이, 시뮬레이션 결과는 소정 패턴에 정확히 일치한다. 도 16은 본 발명의 방법을 활용하여 얻어진 앞선 예시의 게이트 패턴의 3차원 레지스트 프로파일을 예시한다.
본 발명에 따른 방법은 앞선 예시의 SRAM 디바이스의 설계에 적용되었지만, 거기에만 제한되는 것은 아님을 유의한다. 상기 설계 방법은 IC 설계 또는 여타의 논리 설계의 형성에 있어 활용될 수 있다.
나아가, 상술된 방법은 수직 및 수평 게이트 피처의 분해에 앞서 게이트를 슈링크하는 과정을 수행하는 한편, 상기 게이트 슈링크 단계를 수행하기에 앞서 수직 및 수평 게이트 피처의 분해를 수행할 수도 있다. 따라서, 게이트 슈링크 단계는 수직 및 수평성분 분해 전 또는 분해 후에 수행될 수 있다.
도 17은 본 발명의 도움을 받아 설계된 마스크를 사용하기에 적절한 리소그래피 투영장치의 개략도이다. 상기 장치는,
- 방사선의 투영빔(PB)을 공급하는 방사선시스템(Ex, IL)(이 경우에는 특별히 방사선시스템이 방사원(LA)도 포함한다);
- 마스크(MA)(예를 들어, 레티클)를 잡아주는 마스크 홀더가 마련된, 아이템(PL)에 대하여 마스크를 정확히 위치시키는 제1위치설정수단에 연결된 제1대물테이블(마스크테이블)(MT);
- 기판(W)(예를 들어, 레지스트 코팅된 실리콘 웨이퍼)을 잡아주는 기판 홀더가 마련된, 아이템(PL)에 대하여 기판을 정확히 위치시키는 제2위치설정수단에 연결된 제2대물테이블(기판테이블)(WT);
- 기판(W)의 타겟부(C)(예를 들어, 1이상의 다이를 포함)상에 마스크(MA)의 조사된 부분을 묘화하는 투영시스템("렌즈")(PL)(예를 들어, 굴절형, 카톱트릭 또는 카타디옵트릭 광학 시스템)을 포함하여 이루어진다.
도시된 바와 같이, 상기 장치는 (투과마스크를 구비한) 투과형이다. 하지만, 일반적으로는, 예를 들어 (반사마스크를 구비한) 반사형일 수도 있다. 대안적으로, 상기 장치는 마스크를 사용하는 것 대신에, 기타 다른 종류의 패터닝수단을 채택할 수도 있다. 예시는 프로그램 가능한 거울 배열 또는 LCD 매트릭스를 포함한다.
방사원(LA)(예를 들어, 수은 램프, 엑시머레이저 또는 플라즈마방전원)은 방사선의 빔을 생성한다. 상기 빔은 곧바로 조명시스템(일루미네이터)(IL)에 들어 가거나, 예를 들어 빔 익스펜더(Ex)와 같은 컨디셔닝 수단을 거친 다음에 조명시스템으로 들어간다. 상기 일루미네이터(IL)는 빔내의 세기 분포의 외반경 및/또는 내반경 크기(통상 각각 외측-σ 및 내측-σ라 함)를 설정하는 조정수단(AM)을 포함하여 이루어진다. 또한 그것은 일반적으로 인티그레이터(IN) 및 콘덴서(CO)와 같은 그 밖의 다른 다양한 구성요소들을 포함하고 있다. 이러한 방식으로, 마스크(MA)에 도 달하는 빔(PB)은 그 단면에 소정의 균일성과 세기 분포를 갖게 된다.
도 17과 관련하여, 상기 방사원(LA)은 리소그패피 투영장치의 하우징내에 놓이지만(흔히 예를 들어, 방사원(LA)이 수은 램프인 경우에서처럼), 그것이 리소그래피 투영장치로부터 멀리 떨어져 있어서 그것이 만들어 낸 방사선빔이 (가령, 적절한 지향 거울에 의해) 장치 내부로 들어오게 할 수도 있다. 후자의 시나리오는 방사원(LA)이 흔히 (예를 들어, KrF, ArF 또는 F2 레이징에 기초한) 엑시머레이저인 때의 경우이다. 본 발명과 청구 범위는 이들 시나리오를 모두 포함하고 있다.
이후, 상기 빔(PB)은 마스크테이블(MT)상에 잡혀있는 마스크(MA)를 통과한다. 마스크(MA)를 지난 빔(PB)은 렌즈(PL)를 통과하여 기판(W)의 타겟부(C)위에 빔(PB)을 포커스한다. 제2위치설정수단(및 간섭계측정수단(IF))에 의하여, 기판테이블(WT)은, 예를 들어 빔(PB)의 경로내에 상이한 타겟부(C)를 위치시키도록 정확하게 이동될 수 있다. 이와 유사하게, 제1위치설정수단은 예를 들어, 마스크 라이브러리로부터 마스크(MA)를 기계적으로 회수한 후에, 또는 스캔하는 동안, 빔(PB)의 경로에 대하여 마스크(MA)를 정확히 위치시키도록 사용될 수 있다. 일반적으로 대물테이블(MT, WT)의 이동은, 도 17에 명확히 도시되지는 않았지만, 장행정모듈(개략 위치설정) 및 단행정모듈(미세 위치설정)의 도움을 받아 실현될 것이다. 하지만, (스텝-앤드-스캔 툴과는 대조적으로) 웨이퍼스테퍼의 경우에, 마스크테이블 (MT)은 단지 단행정 엑추에이터에 연결되거나 또는 고정될 수도 있다.
상술한 툴은 다음의 두가지 상이한 모드로 사용될 수 있다.
- 스텝 모드에서는, 마스크테이블(MT)은 기본적으로 정지상태로 유지되며, 전체 마스크 이미지는 한번에(즉, 단일 "섬광"으로) 타겟부(C)에 투영된다. 이후 기판테이블(WT)이 x 및/또는 y 방향으로 시프트되어 다른 타겟부(C)가 빔(PB)에 의하여 조사될 수 있다.
- 스캔 모드에서는, 소정 타겟부(C)가 단일 "섬광"으로 노광되지 않는 것을 제외하고는 기본적으로 동일한 시나리오가 적용된다. 그 대신에, 마스크테이블(MT)이 v의 속도로 소정 방향(소위 "스캔방향", 예를 들어 y 방향)으로 이동 가능해서, 투영빔(PB)이 마스크 이미지의 모든 부분을 스캐닝하도록 되고, 이와 함께 기판테이블(WT)은 속도 V=Mv로, 동일한 방향 또는 그 반대 방향으로 동시에 이동하는 데, 이 때 M은 렌즈(PL)의 배율(통상 M=1/4 또는 1/5)이다. 이러한 방식으로, 해상도를 떨어뜨리지 않고도 비교적 넓은 타겟부(C)가 노광될 수 있다.
상술된 바와 같이, 본 발명에 따른 방법은 종래기술을 뛰어넘는 중요한 장점들을 제공한다. 예를 들어, 본 발명은 현재의 가용 포토리소그래피 기술들을 활용하여 트랜지스터의 게이트 길이를 줄이기 위한 간단한 방법을 제공한다. 상기 언급된 바와 같이, 게이트 길이가 감소되면, 트랜지스터 동작속도가 향상되고, 트랜지스터의 소요전력이 감소되며, 누설전류가 감소되는 장점이 있다. 본 발명의 기술은 반도체 설계의 완전한 리스케일링 없이도 트랜지스터 게이트 길이를 줄일 수 있다는 것이 중요하다.
지금까지 본 발명의 특정 실시예를 기술하였지만, 본 발명은 기술적 사상 또 는 그 본질적인 특성으로부터 벗어나지 않는 여타의 형태로 구현될 수 있음을 유의한다. 따라서, 본 실시예는 예시적이지만 제한적이지 않는 모든 국면에 있어 고려될 수 있고, 본 발명의 범위는 첨부된 청구항에 의하여 나타나므로, 청구항의 균등성의 의미 및 범위내에서의 모든 변형예들이 그 안에 내포되어 있다.

Claims (23)

  1. 게이트 피처 및 활성영역 모두를 포함하는 패턴을 기판상에 인쇄하는 방법에 있어서,
    상기 게이트 피처들 중의 하나가 상기 활성영역들 중의 하나를 오버레이하는 하나 이상의 지역을 상기 패턴내에서 식별하는 단계;
    상기 게이트 피처들 중의 상기 하나가 상기 활성영역들 중의 상기 하나를 오버레이하는 위치에서 상기 게이트 피처들 중의 상기 하나의 폭 크기를 줄이는 단계;
    상기 패턴으로부터 상기 게이트 피처들을 추출하는 단계;
    상기 게이트 피처들을 수직성분 마스크 및 수평성분 마스크로 분해하는 단계; 및
    다이폴 조명을 활용하여 상기 수직성분 마스크 및 상기 수평성분 마스크를 조명하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서,
    활성영역을 오버레이하는 부분을 가지는 상기 게이트 피처들 각각은, 상기 게이트 피처가 상기 활성영역을 오버레이하는 위치에서 폭 크기가 줄어드는 것을 특징으로 하는 방법.
  3. 제1항에 있어서,
    실딩성분을 상기 수직성분 마스크에 부가하는 단계를 더욱 포함하고, 상기 수직성분 마스크가 조명되는 경우에, 상기 실딩성분이 상기 게이트 피처에 포함된 수평성분의 조명을 방지하는 것을 특징으로 하는 방법.
  4. 제1항에 있어서,
    실딩성분을 상기 수평성분 마스크에 부가하는 단계를 더욱 포함하고, 상기 수평성분 마스크가 조명되는 경우에, 상기 실딩성분이 상기 게이트 피처에 포함된 수직성분의 조명을 방지하는 것을 특징으로 하는 방법.
  5. 제1항에 있어서,
    상기 수직성분 마스크 및 상기 수평성분 마스크에 광근접성보정피처를 부가하는 단계를 더욱 포함하는 것을 특징으로 하는 방법.
  6. 제1항에 있어서,
    상기 수직성분 마스크는 상기 기판상에 인쇄될 수직 게이트 성분을 포함하고, 상기 수평성분 마스크는 상기 웨이퍼상에 인쇄될 수평 게이트 성분을 포함하는 것을 특징으로 하는 방법.
  7. 제6항에 있어서,
    활성영역을 오버레이하는 각각의 수직 게이트 성분에 대해서는 상기 수직성분 마스크를 조정하여 상기 수직 게이트 성분의 오버레이 양을 수직방향으로 증가시키고,
    활성영역을 오버레이하는 각각의 수평 게이트 성분에 대해서는 상기 수평성분 마스크를 조정하여 상기 수평 게이트 성분의 오버레이 양을 수평방향으로 증가시키는 것을 특징으로 하는 방법.
  8. 다중-노광 리소그래피 묘화과정에서 사용하기 위한 상보적인 마스크를 생성하는 방법에 있어서,
    기판상에 인쇄될 패턴을 형성하는 단계로서, 상기 패턴은 게이트 피처 및 활성영역 모두를 포함하는 것을 특징으로 하는 상기 패턴 형성 단계;
    상기 게이트 피처 중의 하나가 상기 활성영역 중의 하나를 오버레이하는 적어도 하나의 지역을 상기 패턴내에서 식별하는 단계;
    상기 게이트 피처들 중의 상기 하나가 상기 활성영역들 중의 상기 하나를 오버레이하는 위치에서 상기 게이트 피처들 중의 상기 하나의 폭 크기를 줄이는 단계;
    상기 패턴으로부터 상기 게이트 피처들을 추출하는 단계; 및
    상기 게이트 피처들을 수직성분 마스크 및 수평성분 마스크로 분해하는 단계를 포함하는 것을 특징으로 하는 방법.
  9. 제8항에 있어서,
    활성영역을 오버레이하는 부분을 가지는 상기 게이트 피처들 각각은, 상기 게이트 피처가 상기 활성영역을 오버레이하는 위치에서 폭 크기가 줄어드는 것을 특징으로 하는 방법.
  10. 제8항에 있어서,
    실딩성분의 제1세트를 상기 수직성분 마스크에 부가하는 단계를 더욱 포함하고, 상기 수직성분 마스크가 조명되는 경우에, 상기 실딩성분의 제1세트가 상기 게이트 피처에 포함된 수평성분의 조명을 방지하고, 실딩성분의 제2세트를 상기 수평성분 마스크에 부가하는 단계를 더욱 포함하며, 상기 수평성분 마스크가 조명되는 경우에, 상기 실딩성분의 제2세트가 상기 게이트 피처에 포함된 수직성분의 조명을 방지하는 것을 특징으로 하는 방법.
  11. 제8항에 있어서,
    상기 수직성분 마스크 및 상기 수평성분 마스크에 광근접성보정피처를 부가하는 단계를 더욱 포함하는 것을 특징으로 하는 방법.
  12. 다중-노광 리소그래피 묘화과정에서 사용하기 위한 상보적인 마스크를 생성하는 장치에 있어서,
    기판상에 인쇄될 패턴을 형성하는 수단으로서, 상기 패턴은 게이트 피처 및 활성영역 모두를 포함하는 것을 특징으로 하는 상기 패턴 형성 수단;
    상기 게이트 피처 중의 하나가 상기 활성영역 중의 하나를 오버레이하는 적어도 하나의 지역을 상기 패턴내에서 식별하는 수단;
    상기 게이트 피처들 중의 상기 하나가 상기 활성영역들 중의 상기 하나를 오버레이하는 위치에서 상기 게이트 피처들 중의 상기 하나의 폭 크기를 줄이는 수단;
    상기 패턴으로부터 상기 게이트 피처들을 추출하는 수단; 및
    상기 게이트 피처들을 수직성분 마스크 및 수평성분 마스크로 분해하는 수단을 포함하는 것을 특징으로 하는 장치.
  13. 제12항에 있어서,
    활성영역을 오버레이하는 부분을 가지는 상기 게이트 피처들 각각은, 상기 게이트 피처가 상기 활성영역을 오버레이하는 위치에서 폭 크기가 줄어드는 것을 특징으로 하는 장치.
  14. 제12항에 있어서,
    실딩성분의 제1세트를 상기 수직성분 마스크에 부가하는 단계를 더욱 포함하고, 상기 실딩성분의 제1세트는 상기 수직성분 마스크가 조명되는 경우에, 상기 게이트 피처에 포함된 수평성분의 조명을 방지하며, 실딩성분의 제2세트를 상기 수평성분 마스크에 부가하는 단계를 더욱 포함하고, 상기 실딩성분의 제2세트는 상기 수평성분 마스크가 조명되는 경우에, 상기 게이트 피처에 포함된 수직성분의 조명을 방지하는 것을 특징으로 하는 장치.
  15. 제12항에 있어서,
    상기 수직성분 마스크 및 상기 수평성분 마스크에 광근접성보정피처를 부가하는 단계를 더욱 포함하는 것을 특징으로 하는 장치.
  16. 다중-노광 리소그래피 묘화과정에 사용하기 위한 상보적인 마스크에 대응하는 파일을 생성하도록 컴퓨터를 제어하는 컴퓨터 프로그램을 기록한 기록매체에 있어서,
    상기 파일을 생성하는 단계는,
    기판상에 인쇄될 패턴을 형성하는 단계로서, 상기 패턴은 게이트 피처 및 활성영역 모두를 포함하는 것을 특징으로 하는 상기 패턴 형성 단계;
    상기 게이트 피처 중의 하나가 상기 활성영역 중의 하나를 오버레이하는 적어도 하나의 지역을 상기 패턴내에서 식별하는 단계;
    상기 게이트 피처들 중의 상기 하나가 상기 활성영역들 중의 상기 하나를 오버레이하는 위치에서 상기 게이트 피처들 중의 상기 하나의 폭 크기를 줄이는 단계;
    상기 패턴으로부터 상기 게이트 피처들을 추출하는 단계; 및
    상기 게이트 피처들을 수직성분 마스크 및 수평성분 마스크로 분해하는 단계를 포함하는 것을 특징으로 하는 컴퓨터 프로그램을 기록한 기록매체.
  17. 제16항에 있어서,
    활성영역을 오버레이하는 부분을 가지는 상기 게이트 피처들 각각은, 상기 게이트 피처가 상기 활성영역을 오버레이하는 위치에서 폭 크기가 줄어드는 것을 특징으로 하는 컴퓨터 프로그램을 기록한 기록매체.
  18. 제16항에 있어서,
    상기 파일의 생성은, 실딩성분을 상기 수직성분 마스크에 부가하는 단계를 더욱 포함하고, 상기 실딩성분은 상기 수직성분 마스크가 조명되는 경우에, 상기 게이트 피처에 포함된 수평성분의 조명을 방지하는 것을 특징으로 하는 컴퓨터 프로그램을 기록한 기록매체.
  19. 제16항에 있어서,
    상기 파일의 생성은, 실딩성분을 상기 수평성분 마스크에 부가하는 단계를 더욱 포함하고, 상기 실딩성분은 상기 수평성분 마스크가 조명되는 경우에, 상기 게이트 피처에 포함된 수직성분의 조명을 방지하는 것을 특징으로 하는 컴퓨터 프로그램을 기록한 기록매체.
  20. 제16항에 있어서,
    상기 파일의 생성은, 상기 수직성분 마스크 및 상기 수평성분 마스크에 광근접성보정피처를 부가하는 단계를 더욱 포함하는 것을 특징으로 하는 컴퓨터 프로그램을 기록한 기록매체.
  21. 제16항에 있어서,
    상기 수직성분 마스크는 상기 기판상에 인쇄될 수직 게이트 성분을 포함하고, 상기 수평성분 마스크는 상기 웨이퍼상에 인쇄될 수평 게이트 성분을 포함하는 것을 특징으로 하는 컴퓨터 프로그램을 기록한 기록매체.
  22. 제21항에 있어서,
    활성영역을 오버레이하는 각각의 수직 게이트 성분에 대해서는, 상기 수직성분 마스크를 조정하여 상기 수직 게이트 성분의 오버레이 양을 수직방향으로 증가시키고, 활성영역을 오버레이하는 각각의 수평 게이트 성분에 대해서는, 상기 수평성분 마스크를 조정하여 상기 수평 게이트 성분의 오버레이 양을 수평방향으로 증가시키는 것을 특징으로 하는 컴퓨터 프로그램을 기록한 기록매체.
  23. (a) 적어도 부분적으로는 방사선감응재의 층으로 덮인 기판을 제공하는 단계;
    (b) 방사선시스템을 사용하여, 방사선의 투영빔을 제공하는 단계;
    (c) 패터닝수단을 사용하여 투영빔의 단면에 패턴을 부여하는 단계;
    (d) 방사선감응재층의 타겟부상에 방사선의 패터닝된 빔을 투영하는 단계를 포함하는 디바이스 제조방법에 있어서,
    상기 (c) 및 (d) 단계는 제1패턴으로 첫번째 시간에 수행된 후, 제2패턴으로 두번째 시간에 수행되며, 상기 제1 및 제2패턴은 청구항 제8항에 따른 방법을 이용 하여 생성되는 것을 특징으로 하는 디바이스 제조방법.
KR1020030018562A 2002-03-25 2003-03-25 다이폴 조명을 활용하여 규칙기반 게이트 슈링크를수행하는 방법 및 장치 KR100566153B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US36653702P 2002-03-25 2002-03-25
US60/366,537 2002-03-25

Publications (2)

Publication Number Publication Date
KR20030077446A KR20030077446A (ko) 2003-10-01
KR100566153B1 true KR100566153B1 (ko) 2006-03-31

Family

ID=27805317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030018562A KR100566153B1 (ko) 2002-03-25 2003-03-25 다이폴 조명을 활용하여 규칙기반 게이트 슈링크를수행하는 방법 및 장치

Country Status (7)

Country Link
US (1) US6915505B2 (ko)
EP (1) EP1349003A3 (ko)
JP (1) JP2003332232A (ko)
KR (1) KR100566153B1 (ko)
CN (1) CN100338528C (ko)
SG (1) SG114607A1 (ko)
TW (1) TWI293476B (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1357426A3 (en) * 2002-04-23 2005-11-23 Canon Kabushiki Kaisha Method for setting mask pattern and its illumination condition
JP2004133427A (ja) * 2002-07-26 2004-04-30 Asml Masktools Bv ダイポール照明技術とともに用いる配向依存遮蔽
SG137657A1 (en) * 2002-11-12 2007-12-28 Asml Masktools Bv Method and apparatus for performing model-based layout conversion for use with dipole illumination
US6968532B2 (en) * 2003-10-08 2005-11-22 Intel Corporation Multiple exposure technique to pattern tight contact geometries
SG111289A1 (en) * 2003-11-05 2005-05-30 Asml Masktools Bv A method for performing transmission tuning of a mask pattern to improve process latitude
KR100599510B1 (ko) * 2003-12-31 2006-07-13 동부일렉트로닉스 주식회사 미세 홀 포토마스크 제조방법
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
US7667821B2 (en) * 2004-06-04 2010-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-focus scanning with a tilted mask or wafer
KR100598980B1 (ko) * 2004-09-17 2006-07-12 주식회사 하이닉스반도체 다이폴 노광 장치에서의 수직 패턴의 레이아웃
US7372540B2 (en) * 2004-10-12 2008-05-13 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
KR100620190B1 (ko) * 2004-12-29 2006-09-01 동부일렉트로닉스 주식회사 게이트 라인의 스케일링 방법
WO2006100641A2 (en) * 2005-03-24 2006-09-28 Koninklijke Philips Electronics N.V. Static random access memory cells with shared contacts
KR100899359B1 (ko) * 2005-04-12 2009-05-27 에이에스엠엘 마스크툴즈 비.브이. 이중 노광 리소그래피를 수행하는 장치, 프로그램물 및방법
EP1889195A4 (en) * 2005-05-20 2012-09-12 Cadence Desing Systems Inc PRODUCTION-DESIGN DESIGN AND DESIGNED PRODUCTION
US7395516B2 (en) 2005-05-20 2008-07-01 Cadence Design Systems, Inc. Manufacturing aware design and design aware manufacturing
US8132130B2 (en) * 2005-06-22 2012-03-06 Asml Masktools B.V. Method, program product and apparatus for performing mask feature pitch decomposition for use in a multiple exposure process
US7560199B2 (en) * 2005-10-20 2009-07-14 Chartered Semiconductor Manufacturing Ltd. Polarizing photolithography system
US7569309B2 (en) * 2005-11-09 2009-08-04 Texas Instruments Incorporated Gate critical dimension variation by use of ghost features
EP2267530A1 (en) * 2006-04-06 2010-12-29 ASML MaskTools B.V. Method and apparatus for performing dark field double dipole lithography
KR100771550B1 (ko) * 2006-09-29 2007-10-31 주식회사 하이닉스반도체 포토마스크 및 그 형성방법
US7966585B2 (en) * 2006-12-13 2011-06-21 Mentor Graphics Corporation Selective shielding for multiple exposure masks
US7914975B2 (en) * 2007-04-10 2011-03-29 International Business Machines Corporation Multiple exposure lithography method incorporating intermediate layer patterning
KR100935733B1 (ko) 2008-06-20 2010-01-08 주식회사 하이닉스반도체 피치 변화 구간을 포함하는 레이아웃 보정방법
KR20120081657A (ko) * 2010-12-15 2012-07-20 삼성전자주식회사 테스트 마스크 셋트 및 마스크 셋트
CN102445834A (zh) * 2011-09-15 2012-05-09 上海华力微电子有限公司 一种sram栅极尺寸的光学建模临近修正方法
US8527915B2 (en) * 2011-11-01 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for modifying doped region design layout during mask preparation to tune device performance
US10489778B2 (en) * 2013-11-24 2019-11-26 Zanguli Llc Secure payment card
US9529268B2 (en) * 2014-04-03 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for improving pattern transfer
CN106292187A (zh) * 2015-05-13 2017-01-04 鸿富锦精密工业（深圳）有限公司 曝光方法
KR102495912B1 (ko) * 2018-08-10 2023-02-03 삼성전자 주식회사 표준 셀을 포함하는 집적 회로 및 이를 제조하기 위한 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5881125A (en) 1992-09-25 1999-03-09 Intel Corporation Attenuated phase-shifted reticle using sub-resolution pattern
US5815247A (en) 1995-09-21 1998-09-29 Siemens Aktiengesellschaft Avoidance of pattern shortening by using off axis illumination with dipole and polarizing apertures
KR0164076B1 (ko) * 1995-09-29 1999-02-01 김주용 반도체 소자의 미세패턴 형성방법
US5877964A (en) * 1997-01-10 1999-03-02 International Business Machines Corporation Semiconductor device compensation system and method
EP1091252A3 (en) * 1999-09-29 2004-08-11 ASML Netherlands B.V. Lithographic method and apparatus
JP2001308076A (ja) 2000-04-27 2001-11-02 Nec Corp 半導体装置の製造方法
TW512424B (en) 2000-05-01 2002-12-01 Asml Masktools Bv Hybrid phase-shift mask
US6553562B2 (en) 2001-05-04 2003-04-22 Asml Masktools B.V. Method and apparatus for generating masks utilized in conjunction with dipole illumination techniques
US6625802B2 (en) 2002-02-01 2003-09-23 Intel Corporation Method for modifying a chip layout to minimize within-die CD variations caused by flare variations in EUV lithography

Also Published As

Publication number Publication date
JP2003332232A (ja) 2003-11-21
TW200306615A (en) 2003-11-16
KR20030077446A (ko) 2003-10-01
CN1450411A (zh) 2003-10-22
US6915505B2 (en) 2005-07-05
TWI293476B (en) 2008-02-11
US20040003368A1 (en) 2004-01-01
EP1349003A3 (en) 2004-04-07
SG114607A1 (en) 2005-09-28
CN100338528C (zh) 2007-09-19
EP1349003A2 (en) 2003-10-01

Similar Documents

Publication Publication Date Title
KR100566153B1 (ko) 다이폴 조명을 활용하여 규칙기반 게이트 슈링크를수행하는 방법 및 장치
KR100592580B1 (ko) 쌍극조명에 사용하기 위한 모델-기반 레이아웃 변환을수행하는 방법 및 장치
US7549140B2 (en) Method and apparatus for decomposing semiconductor device patterns into phase and chrome regions for chromeless phase lithography
KR100792808B1 (ko) 딥 서브-파장 광학 리소그래피용 레티클 패턴에 광근접성피처들을 제공하는 방법 및 장치
KR100570196B1 (ko) 마스크 생성방법 및 장치, 패턴프린팅 방법, 및 컴퓨터프로그램물
US7667216B2 (en) Method of achieving CD linearity control for full-chip CPL manufacturing
US7399559B2 (en) Optical proximity correction method utilizing phase-edges as sub-resolution assist features
KR100563776B1 (ko) 공간 주파수 2배가 기술을 활용하여 마스크패턴을형성하는 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130315

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140314

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150313

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160317

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee