TWI293476B - Method and apparatus for performing rule-based gate shrink utilizing dipole illumination - Google Patents

Method and apparatus for performing rule-based gate shrink utilizing dipole illumination Download PDF

Info

Publication number
TWI293476B
TWI293476B TW092106630A TW92106630A TWI293476B TW I293476 B TWI293476 B TW I293476B TW 092106630 A TW092106630 A TW 092106630A TW 92106630 A TW92106630 A TW 92106630A TW I293476 B TWI293476 B TW I293476B
Authority
TW
Taiwan
Prior art keywords
component
gate
vertical
horizontal
mask
Prior art date
Application number
TW092106630A
Other languages
English (en)
Other versions
TW200306615A (en
Inventor
Stephen Hsu Duan-Fu
Corcoran Noel
Fung Chen Jang
Original Assignee
Asml Masktools Bv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asml Masktools Bv filed Critical Asml Masktools Bv
Publication of TW200306615A publication Critical patent/TW200306615A/zh
Application granted granted Critical
Publication of TWI293476B publication Critical patent/TWI293476B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058Mask illumination systems
    • G03F7/70091Illumination settings, i.e. intensity distribution in the pupil plane or angular distribution in the field plane; On-axis or off-axis settings, e.g. annular, dipole or quadrupole settings; Partial coherence control, i.e. sigma or numerical aperture [NA]
    • G03F7/701Off-axis setting using an aperture
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors

Description

1293476 玖、發明說明: 技術領域 _ 本發明與微影相關,且更特別地與光罩佈局產生相關, 其與雙極照射技術一起使用,提供電晶體最小可印刷的閘 極長度之減少和產生的解析度之改進兩者。此外,本發明 與使用一微影裝置之裝置製造方法相關,該裝置包括一照 射系統,用於提供照射之投射光束;一光罩桌,用於持住 一光罩,作為圖樣化該投影光束;一基板桌,用於持住一 基板;以及一投射系統,用於投射該已圖樣化的投射光束 在基板之目標部分上。 先前技術 可以使用微影投射裝置(工具),例如,在積體電路(IC)之 製造中。在這樣之情況下,該光罩包括一對應至該汇之個 別層之笔路圖樣,且該圖樣可被映射在一基板(碎晶圓)上之 一目標部份上(例如,包括一或更多晶片),其已經以一層的 照射感應材料(光阻)塗覆。一般來說,一單一晶圓將包含一 整個網路的相鄰目標部分,其隨後會經由投射系統一次一 個照射。在一型式的微影投射裝置中,在一次執行中,每 個目標部分藉由暴露整個光罩圖樣在目標部分上而被照 射;這樣之裝置通常被稱為晶圓步進機。在另一裝置中-通 常被稱為一步進-和_掃描裝置_每個目標部分由往一給定參 考万向(該”掃描方向”)之投射光束下,循序地掃描該光罩圖 樣而照射’同時以平行或反平行於該方向,同步地掃描該 基板桌;因為,一般來說,該投射系統具有一放大倍數M(通 1293476 和堅固性的微影方法被分類為解析度增進技術(ret)且包括 非常廣範圍的應用。範例包括:光源修改(例如,離軸照明)—、 特殊光罩的使用,其利用光干涉現象(例如,衰減相位偏移 光罩、替換相位偏移光罩、無鉻光罩等等),以及光罩佈局 修改(例如,光學鄰近修正)。 對積體電路設計師特別重要的一個問題係為儘可能減少 電晶體閘極長度的能力。如大家所知,電晶體閘極長度的 減少導致電晶體操作速度的增加,以及提供功率需求相對 地減少。此外,一減少的閘極長度增加電晶體在低電壓準 位更完全地關閉以及減少漏電流的能力1 Λ,準確地複 製具有減少閘極寬度的電晶體係為高度需要的。 因此,對於-種方时在-需要’其允許料現有可得 的微影設備獲得最小閘極長度的進_步減少,以提供關於 電晶體閘極長度減少所相關的前面優點。 、 發明内容 · 在努力解決前面需要中,本發明之—目的係為提供一潜 万法,利用現有可得的微影技術減少積體電路 電晶體的閘極長度。換句話說,本發 G 口 ^.. mΛ Λ又目的係為提供一 产的解析户於印刷呈現一減少長度的閘極,同時維持高卷 二、。並且’本發明之目的之-係為允許閘極長廣 的減V而不需要半導體設計的完全重新調整尺寸。 更特定地,在一例示具體實施例中,本發明與— 基板上印刷一閘極圖樣之方法相關,包二 在一 在該圖樣中至少一區域,其中閘極特徵並/ ,騾Ά別 /、Τ艾一覆蓋主戴 !293476 區域其中之―;在該等閘極特徵其中之—覆蓋主動區域其 中<一的位置,減少該等閘極特徵其中之一的寬度尺寸、 分解孩等閘極特徵為一垂直成分光罩和一水平成分光罩; 以及利用雙極照射,照射該垂直成分光罩和水平成分光罩’。 雖然在本文中對於在IC之製造中本發明之使用有特定參 考’但是應該明顯地了解本發明具有許多其他可能應用。 例如’可在整合光學系統、磁性領域記憶體之導引和偵測 圖樣、液晶顯示面板、薄膜磁性頭等等之製造中利用。熟 悉該技藝的人士將了解,在這樣另外應用之情況下,在本 文中任何名詞”標線"、"晶圓"或"晶片"之使用,應該分別地 視為被更一般的詞"光罩"、”基板,,和"目標部分"所替換。 在本文件中,使用該等詞"照射,,和"光束"以包括所有種類 之電磁照射、包括紫外線照射(例如,具有365、248、193、157 或126奈米之波長)和Euv(極度紫外線照射,例如具有範圍在 5-20奈米之波長)。 · 使用在本文中之詞光罩可被廣泛地解釋為指稱一般圖樣 化裝置,其可使用以賦予進來照射光束圖樣化的剖面,其 對應至將在基板之一目標部分中產生之圖樣;該詞"光瓣" 也可使用在該上下文中。除了傳統光罩(傳輸性的或反射性 的;二元的、相位偏移的、混和的等等),其他這樣的圖樣 化裝置之範例包括: a) —可程式化鏡陣列。這樣裝置之一範例係為具有黏著 伸縮性的控制層以及一反射性表面的矩陣可定址的表 面。該裝置背後之基本原則係為(例如)反射性表面之被 1293476 定址區域反射入射光為分解光,而未被定址區域反射 光為未分解光。使用適當過濾器,該未分解光可從該 反射光束被濾出,僅留下被分解的光;以此方式,根 據該矩陣可定址表面之定址圖樣,該光束被圖樣化。 使用適當電子裝置可以執行所需的矩陣定址。 陣列的更多資訊例如可從美國專利us 5,296,891和us 5,523,193中獲得,其因參考而在此加入。 b) 一可程式化LCD陣列。這樣結構之範例在美國專利奶 5,229,872中可得到,其因參考而在此加入。 本發明之方法提供比先前技藝更重要的優點。例如,本 發明提供-種簡單方法’用於使用現有可得的微影技術減 〆電晶體的閘極長度。如上所提及,一減少閘極長度有利 地增加電晶體的操作速度。減少電晶體功率的需求,以及 減少漏電流。重要的是,本發明的技術允許電晶體閘極長 度的減少,而不需要半導體設計的完全重新調整大小。 本發明之額外優點從本發明之例示具體實施例之下面詳 細描述而對熟悉此技藝的人士變得明顯。 發明本身和進-步目的和優點將參考下列詳細描 附圖式而有較佳了解。 & 實施方式 如在下更詳細地描述’本發明之較佳具體實施例利用雙 極照明,其係為一離軸照明(0ΑΙ)技術,與閘極收縮技術結 合以減少在基板上被印刷的在半導體裝置中所包含的電晶 體的閘極長度。圖㈣示離軸照射的觀念。如所顯:,:: -11- 奶3476 取止,因為這樣的繅 複製。 勺^何在可接受限制内在晶圓上不容易地 根據本發明,利用^ 面閘極收縮技術的結和隨後雙極照射與下 設計。圖6提出顯示本發;有閘極長度的半導體 圖。 ” ^月疋·万法艾例示具體實施例的流程 的W ^ 6 ’孩第™步驟6G與獲得被印刷在晶圓或基板上 样⑸圖樣相關〈資料相關。圖7顯示被印刷的一例示圖 診、斤6 丁忒圖樣包括主動區域81,以及閘極區域82 _。 / :法:《下步驟’步驟61,需要識別該等閘極區域82 /现心等主動區域81之部分。這樣之區域由圖7參考號碼幻 所顯示。 在下一步驟中,步驟62,其係為一選擇性步騾,該等閘 極區域84覆蓋主動區域81的部分以一覆蓋容忍度(例如,% 奈米)往垂直方向延伸,以提供對未對齊容忍度的修正(或補 饧)。相似地,水平閘極區域85覆蓋主動區域81之部份以相 同覆蓋容忍度往水平方向延伸。雖然根據利用以映射基板 的規格和設計規則需求覆蓋的量會有所變化,但是,通常 來說,該覆蓋係在關鍵尺寸3〇%的範圍内。 接下來,步驟63,該等垂直閘極區域84覆蓋主動區域81的 每個部分和該等水平閘極區域85覆蓋主動區域81的每個部 分,尺寸通常減少(即是,收縮)1〇%等級或更多,而該閘極 圖樣的垂直和水平幾何彼此分開。圖8-11顯示前面方法。首 先,圖8顯示與本發明執行之閘極收縮。如圖8所顯示,每 個該等垂直閘極區域84寬度(即是,沿著水平軸,從邊緣至 1293476 的圖樣(即是,閘極收縮至70奈米之觸奈米麵)之由上到 下光阻影像的結果。如圖14所顯示,藉由利用適當垂直和 水平極照射f曼丨,根據所利用@製程設備而決定附屬,該 閘極區域以清楚的圖樣定義轉移至該光阻。進一步注意的 是,線端點縮短錯誤也完全地修正。圖15顯示圖14加上圖12 和圖13所|員示的i直光罩和水平光軍的模擬結$。如所顯 不的,該模擬結果正確地對應至該所需圖樣。圖16顯示利
用本發明之方法所獲得的前述範例的閘極圖樣的3度空間光 阻側像圖。 要>王意的是,雖然在前面範例中,本發明已經應用至sram 裝置的設計’但並不侷限於此。前面設計方法也可在其他 邏輯設計或1C設計之形成中利用。 並且,雖然上述的方法在分解垂直和水平閘極特徵之前 執行收縮該閘極,也可能在執行閘極收縮步驟之前,執行 分解垂直和水平閘極特徵。因此,該閘極收縮步驟可在垂 直和水平成分分解之前或之後執行。
圖17概要地描述適合與在本發明之幫助下所設計的光罩 一起使用的微影投射裝置。該裝置包括: -一照射系統Ex,IL,用以供應照射的投射光束pB。在該 特別情況下,該照射系統也包括一照射源L A ; -一第一物件桌(光罩桌)MT,提供一光罩持有器於持有一 光罩MA(例如,一標線),以及連接至第一定位裝置,用以 精確地相對於項目PL定位光罩; _一第二物件桌(基板桌)WT,提供一基板持有器,以持有 -17- 1293476 一基板w(例如,一光阻塗覆的矽晶圓),以及連接至第二定 位裝置,用以精確地相對於項目PL定位基板; _ -一投射系統("鏡頭”)PL(例如,一折射、反射或折反射式 光學系統),用以映射光軍MA之照射部分至基板W之一目標 部分C(例如,包括一或更多晶片)。 如在此描述的,該裝置係為傳輸型式(即是,具有一傳輸 性光罩)。然而,一般來說,也可能是反射型式,例如(具有 一反射光罩)。或者,該裝置可利用另一類的圖樣化裝置為 使用光罩之另一方式;範例包括一可程式化鏡陣列或LCD矩 陣。 該來源LA(例如,水銀燈、激光雷射、電漿放電來源)產 生照射之光束。該光束引至一照明系統(照明器)IL,不論直 接地或在穿越調節裝置,例如光束擴展器Εχ,之後。該照 明器IL可以包括調整裝置AM,用以設定在光束中強度分布 的外面和/或内在放射範圍(一般分別地稱為σ_外部和①内 部)。此外,將一般地包括許多其他組件,例如整合器爪和 一緊途、益C0。以此方式’衝擊在光罩μα上之光束ΡΒ在其剖 面具有所需的一致性和強度分布。 關於圖17應該注意該來源la可位在微影投射裝置之機殼 内(例如’通常為當來源LA係為水銀燈的情況),但是也可 能距離微影投射裝置有一段距離,它產生之照射光束引導 至該裝置(例如’以合適的引導鏡之幫助後者的情境通常 為該來源LA為激光雷射(例如根據μ、或&雷射)。本發 明包括這些情境兩者。 -18- 1293476 如上所述’本發明之方法提供比先前技藝重要的優點。 例如’本發明提供一簡單方法,用於利用現有可得的微影 技術減少電晶體之閘極長度。如上所提及,一減少閘極長 度有利地導致電晶體操作速度上的增加、電晶體功率需求 的減少’以及漏電流的減少。重要的是,本發明之技術允 許電晶體閘極長度的減少而不需半導體設計的完全重新調 整大小。 雖然已經揭示本發明之某特定具體實施例,但是要注意 的是本發〗月不需背離本身精神或基本特徵,而可以其他形 式具現。所以該等具體實施例在所有觀點來說被視為說明 f生而不具有限制性,本發明之範圍由增附申請宣告範圍所 指示’且在申請專利範圍之相等意義和範圍内相符的改變 因此被視為被包含在裡面。 圖式簡單說明 圖1顯示離軸照射的原理。 圖2顯示雙極照射的原理。 圖3⑷-3(h)顯示雙極來源的例示形狀。 圖4顯π從1〇〇奈米線之雙極照射所產生的影像強度。 Η 5,☆、示“在弟一照射中所利用的掩蓋的寬度增加時,由 圖4所顯示的照射所獲得的影像強度的改變。 圖6係為本發明之方法之一例示具體實施例的流程圖。 圖7顯示一例示目標設計圖樣,其係為具有100奈米線的 SRAM設計。 圖8顯不本發明之"閘極收縮"步驟,其中覆蓋主動區域的 •20- 1293476 閘極部分的通道寬度被減少。在該給定的範例中,閘極圖 樣之這些覆蓋部分減少至70奈米。 _ 圖9顯示從顯示在圖8中之全部圖樣所擴取之圖§的閘極圖 樣。 圖10顯示利用雙極分解方法從圖9的閘極圖樣擷取的垂直 成分圖樣。 圖11顯示利用雙極分解方法從圖9的閘極圖樣擷取的水平 成分圖樣。 ^ 圖12顯示在應用掩蓋和光學鄰近修正技術之後的垂直成 分光罩。 圖13顯示在應用掩蓋和光學鄰近修正技術之後的水平成 分光罩。 圖14顯示利用圖12和13所顯示之光罩照射基板所獲得的模 擬結果。 圖15顯示圖14加上圖12和圖13所顯示的垂直光罩和水平光 罩的模擬結果。如所顯示,該模擬結果正確地對應至該所 需圖樣。 圖16顯不利用本發明之方法所獲得的前述範例的閘極圖 樣的3度空間光阻側像圖。 圖17概要地描述適合於與在本發明之幫助下所設計的光 罩一起使用的微影投射裝置。 圖式代表符號說明 11 附屬光源 12'18 光罩
-21 - 1293476 13 14、20 16 17 19 42 45、48、94、96 53、47 81 82 84 85 91 92 97 41 44 鏡頭 晶圓 附屬雙極孔 緊密器鏡頭 投射鏡頭 線 掩蓋 合成影像 主動區域 閘極區域 垂直閘極區域 水平閘極區域 垂直幾何 水平幾何 光學鄰近特徵 Y-雙極孔 X-雙極孔 -22-

Claims (1)

  1. 0月彡日修(类)正替換頁 1293^¾㈣3。號專利申請案 中文申請專利範圍替換本(96年1〇月) 拾、申請專利範圍: 一種在-基板上印刷-圖樣之方法,其包括閘極特徵和主 動區域兩者,該方法包括下列步驟: #識別在該圖樣中至少_區域,其中閘極特徵其中之一覆 蓋主動區域其中之一; 在閘極特徵其中之-覆蓋主動區域其中之一的位置,減 少該等閘極特徵其中之一的寬度尺寸; 分解該等閘極特徵為-垂直成分光罩和—水平成分光 利用雙極照射,照射該垂直成分光罩和水平成分光罩。 2. 如申請專利範圍第旧之方法,其中每個該等具有覆蓋主 動區域<邵份㈣極特徵在該閘極特徵I蓋主動區域的 位置上寬度尺寸減少。 3. 如申請專利範圍第!項之方法,尚包括下列步驟: 加入掩蓋成分至該垂直成分光罩,當照射該垂直成分光 罩時,該掩蓋成分防止在該等閘極特徵所包含的水平成分 被照射。 刀 4. 如申請專利範圍第丨項之方法,尚包括下列步驟: 加入掩蓋成分至該水平成分光罩,當照射該水平成分光 軍時,該掩蓋成分防止在該等閘極特徵所包含的垂直成分 如申請專利範圍第〗項之方法,尚包括下列步驟: 加入光學鄰近修正特徵至該垂直成分光罩和、^ 成分光罩。 孩水f
    日修(要)正替換 1293476 6·如申請專利範圍第1項之方法,其中該垂直成分光罩包括 在孩基板上被印刷之垂直閘極成分,而該水平成分光罩包 括在該晶圓上被印刷之水平閘極成分。 7·如申請專利範圍第6項之方法,其中對於覆蓋主動區域之 每個垂直閘極成分,調整該垂直成分光罩以增加在垂直方 向該垂直閘極成分之覆蓋量,而對於覆蓋主動區域之每個 水平閘極成分,調整該水平成分光罩以增加在水平方向該 水平閘極成分之覆蓋量。 8· 了種在減㈣光微料射製財使用產生補償性光罩 <方法,該方法包括下列步驟: t義在基板上㈣刷的圖樣’該圖樣包括閘極特徵和主 動區域兩者; 區域,其中閘極特徵其中之 識別在該圖樣中至少 蓋主動區域其中之一; 在閘極特徵其中之—瑨裳、^1 ^ 1 、 覆I王動區域其中之一的位置,海 少孩等閉極特徵其中之—的寬度尺寸; 從該圖樣擷取該等閘極特徵;及 分解該等閘極特徵為—八 罩。 垂直成刀光罩和一水平成分光 ::專利範圍第㈣之方法,其中每個 力:=部份的閉極特徵在該閘極特徵:覆: 么置上寬度尺寸減少。 王動应碱 1〇·如申請㈣範圍第〜法,尚包括下列步赞. 加入第一組的掩蓋成 AA 刀至该垂直成分光罩,當照射該: -2- 1293476 ----— %0月3日修(类)正替換頁 罩時’該第-組的掩蓋成分防止在該極 所包含的水平成分被照射;及 特徵 平掩蓋成分至該水平成分光罩,當照射該水 子成刀先罩時’孩第二組的掩蓋成分防止在該 所包含的垂直成分被照射。 1極特徵 11.如申請專利範圍第8項之方法,尚包括下列步驟·· 加入光學鄭近修正特徵至該垂直成分光罩和至 成分光罩。" 12· -種在複數個曝光微影映射製程中使用產生補償性 之裝置,該裝置包括·· 裝置’用於定義在基板上被印刷的圖樣,該圖樣包括閘 極特徵和主動區域兩者; 甲 裝置’用於識別在該圖樣中至少—區域,其中閘極特徵 其中之一覆蓋主動區域其中之一; 裝置,用於在閘極特徵其中之一覆蓋主動區域其中之一 的位置’減少該等閘極特徵其中之一的寬度尺寸; 裝置’用於從該圖樣擷取該等閘極特徵;以及 裝置’用於分解該等閘極特徵為一垂直成分光罩和一水 平成分光罩。 13·如申請專利範圍第12項之裝置,其中每個該等具有覆蓋主 動區域足邵份的閘極特徵在該閘極特徵覆蓋主動區域的 位置上寬度尺寸減少。 Κ如申請專利範圍第12項之裝置,尚包括該等裝置,用於加 入第一組的掩蓋成分至該垂直成分光罩,當照射該垂直成 4 4 1293476 ㈣jg修鍵)正替換頁 分光罩時,該第一組的掩蓋成分防止在該等閘極特徵所包 含的水平成分被照射,·以及裝置,用於加入第二組的掩蓋 成分至該水平成分光罩,當照射該水平成分光罩時,該第 二組的掩蓋成分防止在該等閘極特徵所包含的垂直成分 被照射。 15·如申請專利範圍第12項之裝置,尚包括下列步驟·· 加入光學鄰近修正特徵至該垂直成分光罩和至該水平 成分光罩。 16. —種儲存有一電腦程式之電腦可讀取媒體,用以指導該電 腦產生對應至用於一眾多曝光微影映像製程中的補償性 光罩之至少一檔案,該等檔案之產生包括下列步驟·· 定義在基板上被印刷的圖樣,該圖樣包括閘極特徵和主 動區域兩者; 識別在該圖樣中至少一區域,其中閘極特徵其中之一覆 盖主動區域其中之一; 在閘極特徵其中之一覆蓋主動區域其中之一的位置,減 / p亥等閘極特徵其中之一的寬度尺寸· 從該圖樣擷取該等閘極特徵;及 分解該等閉極特徵為一垂直成分光罩和一水平成分光 早。 Π.如申請專利範圍帛16項之電腦可讀取媒體,其中每個該等 具有覆蓋主動區域之部份的閘極特徵在該閘極特徵覆蓋 王動區域的位置上寬度尺寸減少。 18·如申請專利範圍第 μ _矛1"之“可唄取媒體,其中該等檔案 1293476 问多日修(雯)正替換頁f - — -—^-—--Ll 之產生尚包括下列步驟: 加入掩蓋成分至該垂直成分光罩,當照射該垂直成分光 罩時,該掩蓋成分防止在該等閘極特徵所包含的水平成分 被照射。 19·如申請專利範圍第16項之電腦可讀取媒體,其中該等檔案 之產生尚包括下列步驟·· 加入掩蓋成分至該水平成分光罩,當照射該水平成分光 罩時,該掩蓋成分防止在該等閘極特徵所包含的垂直成分 被照射。 2〇·如申請專利範圍第16項之電腦可讀取媒體,其中該等檔案 之產生尚包括下列步驟: 加入光學鄰近修正特徵至該垂直成分光罩和至該水平 成分光罩。 21. 如申請專利範圍第16項之電腦可讀取媒體,其中該垂直成 分光罩包括在該基板上被印刷之垂直閘極成分,而該水平 成分光罩包括在該基板上被印刷之水平閘極成分。 22. 如申請專利範圍第η項之電腦可讀取媒體,其中對於覆蓋 主動區域之每個垂直閘極成分,調整諸垂直成分光罩以增 加在垂直方向該垂直閘極成分之覆蓋量,而對於覆蓋主^ 區域之每個水平閘極成分,調整該水平成分光罩以增加在 水平方向該水平閘極成分之覆蓋量。 23. —種半導體裝置製造方法,其包括下列步驟: ⑷提供-基板’其至少部分地由—層的照射感應材料所 覆蓋; -5- 1293476 ^日修(動正#換 ⑻使用一照射系統,提供照射^投射光束; (C)使用圖樣化裝置以賦予投射光束其剖面之 (d)投射照射的圖樣化光束至照射感應材料/ 7 ’ 標部份上, η <層的_ 其中步辦^ 以第二圖樣:Γ—次以第一圖樣執行,〜後第 第8項之方法產生。和弟-圖樣使用根據如申讀專利:: %
    -6-
TW092106630A 2002-03-25 2003-03-25 Method and apparatus for performing rule-based gate shrink utilizing dipole illumination TWI293476B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US36653702P 2002-03-25 2002-03-25

Publications (2)

Publication Number Publication Date
TW200306615A TW200306615A (en) 2003-11-16
TWI293476B true TWI293476B (en) 2008-02-11

Family

ID=27805317

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092106630A TWI293476B (en) 2002-03-25 2003-03-25 Method and apparatus for performing rule-based gate shrink utilizing dipole illumination

Country Status (7)

Country Link
US (1) US6915505B2 (zh)
EP (1) EP1349003A3 (zh)
JP (1) JP2003332232A (zh)
KR (1) KR100566153B1 (zh)
CN (1) CN100338528C (zh)
SG (1) SG114607A1 (zh)
TW (1) TWI293476B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7107573B2 (en) 2002-04-23 2006-09-12 Canon Kabushiki Kaisha Method for setting mask pattern and illumination condition
DE60305584T2 (de) * 2002-07-26 2007-05-24 Asml Masktools B.V. Richtungsabhängige Abschirmung zur Benutzung mit Dipolbelichtung
SG137657A1 (en) * 2002-11-12 2007-12-28 Asml Masktools Bv Method and apparatus for performing model-based layout conversion for use with dipole illumination
US6968532B2 (en) * 2003-10-08 2005-11-22 Intel Corporation Multiple exposure technique to pattern tight contact geometries
SG111289A1 (en) * 2003-11-05 2005-05-30 Asml Masktools Bv A method for performing transmission tuning of a mask pattern to improve process latitude
KR100599510B1 (ko) * 2003-12-31 2006-07-13 동부일렉트로닉스 주식회사 미세 홀 포토마스크 제조방법
US7448012B1 (en) * 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
US7667821B2 (en) * 2004-06-04 2010-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-focus scanning with a tilted mask or wafer
KR100598980B1 (ko) * 2004-09-17 2006-07-12 주식회사 하이닉스반도체 다이폴 노광 장치에서의 수직 패턴의 레이아웃
US7372540B2 (en) * 2004-10-12 2008-05-13 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
KR100620190B1 (ko) * 2004-12-29 2006-09-01 동부일렉트로닉스 주식회사 게이트 라인의 스케일링 방법
WO2006100641A2 (en) * 2005-03-24 2006-09-28 Koninklijke Philips Electronics N.V. Static random access memory cells with shared contacts
US7681171B2 (en) * 2005-04-12 2010-03-16 Asml Masktooks B.V. Method, program product and apparatus for performing double exposure lithography
US7395516B2 (en) * 2005-05-20 2008-07-01 Cadence Design Systems, Inc. Manufacturing aware design and design aware manufacturing
US7712064B2 (en) * 2005-05-20 2010-05-04 Cadence Design Systems, Inc. Manufacturing aware design of integrated circuit layouts
US8132130B2 (en) * 2005-06-22 2012-03-06 Asml Masktools B.V. Method, program product and apparatus for performing mask feature pitch decomposition for use in a multiple exposure process
US7560199B2 (en) * 2005-10-20 2009-07-14 Chartered Semiconductor Manufacturing Ltd. Polarizing photolithography system
US7569309B2 (en) * 2005-11-09 2009-08-04 Texas Instruments Incorporated Gate critical dimension variation by use of ghost features
EP1843202B1 (en) * 2006-04-06 2015-02-18 ASML Netherlands B.V. Method for performing dark field double dipole lithography
KR100771550B1 (ko) 2006-09-29 2007-10-31 주식회사 하이닉스반도체 포토마스크 및 그 형성방법
US7966585B2 (en) * 2006-12-13 2011-06-21 Mentor Graphics Corporation Selective shielding for multiple exposure masks
US7914975B2 (en) * 2007-04-10 2011-03-29 International Business Machines Corporation Multiple exposure lithography method incorporating intermediate layer patterning
KR100935733B1 (ko) * 2008-06-20 2010-01-08 주식회사 하이닉스반도체 피치 변화 구간을 포함하는 레이아웃 보정방법
KR20120081657A (ko) * 2010-12-15 2012-07-20 삼성전자주식회사 테스트 마스크 셋트 및 마스크 셋트
CN102445834A (zh) * 2011-09-15 2012-05-09 上海华力微电子有限公司 一种sram栅极尺寸的光学建模临近修正方法
US8527915B2 (en) * 2011-11-01 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for modifying doped region design layout during mask preparation to tune device performance
US10489778B2 (en) * 2013-11-24 2019-11-26 Zanguli Llc Secure payment card
US9529268B2 (en) * 2014-04-03 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for improving pattern transfer
CN106292187A (zh) * 2015-05-13 2017-01-04 鸿富锦精密工业(深圳)有限公司 曝光方法
KR102495912B1 (ko) * 2018-08-10 2023-02-03 삼성전자 주식회사 표준 셀을 포함하는 집적 회로 및 이를 제조하기 위한 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5881125A (en) 1992-09-25 1999-03-09 Intel Corporation Attenuated phase-shifted reticle using sub-resolution pattern
US5815247A (en) 1995-09-21 1998-09-29 Siemens Aktiengesellschaft Avoidance of pattern shortening by using off axis illumination with dipole and polarizing apertures
KR0164076B1 (ko) 1995-09-29 1999-02-01 김주용 반도체 소자의 미세패턴 형성방법
US5877964A (en) * 1997-01-10 1999-03-02 International Business Machines Corporation Semiconductor device compensation system and method
EP1091252A3 (en) 1999-09-29 2004-08-11 ASML Netherlands B.V. Lithographic method and apparatus
JP2001308076A (ja) * 2000-04-27 2001-11-02 Nec Corp 半導体装置の製造方法
TW512424B (en) * 2000-05-01 2002-12-01 Asml Masktools Bv Hybrid phase-shift mask
US6553562B2 (en) 2001-05-04 2003-04-22 Asml Masktools B.V. Method and apparatus for generating masks utilized in conjunction with dipole illumination techniques
US6625802B2 (en) 2002-02-01 2003-09-23 Intel Corporation Method for modifying a chip layout to minimize within-die CD variations caused by flare variations in EUV lithography

Also Published As

Publication number Publication date
JP2003332232A (ja) 2003-11-21
KR100566153B1 (ko) 2006-03-31
CN1450411A (zh) 2003-10-22
EP1349003A2 (en) 2003-10-01
SG114607A1 (en) 2005-09-28
EP1349003A3 (en) 2004-04-07
KR20030077446A (ko) 2003-10-01
US6915505B2 (en) 2005-07-05
CN100338528C (zh) 2007-09-19
US20040003368A1 (en) 2004-01-01
TW200306615A (en) 2003-11-16

Similar Documents

Publication Publication Date Title
TWI293476B (en) Method and apparatus for performing rule-based gate shrink utilizing dipole illumination
US7666554B2 (en) Method and apparatus for performing model-based layout conversion for use with dipole illumination
KR100865768B1 (ko) 다크 필드 더블 이중극 리소그래피(ddl)를 수행하는방법 및 장치
TWI261732B (en) Composite optical lithography method for patterning lines of significantly different widths
TWI327685B (en) Optical proximity correction using chamfers and rounding at corners
CN1908812B (zh) 执行双重曝光光刻的方法、程序产品和设备
US7583360B2 (en) Method for photolithography using multiple illuminations and a single fine feature mask
JP5001235B2 (ja) リソグラフィ処理方法
TWI222100B (en) Method for obtaining elliptical and rounded shapes using beam shaping
TWI301229B (en) Method and apparatus for decomposing semiconductor device patterns into phase and chrome regions for chromeless phase lithography
TW574595B (en) Photolithography mask, computer readable recording medium, method of transferring a lithographic pattern from a photography mask onto a substrate, and device manufacturing method
US20070182946A1 (en) Method of manufacturing a device, device manufactured thereby, computer program and lithographic apparatus
US20060008712A1 (en) Exposure method, mask fabrication method, fabrication method of semiconductor device, and exposure apparatus
CN100578354C (zh) 修正光刻掩膜中缺陷的方法和装置
JP2005031690A (ja) 半波長以下リソグラフィ模様付けの改良型散乱バーopc適用方法
US20050005257A1 (en) Device manufacturing method, mask set for use in the method, data set for controlling a programmable patterning device, method of generating a mask pattern and a computer program
TWI292857B (en) A method and apparatus for defining mask patterns utilizing a spatial frequency doubling technique
US6866970B2 (en) Apparatus and method to improve the resolution of photolithography systems by improving the temperature stability of the reticle
EP1467256A1 (en) Device manufacturing method and mask set for use in the method
TW563177B (en) Method for transforming a pattern

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees