JP2003332232A - 双極照明を利用してルールベースのゲート短縮を行うための方法および装置 - Google Patents
双極照明を利用してルールベースのゲート短縮を行うための方法および装置Info
- Publication number
- JP2003332232A JP2003332232A JP2003124533A JP2003124533A JP2003332232A JP 2003332232 A JP2003332232 A JP 2003332232A JP 2003124533 A JP2003124533 A JP 2003124533A JP 2003124533 A JP2003124533 A JP 2003124533A JP 2003332232 A JP2003332232 A JP 2003332232A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- mask
- vertical
- horizontal
- features
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70058—Mask illumination systems
- G03F7/70091—Illumination settings, i.e. intensity distribution in the pupil plane or angular distribution in the field plane; On-axis or off-axis settings, e.g. annular, dipole or quadrupole settings; Partial coherence control, i.e. sigma or numerical aperture [NA]
- G03F7/701—Off-axis setting using an aperture
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
Abstract
(57)【要約】
【課題】 高レベルの分解能を維持しながら、短縮され
た長さをもつゲートをプリントするための方法を提供す
ること。 【解決手段】 基板上にゲート・パターンをプリントす
る方法であって、ゲート・フィーチャの１つが活性領域
の１つに重なるパターン内の少なくとも１つの領域を識
別する段階と、ゲート・フィーチャの１つが活性領域の
１つに重なる位置で、このゲート・フィーチャの１つの
幅寸法を縮小する段階と、パターンからゲート・フィー
チャを抽出する段階と、ゲート・フィーチャを垂直構成
要素マスクと水平構成要素マスクに分解する段階と、双
極照明を利用して垂直構成要素マスクおよび水平構成要
素マスクを照明する段階とを含む方法。
た長さをもつゲートをプリントするための方法を提供す
ること。 【解決手段】 基板上にゲート・パターンをプリントす
る方法であって、ゲート・フィーチャの１つが活性領域
の１つに重なるパターン内の少なくとも１つの領域を識
別する段階と、ゲート・フィーチャの１つが活性領域の
１つに重なる位置で、このゲート・フィーチャの１つの
幅寸法を縮小する段階と、パターンからゲート・フィー
チャを抽出する段階と、ゲート・フィーチャを垂直構成
要素マスクと水平構成要素マスクに分解する段階と、双
極照明を利用して垂直構成要素マスクおよび水平構成要
素マスクを照明する段階とを含む方法。
Description
【０００１】
【発明の属する技術分野】本発明は、フォトリソグラフ
ィに関し、詳細には、トランジスタの最小プリント可能
ゲート長の短縮と、得られる分解能の改善との両方をも
たらす双極照明技法とともに使用するためのマスク・レ
イアウトの生成に関する。さらに、本発明は、放射の投
影ビームを提供するための放射システムと、投影ビーム
をパターン形成するように働く、マスクを保持するため
のマスク・テーブルと、基板を保持するための基板テー
ブルと、基板の目標部分に、パターン形成された投影ビ
ームを投影するための投影システムとを備えるリソグラ
フィ装置を使用するデバイス製造方法に関する。
ィに関し、詳細には、トランジスタの最小プリント可能
ゲート長の短縮と、得られる分解能の改善との両方をも
たらす双極照明技法とともに使用するためのマスク・レ
イアウトの生成に関する。さらに、本発明は、放射の投
影ビームを提供するための放射システムと、投影ビーム
をパターン形成するように働く、マスクを保持するため
のマスク・テーブルと、基板を保持するための基板テー
ブルと、基板の目標部分に、パターン形成された投影ビ
ームを投影するための投影システムとを備えるリソグラ
フィ装置を使用するデバイス製造方法に関する。
【０００２】
【従来の技術】リソグラフィ投影装置（ツール）は、例
えば、集積回路（ＩＣ）の製造で使用することができ
る。そのような場合、マスクは、ＩＣの個々の層に対応
する回路パターンを含む。このパターンの像を、感放射
線材料（レジスト）の層で覆った基板（シリコン・ウェ
ハ）上の目標部分（例えば、１つまたは複数のチップで
構成される）に形成することができる。一般に、単一の
ウェハは全体として網の目状の隣接する目標部分を含
み、この隣接する目標部分が、投影システムにより、一
度に１つずつ、連続的に照射される。一方の種類のリソ
グラフィ投影装置では、全マスク・パターンを一括して
目標部分に露出させることで、各目標部分が照射され
る。そのような装置は、通常、ウェハ・ステッパと呼ば
れる。走査ステップ式装置と通常呼ばれる他方の装置で
は、投影ビームの当るマスク・パターンを所与の基準方
向（「走査」方向）に漸進的に走査し、同時に、同期し
て、この方向に対して平行または逆平行に基板テーブル
を走査することで、各目標部分が照射される。一般に、
投影システムは、拡大率Ｍ（一般に、Ｍ＜１）を持つの
で、基板テーブルが走査される速度Ｖは、マスク・テー
ブルが走査される速度の因数Ｍ倍となる。ここで説明し
たようなリソグラフィ装置に関して、例えば、米国特許
第６，０４６，７９２号から、もっと多くの情報を収集
することができる。この特許は、参照により本明細書に
援用する。
えば、集積回路（ＩＣ）の製造で使用することができ
る。そのような場合、マスクは、ＩＣの個々の層に対応
する回路パターンを含む。このパターンの像を、感放射
線材料（レジスト）の層で覆った基板（シリコン・ウェ
ハ）上の目標部分（例えば、１つまたは複数のチップで
構成される）に形成することができる。一般に、単一の
ウェハは全体として網の目状の隣接する目標部分を含
み、この隣接する目標部分が、投影システムにより、一
度に１つずつ、連続的に照射される。一方の種類のリソ
グラフィ投影装置では、全マスク・パターンを一括して
目標部分に露出させることで、各目標部分が照射され
る。そのような装置は、通常、ウェハ・ステッパと呼ば
れる。走査ステップ式装置と通常呼ばれる他方の装置で
は、投影ビームの当るマスク・パターンを所与の基準方
向（「走査」方向）に漸進的に走査し、同時に、同期し
て、この方向に対して平行または逆平行に基板テーブル
を走査することで、各目標部分が照射される。一般に、
投影システムは、拡大率Ｍ（一般に、Ｍ＜１）を持つの
で、基板テーブルが走査される速度Ｖは、マスク・テー
ブルが走査される速度の因数Ｍ倍となる。ここで説明し
たようなリソグラフィ装置に関して、例えば、米国特許
第６，０４６，７９２号から、もっと多くの情報を収集
することができる。この特許は、参照により本明細書に
援用する。
【０００３】リソグラフィ投影装置を使用する製造プロ
セスでは、感放射線材料（レジスト）の層で少なくとも
部分的に覆われた基板に、マスク・パターンの像が作ら
れる。この像形成工程の前に、基板は、下塗り、レジス
ト被覆、およびソフト・ベークのような様々な手順を経
ることができる。露出後に、基板は、露出後ベーク（Ｐ
ＥＢ）、現像、ハード・ベーク、および形成した像の特
徴の測定／検査のような他の手順を受けることができ
る。この手順の配列は、デバイス、例えばＩＣの個々の
層をパターン形成する基礎として使用される。次に、そ
のようなパターン形成層は、エッチング、イオン打込み
（ドーピング）、メタライゼーション、酸化、化学機械
研磨などのような、全て個々の層を仕上げるために意図
された、様々なプロセスを経ることができる。いくつか
の層が必要な場合には、この全手順またはその変形を、
新しい層ごとに繰り返さなければならない。最終的に、
デバイスの配列が基板（ウェハ）上に存在するようにな
る。次に、ダイシングまたは鋸引きのような方法で、こ
れらのデバイスを互いに分離し、それから、個々のデバ
イスを、ピンなどに接続されたキャリアに取り付けるこ
とができる。そのようなプロセスに関するより多くの情
報は、例えば、「Ｍｉｃｒｏｃｈｉｐ Ｆａｂｒｉｃａ
ｔｉｏｎ：Ａ ｐｒａｃｔｉｃａｌ Ｇｕｉｄｅ ｔｏ
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐｒｏｃｅｓｓｉｎｇ
（マイクロチップの製造：半導体処理への実用的入門
書）」、Ｔｈｉｒｄ Ｅｄｉｔｉｏｎ、ｂｙ Ｐｅｔｅ
ｒ ｖａｎＺａｎｔ、ＭｃＧｒａｗ Ｈｉｌｌ Ｐｕｂ
ｌｉｓｈｉｎｇ Ｃｏ．、１９９７、ＩＳＢＮ０−０７
−０６７２５０−４の本から得ることができる。この本
を参照により本明細書に援用する。
セスでは、感放射線材料（レジスト）の層で少なくとも
部分的に覆われた基板に、マスク・パターンの像が作ら
れる。この像形成工程の前に、基板は、下塗り、レジス
ト被覆、およびソフト・ベークのような様々な手順を経
ることができる。露出後に、基板は、露出後ベーク（Ｐ
ＥＢ）、現像、ハード・ベーク、および形成した像の特
徴の測定／検査のような他の手順を受けることができ
る。この手順の配列は、デバイス、例えばＩＣの個々の
層をパターン形成する基礎として使用される。次に、そ
のようなパターン形成層は、エッチング、イオン打込み
（ドーピング）、メタライゼーション、酸化、化学機械
研磨などのような、全て個々の層を仕上げるために意図
された、様々なプロセスを経ることができる。いくつか
の層が必要な場合には、この全手順またはその変形を、
新しい層ごとに繰り返さなければならない。最終的に、
デバイスの配列が基板（ウェハ）上に存在するようにな
る。次に、ダイシングまたは鋸引きのような方法で、こ
れらのデバイスを互いに分離し、それから、個々のデバ
イスを、ピンなどに接続されたキャリアに取り付けるこ
とができる。そのようなプロセスに関するより多くの情
報は、例えば、「Ｍｉｃｒｏｃｈｉｐ Ｆａｂｒｉｃａ
ｔｉｏｎ：Ａ ｐｒａｃｔｉｃａｌ Ｇｕｉｄｅ ｔｏ
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐｒｏｃｅｓｓｉｎｇ
（マイクロチップの製造：半導体処理への実用的入門
書）」、Ｔｈｉｒｄ Ｅｄｉｔｉｏｎ、ｂｙ Ｐｅｔｅ
ｒ ｖａｎＺａｎｔ、ＭｃＧｒａｗ Ｈｉｌｌ Ｐｕｂ
ｌｉｓｈｉｎｇ Ｃｏ．、１９９７、ＩＳＢＮ０−０７
−０６７２５０−４の本から得ることができる。この本
を参照により本明細書に援用する。
【０００４】リソグラフィ・ツールは、２つ以上の基板
テーブル（および／または２つ以上のマスク・テーブ
ル）を有する種類のものであることがある。そのような
「マルチ・ステージ」の装置では、追加のテーブルは、
並列に使用されることがあり、または、１つまたは複数
の他のテーブルを露出に使用しながら、１つまたは複数
のテーブルで準備工程が行われることがある。双子ステ
ージ・リソグラフィ装置は、例えば、米国特許第５，９
６９，４４１号および国際公開ＷＯ９８／４０７９１に
記載されている。これらを参照により本明細書に援用す
る。
テーブル（および／または２つ以上のマスク・テーブ
ル）を有する種類のものであることがある。そのような
「マルチ・ステージ」の装置では、追加のテーブルは、
並列に使用されることがあり、または、１つまたは複数
の他のテーブルを露出に使用しながら、１つまたは複数
のテーブルで準備工程が行われることがある。双子ステ
ージ・リソグラフィ装置は、例えば、米国特許第５，９
６９，４４１号および国際公開ＷＯ９８／４０７９１に
記載されている。これらを参照により本明細書に援用す
る。
【０００５】上述したフォトリソグラフィ・マスクは、
シリコン・ウェハ上に集積される回路構成要素に対応す
る幾何パターンを備える。そのようなマスクを作成する
ために使用するパターンは、ＣＡＤ（コンピュータ援用
設計）プログラムを利用して生成され、このプロセスは
しばしばＥＤＡ（電子設計自動化）と呼ばれる。ほとん
どのＣＡＤプログラムが、機能マスクを作成するために
１組の所定の設計規則に従う。これらの規則は、処理お
よび設計制限によって設定される。例えば、設計規則
は、回路デバイス（ゲート、コンデンサなど）または接
続線の間の空間公差を定義し、それにより回路デバイス
または線が望ましくない形で互いに相互作用しないこと
を保証する。
シリコン・ウェハ上に集積される回路構成要素に対応す
る幾何パターンを備える。そのようなマスクを作成する
ために使用するパターンは、ＣＡＤ（コンピュータ援用
設計）プログラムを利用して生成され、このプロセスは
しばしばＥＤＡ（電子設計自動化）と呼ばれる。ほとん
どのＣＡＤプログラムが、機能マスクを作成するために
１組の所定の設計規則に従う。これらの規則は、処理お
よび設計制限によって設定される。例えば、設計規則
は、回路デバイス（ゲート、コンデンサなど）または接
続線の間の空間公差を定義し、それにより回路デバイス
または線が望ましくない形で互いに相互作用しないこと
を保証する。
【０００６】当然、集積回路製造での目標の１つは、
（マスクを介して）ウェハに元の回路設計を忠実に複写
することである。別の目標は、できるだけ大きな半導体
ウェハ表面積を使用することである。しかし、集積回路
のサイズが低減し、その密度が増大するにつれて、対応
するマスク・パターンのＣＤ（限界寸法）が露光ツール
の分解能限界に近付く。露光ツールに関する分解能は、
ウェハに露光ツールが繰り返し露光することができる最
小フィーチャ（特徴）と定義される。この露光機器の分
解能値はしばしば、多くの先進ＩＣ回路設計に関するＣ
Ｄを制限している。
（マスクを介して）ウェハに元の回路設計を忠実に複写
することである。別の目標は、できるだけ大きな半導体
ウェハ表面積を使用することである。しかし、集積回路
のサイズが低減し、その密度が増大するにつれて、対応
するマスク・パターンのＣＤ（限界寸法）が露光ツール
の分解能限界に近付く。露光ツールに関する分解能は、
ウェハに露光ツールが繰り返し露光することができる最
小フィーチャ（特徴）と定義される。この露光機器の分
解能値はしばしば、多くの先進ＩＣ回路設計に関するＣ
Ｄを制限している。
【０００７】さらに、マイクロ電子構成要素に関するマ
イクロプロセッサ速度、メモリ記憶密度、および低電力
消費の絶え間ない改善が、半導体デバイスの様々な層に
パターンを転写して形成するリソグラフィ技法の能力に
直接関係する。現況技術は、利用可能な光源の波長を十
分に下回るＣＤのパターン形成を必要とする。例えば、
２４８ｎｍの電流発生波長が、１００ｎｍよりも小さい
ＣＤのパターン形成に向けられる。Ｉｎｔｅｒｎａｔｉ
ｏｎａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｏａｄｍａｐ ｆ
ｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ（ＩＴＲＳ ２０
００）で述べられているように、この産業上の傾向は、
今後５〜１０年間は続き、加速する可能性もある。
イクロプロセッサ速度、メモリ記憶密度、および低電力
消費の絶え間ない改善が、半導体デバイスの様々な層に
パターンを転写して形成するリソグラフィ技法の能力に
直接関係する。現況技術は、利用可能な光源の波長を十
分に下回るＣＤのパターン形成を必要とする。例えば、
２４８ｎｍの電流発生波長が、１００ｎｍよりも小さい
ＣＤのパターン形成に向けられる。Ｉｎｔｅｒｎａｔｉ
ｏｎａｌ Ｔｅｃｈｎｏｌｏｇｙ Ｒｏａｄｍａｐ ｆ
ｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ（ＩＴＲＳ ２０
００）で述べられているように、この産業上の傾向は、
今後５〜１０年間は続き、加速する可能性もある。
【０００８】受け入れることができるプロセス寛容度お
よび堅固さを維持しながら分解能を改善することを狙い
とするリソグラフィ方法は、分解能向上技法（ＲＥＴ）
として分類され、非常に広い範囲の適用例を含む。例と
しては、光源修正（例えば軸外し照明）、光干渉現象を
利用する特別なマスク（例えば減衰移相マスク、交互移
相マスク、クロムレス・マスク）の使用、およびマスク
・レイアウト修正（例えば光近接補正）が挙げられる。
よび堅固さを維持しながら分解能を改善することを狙い
とするリソグラフィ方法は、分解能向上技法（ＲＥＴ）
として分類され、非常に広い範囲の適用例を含む。例と
しては、光源修正（例えば軸外し照明）、光干渉現象を
利用する特別なマスク（例えば減衰移相マスク、交互移
相マスク、クロムレス・マスク）の使用、およびマスク
・レイアウト修正（例えば光近接補正）が挙げられる。
【０００９】集積回路設計者にとって特に重要な問題の
１つは、トランジスタの長さをできるだけ短縮できるこ
とである。知られているように、トランジスタ・ゲート
の長さの短縮は、トランジスタの動作速度の増加をもた
らし、それに対応する電力要件の軽減を提供する。さら
に、短縮されたゲート長は、より低い電圧レベルでより
完全にトランジスタがターンオフできる能力を高め、漏
れ電流を低減する。したがって、短縮ゲート幅を有する
トランジスタの正確な複写が強く望まれる。
１つは、トランジスタの長さをできるだけ短縮できるこ
とである。知られているように、トランジスタ・ゲート
の長さの短縮は、トランジスタの動作速度の増加をもた
らし、それに対応する電力要件の軽減を提供する。さら
に、短縮されたゲート長は、より低い電圧レベルでより
完全にトランジスタがターンオフできる能力を高め、漏
れ電流を低減する。したがって、短縮ゲート幅を有する
トランジスタの正確な複写が強く望まれる。
【００１０】したがって、トランジスタのゲート長の縮
小に伴う前述の利点を提供するために、現在利用可能な
フォトリソグラフィ機器を利用して得ることができる最
小ゲート長のさらなる縮小を可能にする方法が求められ
ている。
小に伴う前述の利点を提供するために、現在利用可能な
フォトリソグラフィ機器を利用して得ることができる最
小ゲート長のさらなる縮小を可能にする方法が求められ
ている。
【００１１】
【発明が解決しようとする課題】前述の必要性を解決す
るために、本発明の１つの目的は、現在利用可能なフォ
トリソグラフィ技術を利用して集積回路に含まれるトラ
ンジスタのゲート長を短縮するための方法を提供するこ
とである。すなわち、本発明の目的は、高レベルの分解
能を維持しながら、短縮された長さをもつゲートをプリ
ントするための方法を提供することである。さらに、本
発明の目的は、半導体設計の完全な再スケーリングを必
要とせずに、ゲート長の短縮を可能にすることである。
るために、本発明の１つの目的は、現在利用可能なフォ
トリソグラフィ技術を利用して集積回路に含まれるトラ
ンジスタのゲート長を短縮するための方法を提供するこ
とである。すなわち、本発明の目的は、高レベルの分解
能を維持しながら、短縮された長さをもつゲートをプリ
ントするための方法を提供することである。さらに、本
発明の目的は、半導体設計の完全な再スケーリングを必
要とせずに、ゲート長の短縮を可能にすることである。
【００１２】
【課題を解決するための手段】より具体的には、１つの
例示実施形態では、本発明は、基板上にゲート・パター
ンをプリントする方法であって、ゲート・フィーチャの
うちの１つが活性領域のうちの１つに重なるパターン内
の少なくとも１つの領域を識別する段階と、ゲート・フ
ィーチャのうちの１つが活性領域のうちの１つに重なる
位置で、このゲート・フィーチャのうちの１つの幅寸法
を縮小する段階と、パターンからゲート・フィーチャを
抽出する段階と、ゲート・フィーチャを垂直構成要素マ
スクと水平構成要素マスクに分解する段階と、双極照明
を利用して垂直構成要素マスクおよび水平構成要素マス
クを照明するステップとを含む方法に関する。
例示実施形態では、本発明は、基板上にゲート・パター
ンをプリントする方法であって、ゲート・フィーチャの
うちの１つが活性領域のうちの１つに重なるパターン内
の少なくとも１つの領域を識別する段階と、ゲート・フ
ィーチャのうちの１つが活性領域のうちの１つに重なる
位置で、このゲート・フィーチャのうちの１つの幅寸法
を縮小する段階と、パターンからゲート・フィーチャを
抽出する段階と、ゲート・フィーチャを垂直構成要素マ
スクと水平構成要素マスクに分解する段階と、双極照明
を利用して垂直構成要素マスクおよび水平構成要素マス
クを照明するステップとを含む方法に関する。
【００１３】この明細書では、ＩＣの製造で本発明を使
用することを特に参照するかもしれないが、本発明は他
の多くの可能な用途を有することは明確に理解すべきで
ある。例えば、集積光システム、磁気ドメイン・メモリ
の誘導および検出パターン、液晶表示パネル、薄膜磁気
ヘッドなどの製造で使用することができる。当業者は理
解するであろうが、そのような他の用途の環境では、こ
の明細書での用語「レチクル」、「ウェハ」または「チ
ップ」の使用は、より一般的な用語「マスク」、「基
板」および「目標部分」でそれぞれ置き換えられるもの
として考えるべきである。
用することを特に参照するかもしれないが、本発明は他
の多くの可能な用途を有することは明確に理解すべきで
ある。例えば、集積光システム、磁気ドメイン・メモリ
の誘導および検出パターン、液晶表示パネル、薄膜磁気
ヘッドなどの製造で使用することができる。当業者は理
解するであろうが、そのような他の用途の環境では、こ
の明細書での用語「レチクル」、「ウェハ」または「チ
ップ」の使用は、より一般的な用語「マスク」、「基
板」および「目標部分」でそれぞれ置き換えられるもの
として考えるべきである。
【００１４】本文献において、用語「放射」および「ビ
ーム」は、紫外線放射（波長が、３６５、２４８、１９
３、１５７または１２６ｎｍである）およびＥＵＶ（極
端紫外線放射、例えば、波長が５〜２０ｎｍの範囲にあ
る）を含んだ、全ての種類の電磁放射を包含するように
使用する。
ーム」は、紫外線放射（波長が、３６５、２４８、１９
３、１５７または１２６ｎｍである）およびＥＵＶ（極
端紫外線放射、例えば、波長が５〜２０ｎｍの範囲にあ
る）を含んだ、全ての種類の電磁放射を包含するように
使用する。
【００１５】ここで使用するような「マスク」という用
語は、基板の目標部分に作成すべきパターンに対応する
パターン形成された断面を、入射放射ビームに与えるた
めに使用することができるパターン形成手段を称するも
のとして、広く解釈すべきである。また、用語「光弁」
は、この文脈で使用することができる。従来のマスク
（透過型または反射型、バイナリ、移相、ハイブリッド
など）に加えて、他のそのようなパターン形成手段の例
は、次のものを含む。 ａ）プログラム可能ミラー・アレイ。そのようなデバイ
スの一例は、粘弾性制御層および反射表面を有するマト
リック・アドレス指定可能表面である。そのような装置
の基本原理は、（例えば）反射表面のアドレス指定され
た領域は入射光を回折光として反射するが、アドレス指
定されていない領域は入射光を非回折光として反射す
る。適切なフィルタを使用して、前記の非回折光を、反
射ビームからフィルタ除去して、後に回折光だけを残す
ことができる。このようにして、マトリックス・アドレ
ス指定可能表面のアドレス指定パターンに従って、ビー
ムはパターン形成される。必要なマトリックス・アドレ
ス指定は、適当な電子的な手段を使用して行うことがで
きる。そのようなミラー・アレイについて、例えば、米
国特許第５，２９６，８９１号および米国特許第５，５
２３，１９３号からより多くの情報を収集することがで
きる。これらの特許は、参照により本明細書に援用す
る。 ｂ）プログラム可能ＬＣＤアレイ。そのような構造の一
例は、米国特許第５，２２９，８７２号に与えられてい
る。この特許は、参照により本明細書に援用する。
語は、基板の目標部分に作成すべきパターンに対応する
パターン形成された断面を、入射放射ビームに与えるた
めに使用することができるパターン形成手段を称するも
のとして、広く解釈すべきである。また、用語「光弁」
は、この文脈で使用することができる。従来のマスク
（透過型または反射型、バイナリ、移相、ハイブリッド
など）に加えて、他のそのようなパターン形成手段の例
は、次のものを含む。 ａ）プログラム可能ミラー・アレイ。そのようなデバイ
スの一例は、粘弾性制御層および反射表面を有するマト
リック・アドレス指定可能表面である。そのような装置
の基本原理は、（例えば）反射表面のアドレス指定され
た領域は入射光を回折光として反射するが、アドレス指
定されていない領域は入射光を非回折光として反射す
る。適切なフィルタを使用して、前記の非回折光を、反
射ビームからフィルタ除去して、後に回折光だけを残す
ことができる。このようにして、マトリックス・アドレ
ス指定可能表面のアドレス指定パターンに従って、ビー
ムはパターン形成される。必要なマトリックス・アドレ
ス指定は、適当な電子的な手段を使用して行うことがで
きる。そのようなミラー・アレイについて、例えば、米
国特許第５，２９６，８９１号および米国特許第５，５
２３，１９３号からより多くの情報を収集することがで
きる。これらの特許は、参照により本明細書に援用す
る。 ｂ）プログラム可能ＬＣＤアレイ。そのような構造の一
例は、米国特許第５，２２９，８７２号に与えられてい
る。この特許は、参照により本明細書に援用する。
【００１６】本発明の方法は、従来技術に勝る重要な利
点を提供する。例えば、本発明は、現在利用可能なフォ
トリソグラフィ技術を利用してトランジスタのゲート長
を短縮するための単純な方法を提供する。上述したよう
に、短縮したゲート長は、有利には、トランジスタ動作
速度の向上、トランジスタ電力要件の軽減、および漏れ
電流の低減をもたらす。重要なことに、本発明の技法
は、半導体設計の完全な再スケーリングを伴わずにトラ
ンジスタ・ゲート長の短縮を可能にする。
点を提供する。例えば、本発明は、現在利用可能なフォ
トリソグラフィ技術を利用してトランジスタのゲート長
を短縮するための単純な方法を提供する。上述したよう
に、短縮したゲート長は、有利には、トランジスタ動作
速度の向上、トランジスタ電力要件の軽減、および漏れ
電流の低減をもたらす。重要なことに、本発明の技法
は、半導体設計の完全な再スケーリングを伴わずにトラ
ンジスタ・ゲート長の短縮を可能にする。
【００１７】本発明の追加の利点は、本発明の例示実施
形態の以下の詳細な説明から当業者に明らかになろう。
形態の以下の詳細な説明から当業者に明らかになろう。
【００１８】本発明自体、そしてさらなる目的および利
点は、以下の詳細な説明および添付図面を参照すればよ
り良く理解できよう。
点は、以下の詳細な説明および添付図面を参照すればよ
り良く理解できよう。
【００１９】
【発明の実施の形態】以下により詳細に説明するよう
に、本発明の好ましい実施形態は、基板上にプリントさ
れる半導体デバイスに含まれるトランジスタのゲート長
を短縮するために、ゲート短縮技法と組み合わせた軸外
し照明（ＯＡＩ）技法である双極照明を利用する。図１
に、軸外し照明の概念を例示する。図示するように、１
次のパターン空間周波数のうちの少なくとも１つを捕捉
することによって高い合焦寛容度およびイメージ・コン
トラストが達成される。典型的な軸外し照明システム
は、一部に、光源１１と、マスク１２と、レンズ１３
と、フォトレジストで覆われたウェハ１４とを含む。
に、本発明の好ましい実施形態は、基板上にプリントさ
れる半導体デバイスに含まれるトランジスタのゲート長
を短縮するために、ゲート短縮技法と組み合わせた軸外
し照明（ＯＡＩ）技法である双極照明を利用する。図１
に、軸外し照明の概念を例示する。図示するように、１
次のパターン空間周波数のうちの少なくとも１つを捕捉
することによって高い合焦寛容度およびイメージ・コン
トラストが達成される。典型的な軸外し照明システム
は、一部に、光源１１と、マスク１２と、レンズ１３
と、フォトレジストで覆われたウェハ１４とを含む。
【００２０】図２に、双極照明の基本概念を例示する。
知られているように、光源は、理論上無限のコントラス
トを有する２ビーム・イメージングの状態を生み出すよ
うに、２つの極に限定される。図２に記載した例を参照
すると、双極照明システムは、一部に、双極アパーチャ
１６（または適切な回折光学要素など他の双極生成手
段）と、集光レンズ１７と、マスク１８と、投影レンズ
１９と、ウェハ２０とを含む。双極アパーチャ１６は、
様々な形状および向き、例えば水平、垂直、または任意
の所与の角度であってよい。様々なサイズおよび形状の
例示双極アパーチャ１６が図３の（ａ）〜（ｈ）に示さ
れている。双極照明の概念の詳細な説明は、２０００年
９月２８日に出願の米国特許出願０９／６７１８０２号
に記載されており、その出願を参照により本明細書に援
用する。
知られているように、光源は、理論上無限のコントラス
トを有する２ビーム・イメージングの状態を生み出すよ
うに、２つの極に限定される。図２に記載した例を参照
すると、双極照明システムは、一部に、双極アパーチャ
１６（または適切な回折光学要素など他の双極生成手
段）と、集光レンズ１７と、マスク１８と、投影レンズ
１９と、ウェハ２０とを含む。双極アパーチャ１６は、
様々な形状および向き、例えば水平、垂直、または任意
の所与の角度であってよい。様々なサイズおよび形状の
例示双極アパーチャ１６が図３の（ａ）〜（ｈ）に示さ
れている。双極照明の概念の詳細な説明は、２０００年
９月２８日に出願の米国特許出願０９／６７１８０２号
に記載されており、その出願を参照により本明細書に援
用する。
【００２１】図４は、本発明に関連して利用される双極
イメージ形成を例示する。図４に示す例は、１００ｎｍ
垂直線４２のプリントに対応する。既知のように、典型
的には、双極照明を利用するとき、少なくとも２つの露
光が存在する。第１の露光では、Ｘ双極アパーチャ４４
が、１００ｎｍ線４２の垂直部分に関する最大空間イメ
ージ強度（すなわち最大変調）を提供する。得られるイ
メージ・プロフィルは、図４の線４３によって示されて
いる。Ｙ双極アパーチャ４１を利用する第２の露光で
は、１００ｎｍ線４２の水平部分に関して最大の空間イ
メージ強度が生成される。しかし、Ｙ双極アパーチャを
使用する第２の露光中、第１の露光中に形成された垂直
フィーチャが第２の露光中に劣化しないように１００ｎ
ｍ線の垂直部分を遮蔽する必要があることに留意された
い。図４は、水平方向でそれぞれが２０ｎｍの幅である
シールド４５を用いた１００ｎｍ線４２の遮蔽を例示す
る。その結果、Ｙ双極アパーチャを使用して水平線を露
光するとき、垂直フィーチャ４２のイメージング（すな
わち変調）は実質的に存在しない。空間イメージは、２
０ｎｍ遮蔽に対応する図４の線４６によって示されるＤ
Ｃ変調である。図４の線４７によって表される最終的な
空間イメージ強度は、Ｘ双極アパーチャを使用する第１
の露光とＹ双極アパーチャを使用する第２の遮蔽との和
に対応する。
イメージ形成を例示する。図４に示す例は、１００ｎｍ
垂直線４２のプリントに対応する。既知のように、典型
的には、双極照明を利用するとき、少なくとも２つの露
光が存在する。第１の露光では、Ｘ双極アパーチャ４４
が、１００ｎｍ線４２の垂直部分に関する最大空間イメ
ージ強度（すなわち最大変調）を提供する。得られるイ
メージ・プロフィルは、図４の線４３によって示されて
いる。Ｙ双極アパーチャ４１を利用する第２の露光で
は、１００ｎｍ線４２の水平部分に関して最大の空間イ
メージ強度が生成される。しかし、Ｙ双極アパーチャを
使用する第２の露光中、第１の露光中に形成された垂直
フィーチャが第２の露光中に劣化しないように１００ｎ
ｍ線の垂直部分を遮蔽する必要があることに留意された
い。図４は、水平方向でそれぞれが２０ｎｍの幅である
シールド４５を用いた１００ｎｍ線４２の遮蔽を例示す
る。その結果、Ｙ双極アパーチャを使用して水平線を露
光するとき、垂直フィーチャ４２のイメージング（すな
わち変調）は実質的に存在しない。空間イメージは、２
０ｎｍ遮蔽に対応する図４の線４６によって示されるＤ
Ｃ変調である。図４の線４７によって表される最終的な
空間イメージ強度は、Ｘ双極アパーチャを使用する第１
の露光とＹ双極アパーチャを使用する第２の遮蔽との和
に対応する。
【００２２】図５を参照すると、露光エネルギーが一定
であると仮定したとき、１００ｎｍ垂直線４２に関する
２０ｎｍシールド４５から４０ｎｍシールド４８への遮
蔽の幅の増大が、得られるイメージの最小強度レベルを
より低いレベルにシフトさせることに留意されたい。こ
れは、フィーチャの垂直部分に関連する空間イメージを
表す図５の線５１によって表されている。図示するよう
に、空間イメージ５１は、単なるＤＣ変調である。しか
し、２０ｎｍシールドに関連付けられたＤＣ変調４６よ
りも低い。その結果、４０ｎｍ遮蔽を利用して形成され
た合成イメージ５３は、２０ｎｍ遮蔽を利用して形成さ
れた合成イメージ４７よりも良いイメージング結果を提
供する。
であると仮定したとき、１００ｎｍ垂直線４２に関する
２０ｎｍシールド４５から４０ｎｍシールド４８への遮
蔽の幅の増大が、得られるイメージの最小強度レベルを
より低いレベルにシフトさせることに留意されたい。こ
れは、フィーチャの垂直部分に関連する空間イメージを
表す図５の線５１によって表されている。図示するよう
に、空間イメージ５１は、単なるＤＣ変調である。しか
し、２０ｎｍシールドに関連付けられたＤＣ変調４６よ
りも低い。その結果、４０ｎｍ遮蔽を利用して形成され
た合成イメージ５３は、２０ｎｍ遮蔽を利用して形成さ
れた合成イメージ４７よりも良いイメージング結果を提
供する。
【００２３】最初にどちらの向きを照明してもよいが、
典型的には、はじめにＹ双極アパーチャが照明されて水
平フィーチャをプリントし、その後、Ｘ双極アパーチャ
を照明して垂直フィーチャをプリントすることに留意さ
れたい。Ｙ双極アパーチャとＸ双極アパーチャは、露光
エネルギーが両方の露光に関して同一であるときにのみ
交換可能である。
典型的には、はじめにＹ双極アパーチャが照明されて水
平フィーチャをプリントし、その後、Ｘ双極アパーチャ
を照明して垂直フィーチャをプリントすることに留意さ
れたい。Ｙ双極アパーチャとＸ双極アパーチャは、露光
エネルギーが両方の露光に関して同一であるときにのみ
交換可能である。
【００２４】前述したことから明らかなように、双極照
明技法を利用するとき、イメージされる所望のパターン
を、独立した水平幾何形状と垂直幾何形状に分離しなけ
ればならない。しかし、スタティック・ランダム・アク
セス・メモリ（ＳＲＡＭ）など多数の半導体設計におい
て、しばしば４５度の幾何形状（すなわち線）が存在す
る。短いとみなされるそのような４５度幾何形状（例え
ば、多角形の短い辺から多角形の向かいあう短い辺まで
測定される直線距離が限界寸法の５倍未満である）は、
対応する垂直または水平幾何形状での垂直フィーチャま
たは水平フィーチャと考えることができる。短いと考え
ることができない（すなわち前述の短いものの定義を超
える）４５度の幾何形状は、許容できる制限範囲内でそ
のような幾何形状をウェハ上に容易に複写することがで
きないので、設計から除外すべきである。
明技法を利用するとき、イメージされる所望のパターン
を、独立した水平幾何形状と垂直幾何形状に分離しなけ
ればならない。しかし、スタティック・ランダム・アク
セス・メモリ（ＳＲＡＭ）など多数の半導体設計におい
て、しばしば４５度の幾何形状（すなわち線）が存在す
る。短いとみなされるそのような４５度幾何形状（例え
ば、多角形の短い辺から多角形の向かいあう短い辺まで
測定される直線距離が限界寸法の５倍未満である）は、
対応する垂直または水平幾何形状での垂直フィーチャま
たは水平フィーチャと考えることができる。短いと考え
ることができない（すなわち前述の短いものの定義を超
える）４５度の幾何形状は、許容できる制限範囲内でそ
のような幾何形状をウェハ上に容易に複写することがで
きないので、設計から除外すべきである。
【００２５】本発明によれば、前述したパターンの分解
およびその後の双極照明を、その後のゲート短縮技法と
組み合わせて利用して、短縮されたゲート長を有する半
導体設計を達成する。図６に、本発明の方法の例示実施
形態を示すフローチャートを記載する。図６を参照する
と、第１のステップ（段階）６０は、ウェハまたは基板
上にプリントされる所望のパターンに関連するデータを
得ることに関係している。プリントされる例示パターン
は図７に示されている。図示するように、パターンは、
活性領域８１およびゲート領域８２を含む。プロセスで
の次のステップ（ステップ６１）は、活性領域８１に重
なるゲート領域８２の部分を識別することに関連する。
そのような領域は、図７で参照番号８３によって示され
ている。
およびその後の双極照明を、その後のゲート短縮技法と
組み合わせて利用して、短縮されたゲート長を有する半
導体設計を達成する。図６に、本発明の方法の例示実施
形態を示すフローチャートを記載する。図６を参照する
と、第１のステップ（段階）６０は、ウェハまたは基板
上にプリントされる所望のパターンに関連するデータを
得ることに関係している。プリントされる例示パターン
は図７に示されている。図示するように、パターンは、
活性領域８１およびゲート領域８２を含む。プロセスで
の次のステップ（ステップ６１）は、活性領域８１に重
なるゲート領域８２の部分を識別することに関連する。
そのような領域は、図７で参照番号８３によって示され
ている。
【００２６】任意選択である次のステップ（ステップ６
２）で、活性領域８１に重なる垂直ゲート領域８４の部
分が、位置ずれ公差に対する補正（または補償）を提供
するように、重なり公差（例えば２５ｎｍ）だけ垂直方
向に伸ばされる。同様に、活性領域８１に重なる水平ゲ
ート領域８５の部分は、同じ重なり公差だけ水平方向に
伸ばされる。重なりの量は、基板に像形成するために利
用される装置の仕様および設計規則要件に応じて変化す
るが、典型的には、重なりは、限界寸法の３０％の範囲
内である。
２）で、活性領域８１に重なる垂直ゲート領域８４の部
分が、位置ずれ公差に対する補正（または補償）を提供
するように、重なり公差（例えば２５ｎｍ）だけ垂直方
向に伸ばされる。同様に、活性領域８１に重なる水平ゲ
ート領域８５の部分は、同じ重なり公差だけ水平方向に
伸ばされる。重なりの量は、基板に像形成するために利
用される装置の仕様および設計規則要件に応じて変化す
るが、典型的には、重なりは、限界寸法の３０％の範囲
内である。
【００２７】次に、ステップ６３で、活性領域８１に重
なる各垂直ゲート領域８４と、活性領域８１に重なる各
水平ゲート領域８５のサイズが、典型的には１０％程度
またはそれ以上縮小（すなわち短縮）され、ゲート・パ
ターンの垂直幾何形状と水平幾何形状が互いに分離され
る。前述したプロセスは図８から図１１に示されてい
る。まず、図８は、本発明に関連して実施されるゲート
短縮を例示する。図８に示すように、垂直ゲート領域８
４はそれぞれ、前述した量だけ幅（すなわち水平軸に沿
って縁部から縁部に測定される長さ）を縮小され、水平
ゲート領域８５もそれぞれ、同じ量だけ幅（すなわち垂
直軸に沿って縁部から縁部に測定される長さ）を縮小さ
れる。この例では、ゲート領域８４および８５の元の幅
が１００ｎｍであった。これらの領域は７０ｎｍの幅ま
で短縮されている。次に、図９に示すように、「短縮」
ゲート・パターンが、全体パターン（すなわち活性領
域）から抽出される。ゲート・パターンの垂直幾何形状
と水平幾何形状の両方が抽出されることに留意された
い。その後、ゲート・パターンが、双極照明に関して上
述したのと同様に、図１０に示す垂直幾何形状９１と図
１１に示す水平幾何形状９２に分離される。
なる各垂直ゲート領域８４と、活性領域８１に重なる各
水平ゲート領域８５のサイズが、典型的には１０％程度
またはそれ以上縮小（すなわち短縮）され、ゲート・パ
ターンの垂直幾何形状と水平幾何形状が互いに分離され
る。前述したプロセスは図８から図１１に示されてい
る。まず、図８は、本発明に関連して実施されるゲート
短縮を例示する。図８に示すように、垂直ゲート領域８
４はそれぞれ、前述した量だけ幅（すなわち水平軸に沿
って縁部から縁部に測定される長さ）を縮小され、水平
ゲート領域８５もそれぞれ、同じ量だけ幅（すなわち垂
直軸に沿って縁部から縁部に測定される長さ）を縮小さ
れる。この例では、ゲート領域８４および８５の元の幅
が１００ｎｍであった。これらの領域は７０ｎｍの幅ま
で短縮されている。次に、図９に示すように、「短縮」
ゲート・パターンが、全体パターン（すなわち活性領
域）から抽出される。ゲート・パターンの垂直幾何形状
と水平幾何形状の両方が抽出されることに留意された
い。その後、ゲート・パターンが、双極照明に関して上
述したのと同様に、図１０に示す垂直幾何形状９１と図
１１に示す水平幾何形状９２に分離される。
【００２８】次に、ステップ６４で、水平フィーチャに
関して１つと、垂直フィーチャに関して１つの２つのテ
スト・パターンが生成され、その後、様々なピッチおよ
び線：空間比に関して特定のイメージング・システムの
性能を求めるために利用される。次いで、これらのテス
ト・パターンが、シミュレーションまたは実験によって
テストされて、テスト・パターンで与えられる様々なピ
ッチ条件に関して得られる性能を求める。次いで、その
性能結果を利用して、イメージング性能を改善するため
に光近接補正フィーチャが必要であるかどうか判定す
る。ステップ６４がプロセスにおける任意のステップで
あることに留意されたい。
関して１つと、垂直フィーチャに関して１つの２つのテ
スト・パターンが生成され、その後、様々なピッチおよ
び線：空間比に関して特定のイメージング・システムの
性能を求めるために利用される。次いで、これらのテス
ト・パターンが、シミュレーションまたは実験によって
テストされて、テスト・パターンで与えられる様々なピ
ッチ条件に関して得られる性能を求める。次いで、その
性能結果を利用して、イメージング性能を改善するため
に光近接補正フィーチャが必要であるかどうか判定す
る。ステップ６４がプロセスにおける任意のステップで
あることに留意されたい。
【００２９】図１２および１３を参照すると、プロセス
の次のステップ（ステップ６５および６６）が、垂直フ
ィーチャ９１および水平フィーチャ９２に遮蔽を適用す
ることを必要とする。より具体的には、図１２は、所望
のゲート・パターンに含まれる垂直ゲート領域９１をプ
リントするためのマスク（すなわち垂直マスク）を例示
する。図１２に示すように、遮蔽９４が、垂直マスクに
含まれる水平フィーチャ９２に追加され、それにより水
平フィーチャが露光されるのを防止する。典型的には、
シールドの寸法（すなわち幅）は、マスク・パターンが
許容する寸法（例えば、シールドが隣接フィーチャに干
渉しないような寸法）と同じであることに留意された
い。同様に、図１３は、パターンに含まれる水平ゲート
領域９２をプリントするためのマスク（すなわち水平マ
スク）を例示する。図１３に示すように、遮蔽９６が、
水平マスクに含まれる垂直フィーチャ９１に追加され、
それにより垂直フィーチャが露光されるのを防止する。
遮蔽は、双極照明に関して上述したのと同様に適用され
る。さらに、図１２に示す垂直マスクと図１３に示す水
平マスクの両方が、ライン・エンド補正やスキャッタ・
バーなど光近接フィーチャ９７を含んでいることに留意
されたい。そのようなＯＰＣ技法は任意選択であり、し
かししばしば利用される。
の次のステップ（ステップ６５および６６）が、垂直フ
ィーチャ９１および水平フィーチャ９２に遮蔽を適用す
ることを必要とする。より具体的には、図１２は、所望
のゲート・パターンに含まれる垂直ゲート領域９１をプ
リントするためのマスク（すなわち垂直マスク）を例示
する。図１２に示すように、遮蔽９４が、垂直マスクに
含まれる水平フィーチャ９２に追加され、それにより水
平フィーチャが露光されるのを防止する。典型的には、
シールドの寸法（すなわち幅）は、マスク・パターンが
許容する寸法（例えば、シールドが隣接フィーチャに干
渉しないような寸法）と同じであることに留意された
い。同様に、図１３は、パターンに含まれる水平ゲート
領域９２をプリントするためのマスク（すなわち水平マ
スク）を例示する。図１３に示すように、遮蔽９６が、
水平マスクに含まれる垂直フィーチャ９１に追加され、
それにより垂直フィーチャが露光されるのを防止する。
遮蔽は、双極照明に関して上述したのと同様に適用され
る。さらに、図１２に示す垂直マスクと図１３に示す水
平マスクの両方が、ライン・エンド補正やスキャッタ・
バーなど光近接フィーチャ９７を含んでいることに留意
されたい。そのようなＯＰＣ技法は任意選択であり、し
かししばしば利用される。
【００３０】遮蔽（および任意選択でＯＰＣ）が、垂直
マスクと水平マスクの両方に適用された後、ステップ６
７で、垂直マスクと水平マスクの両方が、ブール「Ｏ
Ｒ」演算を利用するクリーンアップ操作を施されて、所
望のフィーチャまたはＯＰＣフィーチャに対応しない無
関係のイメージを除去する。
マスクと水平マスクの両方に適用された後、ステップ６
７で、垂直マスクと水平マスクの両方が、ブール「Ｏ
Ｒ」演算を利用するクリーンアップ操作を施されて、所
望のフィーチャまたはＯＰＣフィーチャに対応しない無
関係のイメージを除去する。
【００３１】図６のフローチャートの最終ステップはス
テップ６８であり、ステップ６４と同様に、このステッ
プも任意選択ステップである。ステップ６８によれば、
全体のイメージング性能を改善するために光近接補正技
法を行うとき、垂直マスクと水平マスクの両方に関連し
てＯＰＣ技法を適用することを考慮する必要がある。こ
れは、本発明の方法が２照明プロセスであることによ
る。すなわち、ＯＰＣ技法は、垂直マスクと水平マスク
の両方による照明から得られる合成レジスト・パターン
に関連して考慮しなければならない。
テップ６８であり、ステップ６４と同様に、このステッ
プも任意選択ステップである。ステップ６８によれば、
全体のイメージング性能を改善するために光近接補正技
法を行うとき、垂直マスクと水平マスクの両方に関連し
てＯＰＣ技法を適用することを考慮する必要がある。こ
れは、本発明の方法が２照明プロセスであることによ
る。すなわち、ＯＰＣ技法は、垂直マスクと水平マスク
の両方による照明から得られる合成レジスト・パターン
に関連して考慮しなければならない。
【００３２】前述のプロセスの完了後、双極照明を利用
して「短縮」ゲート・フィーチャをプリントするための
垂直マスクおよび水平マスクが完成し、それを利用し
て、ウェハ上に「短縮」ゲート・パターンをプリントす
ることができる。上述したように、垂直マスクと水平マ
スクが２つの個別の照明で利用される。
して「短縮」ゲート・フィーチャをプリントするための
垂直マスクおよび水平マスクが完成し、それを利用し
て、ウェハ上に「短縮」ゲート・パターンをプリントす
ることができる。上述したように、垂直マスクと水平マ
スクが２つの個別の照明で利用される。
【００３３】図１４は、完全なレジスト・シミュレーシ
ョンで前述のプロセスを利用して得られるシミュレーシ
ョン結果を例示する。より具体的には、図１４は、本発
明のプロセスを利用して、図５に例示されるパターンの
トップダウン・レジスト・イメージ（すなわち７０ｎｍ
まで短縮されたゲートを有する１００ｎｍＳＲＡＭ）の
結果を示す。図１４に示すように、１つには、利用する
プロセス機器に基づいて決定される適切な垂直および水
平極照明設定を利用することによって、ゲート領域は、
明確なパターン画定と共にレジストに転写される。さら
に、ラインエンド短縮誤差も完全に補正されることに留
意されたい。図１５は、図１２および１３に例示する垂
直マスクおよび水平マスク上に重畳された図１４のシミ
ュレーション結果を例示する。図示するように、シミュ
レーション結果は、所望のパターンに正確に対応する。
図１６は、本発明の方法を利用して得られる前述の例の
ゲート・パターンの３次元レジスト・プロフィルを示
す。
ョンで前述のプロセスを利用して得られるシミュレーシ
ョン結果を例示する。より具体的には、図１４は、本発
明のプロセスを利用して、図５に例示されるパターンの
トップダウン・レジスト・イメージ（すなわち７０ｎｍ
まで短縮されたゲートを有する１００ｎｍＳＲＡＭ）の
結果を示す。図１４に示すように、１つには、利用する
プロセス機器に基づいて決定される適切な垂直および水
平極照明設定を利用することによって、ゲート領域は、
明確なパターン画定と共にレジストに転写される。さら
に、ラインエンド短縮誤差も完全に補正されることに留
意されたい。図１５は、図１２および１３に例示する垂
直マスクおよび水平マスク上に重畳された図１４のシミ
ュレーション結果を例示する。図示するように、シミュ
レーション結果は、所望のパターンに正確に対応する。
図１６は、本発明の方法を利用して得られる前述の例の
ゲート・パターンの３次元レジスト・プロフィルを示
す。
【００３４】本発明の方法を前述の例におけるＳＲＡＭ
デバイスの設計に適用しているが、そのように制限され
てはいないことに留意されたい。前述の設計方法は、他
の論理設計またはＩＣ設計の形態で利用することもでき
る。
デバイスの設計に適用しているが、そのように制限され
てはいないことに留意されたい。前述の設計方法は、他
の論理設計またはＩＣ設計の形態で利用することもでき
る。
【００３５】さらに、上述した方法は、垂直ゲート・フ
ィーチャと水平ゲート・フィーチャの分解前にゲートを
短縮するプロセスを実施するが、ゲート短縮ステップを
実施する前に垂直ゲートと水平ゲートの分解を行うこと
もできる。したがって、ゲート短縮ステップは、垂直構
成要素と水平構成要素の分解の前または後に実施するこ
とができる。
ィーチャと水平ゲート・フィーチャの分解前にゲートを
短縮するプロセスを実施するが、ゲート短縮ステップを
実施する前に垂直ゲートと水平ゲートの分解を行うこと
もできる。したがって、ゲート短縮ステップは、垂直構
成要素と水平構成要素の分解の前または後に実施するこ
とができる。
【００３６】図１７は、本発明により設計されたマスク
と共に使用するのに適したリソグラフィ投影装置を概略
的に示す。この装置は、放射の投影ビームＰＢを供給す
るための、この特定の場合には放射源ＬＡも備える、放
射システムＥｘ、ＩＬと、マスクＭＡ（例えば、レチク
ル）を保持するためのマスク・ホルダを備え、かつ要素
ＰＬに対してマスクを正確に位置決めするための第１の
位置決め手段に接続された第１の物体テーブル（マスク
・テーブル）ＭＴと、基板Ｗ（例えば、レジスト被覆シ
リコン・ウェハ）を保持するための基板ホルダを備え、
かつ要素ＰＬに対して基板を正確に位置決めするための
第２の位置決め手段に接続された第２の物体テーブル
（基板テーブル）ＷＴと、マスクＭＡの照射部分の像
を、基板Ｗの目標部分Ｃ（例えば、１つまたは複数のチ
ップで構成される）に形成するための投影システム
（「レンズ」）ＰＬ（例えば、屈折、反射、または反射
屈折光学システム）とを備える。
と共に使用するのに適したリソグラフィ投影装置を概略
的に示す。この装置は、放射の投影ビームＰＢを供給す
るための、この特定の場合には放射源ＬＡも備える、放
射システムＥｘ、ＩＬと、マスクＭＡ（例えば、レチク
ル）を保持するためのマスク・ホルダを備え、かつ要素
ＰＬに対してマスクを正確に位置決めするための第１の
位置決め手段に接続された第１の物体テーブル（マスク
・テーブル）ＭＴと、基板Ｗ（例えば、レジスト被覆シ
リコン・ウェハ）を保持するための基板ホルダを備え、
かつ要素ＰＬに対して基板を正確に位置決めするための
第２の位置決め手段に接続された第２の物体テーブル
（基板テーブル）ＷＴと、マスクＭＡの照射部分の像
を、基板Ｗの目標部分Ｃ（例えば、１つまたは複数のチ
ップで構成される）に形成するための投影システム
（「レンズ」）ＰＬ（例えば、屈折、反射、または反射
屈折光学システム）とを備える。
【００３７】ここに示すように、本装置は、透過型（す
なわち、透過マスクを有する）である。しかし、一般
に、本装置は、例えば、反射型（反射マスクを有する）
であることもある。もしくは、本装置は、マスクの使用
に対する代替として他の種類のパターン形成手段を使用
することもでき、その例として、プログラム可能ミラー
・アレイやＬＣＤマトリックスが挙げられる。
なわち、透過マスクを有する）である。しかし、一般
に、本装置は、例えば、反射型（反射マスクを有する）
であることもある。もしくは、本装置は、マスクの使用
に対する代替として他の種類のパターン形成手段を使用
することもでき、その例として、プログラム可能ミラー
・アレイやＬＣＤマトリックスが挙げられる。
【００３８】放射源ＬＡ（例えば、水銀ランプ、エキシ
マ・レーザ、またはプラズマ放電源）は、放射のビーム
を生成する。このビームは、直接か、または、例えばビ
ーム拡大器Ｅｘなどのコンディショニング手段を通り抜
けた後かいずれかで、照明システム（照明装置）ＩＬに
送られる。照明装置ＩＬは、ビーム内の強度分布の外側
半径範囲および／または内側半径範囲（通常、それぞ
れ、σ−ｏｕｔｅｒ、σ−ｉｎｎｅｒと呼ばれる）を設
定するための調整手段ＡＭを備えることができる。さら
に、照明装置は、一般に、積分器ＩＮ、集光器ＣＯなど
の様々な他の部品を備える。このようにして、マスクＭ
Ａに当っているビームＰＢは、その断面内に所望の一様
強度分布を持つ。
マ・レーザ、またはプラズマ放電源）は、放射のビーム
を生成する。このビームは、直接か、または、例えばビ
ーム拡大器Ｅｘなどのコンディショニング手段を通り抜
けた後かいずれかで、照明システム（照明装置）ＩＬに
送られる。照明装置ＩＬは、ビーム内の強度分布の外側
半径範囲および／または内側半径範囲（通常、それぞ
れ、σ−ｏｕｔｅｒ、σ−ｉｎｎｅｒと呼ばれる）を設
定するための調整手段ＡＭを備えることができる。さら
に、照明装置は、一般に、積分器ＩＮ、集光器ＣＯなど
の様々な他の部品を備える。このようにして、マスクＭ
Ａに当っているビームＰＢは、その断面内に所望の一様
強度分布を持つ。
【００３９】図１７に関して留意すべきことであるが、
放射源ＬＡは、リソグラフィ投影装置のハウジング内に
あることがあるが（例えば、放射源ＬＡが水銀ランプの
場合、そうであることが多い）、また、放射源ＬＡがリ
ソグラフィ投影装置から遠く離れており、それの生成す
る放射ビームが装置の中に導かれることがある（例え
ば、適当な方向付けミラーを使用して）。この後者のシ
ナリオ（筋書き）は、放射源ＬＡが（例えばＫｒＦ、Ａ
ｒＦ、またはＦ2レージングに基く）エキシマ・レーザ
である場合に多い。本発明および特許請求の範囲は、こ
れらのシナリオの両方を含む。
放射源ＬＡは、リソグラフィ投影装置のハウジング内に
あることがあるが（例えば、放射源ＬＡが水銀ランプの
場合、そうであることが多い）、また、放射源ＬＡがリ
ソグラフィ投影装置から遠く離れており、それの生成す
る放射ビームが装置の中に導かれることがある（例え
ば、適当な方向付けミラーを使用して）。この後者のシ
ナリオ（筋書き）は、放射源ＬＡが（例えばＫｒＦ、Ａ
ｒＦ、またはＦ2レージングに基く）エキシマ・レーザ
である場合に多い。本発明および特許請求の範囲は、こ
れらのシナリオの両方を含む。
【００４０】ビームＰＢは、その後、マスク・テーブル
ＭＴに保持されているマスクＭＡと交差する。マスクＭ
Ａを通り抜けたビームＰＢは、レンズＰＬを通り抜け
る。このレンズＰＬは、基板Ｗの目標部分ＣにビームＰ
Ｂを収束させる。第２の位置決め手段（および干渉測定
手段ＩＦ）を使って、基板テーブルＷＴは、例えば、ビ
ームＰＢの経路内に異なった目標部分Ｃを位置決めする
ように、正確に移動させることができる。同様に、第１
の位置決め手段を使用して、例えば、マスク・ライブラ
リからマスクＭＡを機械的に取り出した後で、または走
査中に、ビームＰＢの経路に対してマスクＭＡを正確に
位置決めすることができる。一般に、物体テーブルＭ
Ｔ、ＷＴの移動は、長行程モジュール（粗い位置決め）
と短行程モジュール（精密位置決め）を使って行われ
る。これらのモジュールは、図１７に明示的に示さな
い。しかし、ウェハ・ステッパ（走査ステップ式装置に
対して）の場合は、マスク・テーブルＭＴは、短行程用
アクチュエータに接続されるだけでよく、または、固定
されることもある。
ＭＴに保持されているマスクＭＡと交差する。マスクＭ
Ａを通り抜けたビームＰＢは、レンズＰＬを通り抜け
る。このレンズＰＬは、基板Ｗの目標部分ＣにビームＰ
Ｂを収束させる。第２の位置決め手段（および干渉測定
手段ＩＦ）を使って、基板テーブルＷＴは、例えば、ビ
ームＰＢの経路内に異なった目標部分Ｃを位置決めする
ように、正確に移動させることができる。同様に、第１
の位置決め手段を使用して、例えば、マスク・ライブラ
リからマスクＭＡを機械的に取り出した後で、または走
査中に、ビームＰＢの経路に対してマスクＭＡを正確に
位置決めすることができる。一般に、物体テーブルＭ
Ｔ、ＷＴの移動は、長行程モジュール（粗い位置決め）
と短行程モジュール（精密位置決め）を使って行われ
る。これらのモジュールは、図１７に明示的に示さな
い。しかし、ウェハ・ステッパ（走査ステップ式装置に
対して）の場合は、マスク・テーブルＭＴは、短行程用
アクチュエータに接続されるだけでよく、または、固定
されることもある。
【００４１】図示の装置は、２つの異なるモードで使用
することができる。ステップ・モードでは、マスク・テ
ーブルＭＴは基本的に静止したままであり、全マスク像
が一括して（すなわち、単一「フラッシュ」で）目標部
分Ｃに投影される。次に、異なる目標部分ＣがビームＰ
Ｂで照射されるように、基板テーブルＷＴがｘおよび／
またはｙ方向に移動される。走査モードでは、基本的に
同じシナリオが当てはまるが、ただ、特定の目標部分Ｃ
が単一「フラッシュ」で露出されないことが異なる。代
わりに、マスク・テーブルＭＴが、特定の方向（いわゆ
る「走査方向」、例えば、ｙ方向）に速度ｖで移動可能
であり、その結果、投影ビームＰＢはマスク像全体を走
査することができるようになる。これと並行して、基板
テーブルＷＴが、速度Ｖ＝ｍｖで、同じ方向または反対
方向に同時に移動する。ここで、ＭはレンズＰＬの拡大
率である（一般に、Ｍ＝１／４または１／５）。このよ
うにして、分解能で妥協する必要なく、比較的大きな目
標部分Ｃを露出させることができる。
することができる。ステップ・モードでは、マスク・テ
ーブルＭＴは基本的に静止したままであり、全マスク像
が一括して（すなわち、単一「フラッシュ」で）目標部
分Ｃに投影される。次に、異なる目標部分ＣがビームＰ
Ｂで照射されるように、基板テーブルＷＴがｘおよび／
またはｙ方向に移動される。走査モードでは、基本的に
同じシナリオが当てはまるが、ただ、特定の目標部分Ｃ
が単一「フラッシュ」で露出されないことが異なる。代
わりに、マスク・テーブルＭＴが、特定の方向（いわゆ
る「走査方向」、例えば、ｙ方向）に速度ｖで移動可能
であり、その結果、投影ビームＰＢはマスク像全体を走
査することができるようになる。これと並行して、基板
テーブルＷＴが、速度Ｖ＝ｍｖで、同じ方向または反対
方向に同時に移動する。ここで、ＭはレンズＰＬの拡大
率である（一般に、Ｍ＝１／４または１／５）。このよ
うにして、分解能で妥協する必要なく、比較的大きな目
標部分Ｃを露出させることができる。
【００４２】上述したように、本発明の方法は、従来技
術に勝る重要な利点を提供する。例えば、本発明は、現
在利用可能なフォトリソグラフィ技術を利用してトラン
ジスタのゲート長を短縮するための単純な方法を提供す
る。上述したように、短縮されたゲート長は、有利に
は、トランジスタ動作速度の向上、トランジスタ電力要
件の軽減、および漏れ電流の低減をもたらす。重要なこ
とに、本発明の技法は、半導体設計の完全な再スケーリ
ングを伴わずにトランジスタ・ゲート長の短縮を可能に
する。
術に勝る重要な利点を提供する。例えば、本発明は、現
在利用可能なフォトリソグラフィ技術を利用してトラン
ジスタのゲート長を短縮するための単純な方法を提供す
る。上述したように、短縮されたゲート長は、有利に
は、トランジスタ動作速度の向上、トランジスタ電力要
件の軽減、および漏れ電流の低減をもたらす。重要なこ
とに、本発明の技法は、半導体設計の完全な再スケーリ
ングを伴わずにトランジスタ・ゲート長の短縮を可能に
する。
【００４３】本発明のいくつかの特定の実施形態を開示
してきたが、本発明を、その精神または本質的な特徴を
逸脱することなく他の形で実施することができることに
留意されたい。したがって、本実施形態は、全ての点で
例示とみなされ、限定を加えるものではなく、本発明の
範囲は、頭記の特許請求の範囲によって示され、特許請
求の範囲と等価な意味および範囲の全ての変更が、本発
明に包含されるものと意図されている。
してきたが、本発明を、その精神または本質的な特徴を
逸脱することなく他の形で実施することができることに
留意されたい。したがって、本実施形態は、全ての点で
例示とみなされ、限定を加えるものではなく、本発明の
範囲は、頭記の特許請求の範囲によって示され、特許請
求の範囲と等価な意味および範囲の全ての変更が、本発
明に包含されるものと意図されている。
【図１】軸外し照明の原理を例示する図である。
【図２】双極照明の原理を例示する図である。
【図３】（ａ）〜（ｈ）は双極源の例示形状を示す図で
ある。
ある。
【図４】１００ｎｍ線の双極照明から得られるイメージ
強度を示す図である。
強度を示す図である。
【図５】第２の照明で利用される遮蔽の幅が増大すると
きの、図４に示す照明によって得られるイメージ強度の
変化を示す図である。
きの、図４に示す照明によって得られるイメージ強度の
変化を示す図である。
【図６】本発明の方法の例示実施形態を示す流れ図であ
る。
る。
【図７】１００ｎｍ線を有するＳＲＡＭ設計である例示
ターゲット設計パターンを例示する図である。
ターゲット設計パターンを例示する図である。
【図８】活性領域に重なるゲート部分のチャネル幅が縮
小された本発明の「ゲート短縮」ステップを例示する図
である。所与の例では、ゲート・パターンのこれらの重
なり部分は７０ｎｍまで低減される。
小された本発明の「ゲート短縮」ステップを例示する図
である。所与の例では、ゲート・パターンのこれらの重
なり部分は７０ｎｍまで低減される。
【図９】図８に示すパターン全体から抽出される図８の
ゲート・パターンを示す図である。
ゲート・パターンを示す図である。
【図１０】双極分解方法を利用して図９のゲート・パタ
ーンから抽出される垂直構成要素パターンを例示する図
である。
ーンから抽出される垂直構成要素パターンを例示する図
である。
【図１１】双極分解方法を利用して図９のゲート・パタ
ーンから抽出される水平構成要素パターンを例示する図
である。
ーンから抽出される水平構成要素パターンを例示する図
である。
【図１２】遮蔽および光近接補正技法の適用後の垂直構
成要素マスクを例示する図である。
成要素マスクを例示する図である。
【図１３】遮蔽および光近接補正技法の適用後の水平構
成要素マスクを例示する図である。
成要素マスクを例示する図である。
【図１４】図１２および１３に例示するマスクを利用し
て基板を照明することによって得られるシミュレーショ
ン結果を示す図である。
て基板を照明することによって得られるシミュレーショ
ン結果を示す図である。
【図１５】図１２および１３に例示する垂直マスクおよ
び水平マスク上に重畳された図１４のシミュレーション
結果を示す図である。図示するように、シミュレーショ
ン結果は、所望のパターンに正確に対応する。
び水平マスク上に重畳された図１４のシミュレーション
結果を示す図である。図示するように、シミュレーショ
ン結果は、所望のパターンに正確に対応する。
【図１６】本発明の方法を利用して得られる前述の例の
ゲート・パターンの３次元レジスト・プロフィルを示す
図である。
ゲート・パターンの３次元レジスト・プロフィルを示す
図である。
【図１７】本発明を使って設計されたマスクと共に使用
するのに適したリソグラフィ投影装置を概略的に示す図
である。
するのに適したリソグラフィ投影装置を概略的に示す図
である。
ＬＡ 放射源
Ｅｘ ビーム拡大器
ＩＬ 照明装置
Ｅｘ、ＩＬ 放射システム
ＡＭ 調整手段
ＩＮ 積分器
ＣＯ 集光器
ＰＬ 投影システム
ＭＡ マスク（レチクル）
ＭＴ 第１の物体テーブル（マスク・テーブル）
Ｃ 目標部分
ＰＢ 投影ビーム
Ｗ 基板（ウェハ）
ＷＴ 第２の物体テーブル（基板テーブル）
１１ 光源
１２、１８ マスク
１３ レンズ
１４、２０ ウェハ
１６ 双極アパーチャ
１７ 集光レンズ
１９ 投影レンズ
フロントページの続き
(72)発明者 ノエル コーコラン
アメリカ合衆国 カリフォルニア、サン
ホセ、 ハンプトン フォールズ プレイ
ス 4639
(72)発明者 ジャン ファン チェン
アメリカ合衆国 カリフォルニア、キュパ
ーティノ、 パイン ブルック レイン
11752
Ｆターム(参考） 2H095 BB02 BC04
5F046 AA25 BA03 CA10 CB05 CB17
CB22 DA11
Claims (23)
- 【請求項１】 ゲート・フィーチャと活性領域の両方を
含むパターンを基板上にプリントする方法であって、 前記ゲート・フィーチャのうちの１つが前記活性領域の
うちの１つに重なる前記パターン内の少なくとも１つの
領域を識別する段階と、 前記ゲート・フィーチャのうちの１つが前記活性領域の
うちの１つに重なる位置で、該ゲート・フィーチャのう
ちの１つの幅寸法を縮小する段階と、 前記パターンから前記ゲート・フィーチャを抽出する段
階と、 前記ゲート・フィーチャを垂直構成要素マスクと水平構
成要素マスクに分解する段階と、 双極照明を利用して前記垂直構成要素マスクおよび前記
水平構成要素マスクを照明する段階とを含む方法。 - 【請求項２】 活性領域に重なる部分を有する前記ゲー
ト・フィーチャがそれぞれ、そのゲート・フィーチャが
活性領域に重なる位置で幅寸法を縮小される請求項１に
記載の方法。 - 【請求項３】 さらに、前記垂直構成要素マスクに遮蔽
構成要素を追加する段階を含み、前記遮蔽構成要素が、
前記垂直構成要素マスクが照明されるときに前記ゲート
・フィーチャに含まれる水平構成要素の照明を妨げる請
求項１に記載の方法。 - 【請求項４】 さらに、前記水平構成要素マスクに遮蔽
構成要素を追加する段階を含み、前記遮蔽構成要素が、
前記水平構成要素マスクが照明されるときに前記ゲート
・フィーチャに含まれる垂直構成要素の照明を妨げる請
求項１に記載の方法。 - 【請求項５】 さらに、前記垂直構成要素マスクおよび
前記水平構成要素マスクに光近接補正フィーチャを追加
する段階を含む請求項１に記載の方法。 - 【請求項６】 前記垂直構成要素マスクが、前記基板上
にプリントされる垂直ゲート構成要素を備え、前記水平
構成要素マスクが、前記ウェハ上にプリントされる水平
ゲート構成要素を備える請求項１に記載の方法。 - 【請求項７】 活性領域に重なる各垂直ゲート構成要素
に関して、垂直方向での垂直ゲート構成要素の重なりの
量を増加させるように前記垂直構成要素マスクを調節
し、活性領域に重なる各水平ゲート構成要素に関して、
水平方向での水平ゲート構成要素の重なりの量を増加さ
せるように前記水平構成要素マスクを調節する請求項６
に記載の方法。 - 【請求項８】 複数回露光リソグラフィ・イメージング
・プロセスで使用するための相補マスクを生成する方法
であって、 基板上にプリントされるパターンを画定する段階であっ
て、前記パターンがゲート・フィーチャと活性領域の両
方を含む段階と、 前記ゲート・フィーチャのうちの１つが前記活性領域の
うちの１つと重なる前記パターン内の少なくとも１つの
領域を識別する段階と、 前記ゲート・フィーチャのうちの１つが前記活性領域の
うちの１つに重なる位置で、該ゲート・フィーチャのう
ちの１つの幅寸法を縮小する段階と、 前記パターンから前記ゲート・フィーチャを抽出する段
階と、 前記ゲート・フィーチャを垂直構成要素マスクと水平構
成要素マスクに分解する段階とを含む方法。 - 【請求項９】 活性領域に重なる部分を有する前記ゲー
ト・フィーチャがそれぞれ、そのゲート・フィーチャが
活性領域に重なる位置で幅寸法を縮小される請求項８に
記載の方法。 - 【請求項１０】 さらに、前記垂直構成要素マスクに第
１の組の遮蔽構成要素を追加する段階であって、前記第
１の組の遮蔽構成要素が、前記垂直構成要素マスクが照
明されるときに前記ゲート・フィーチャに含まれる水平
構成要素の照明を防止する段階と、前記水平構成要素マ
スクに第２の組の遮蔽構成要素を追加する段階であっ
て、前記第２の組の遮蔽構成要素が、前記水平構成要素
マスクが照明されるときに前記ゲート・フィーチャに含
まれる垂直構成要素の照明を防止する段階とを含む請求
項８に記載の方法。 - 【請求項１１】 さらに、前記垂直構成要素マスクおよ
び前記水平構成要素マスクに光近接補正フィーチャを追
加する段階を含む請求項８に記載の方法。 - 【請求項１２】 複数回露光リソグラフィ・イメージン
グ・プロセスで使用するための相補マスク・パターンを
生成するための装置であって、 基板上にプリントされるパターンを画定するための手段
であって、前記パターンがゲート・フィーチャと活性領
域の両方を含む手段と、 前記ゲート・フィーチャのうちの１つが前記活性領域の
うちの１つに重なる前記パターン内の少なくとも１つの
領域を識別するための手段と、 前記ゲート・フィーチャのうちの１つが前記活性領域の
うちの１つに重なる位置で、該ゲート・フィーチャのう
ちの１つの幅寸法を縮小するための手段と、 前記パターンから前記ゲート・フィーチャを抽出するた
めの手段と、 前記ゲート・フィーチャを垂直構成要素マスクと水平構
成要素マスクに分解するための手段とを備える装置。 - 【請求項１３】 活性領域に重なる部分を有する前記ゲ
ート・フィーチャがそれぞれ、そのゲート・フィーチャ
が活性領域に重なる位置で幅寸法を縮小される請求項１
２に記載の装置。 - 【請求項１４】 さらに、前記垂直構成要素マスクに追
加するための第１の組の遮蔽構成要素手段を備え、前記
第１の組の遮蔽構成要素が、前記垂直構成要素マスクが
照明されるときに前記ゲート・フィーチャに含まれる水
平構成要素の照明を防止し、さらに前記水平構成要素マ
スクに第２の組の遮蔽構成要素を追加する段階を含み、
前記第２の組の遮蔽構成要素が、前記水平構成要素マス
クが照明されるときに前記ゲート・フィーチャに含まれ
る垂直構成要素の照明を防止する請求項１２に記載の装
置。 - 【請求項１５】 さらに、前記垂直構成要素マスクおよ
び前記水平構成要素マスクに光近接補正フィーチャを追
加する段階を含む請求項１２に記載の装置。 - 【請求項１６】 コンピュータによって可読な記録媒体
と、複数回露光リソグラフィ・イメージング・プロセス
で使用するための相補マスクに対応するファイルを生成
するようにコンピュータに命令するための記録媒体に記
録された手段とを備えるコンピュータを制御するための
コンピュータ・プログラム製品であって、前記ファイル
の生成が、 基板上にプリントされるパターンを画定する段階であっ
て、前記パターンがゲート・フィーチャと活性領域の両
方を含む段階と、 前記ゲート・フィーチャのうちの１つが前記活性領域の
うちの１つに重なる前記パターン内の少なくとも１つの
領域を識別する段階と、 前記ゲート・フィーチャのうちの１つが前記活性領域の
うちの１つに重なる位置で、該ゲート・フィーチャのう
ちの１つの幅寸法を縮小する段階と、 前記パターンから前記ゲート・フィーチャを抽出する段
階と、 前記ゲート・フィーチャを垂直構成要素マスクおよび水
平構成要素マスクに分解する段階とを含むコンピュータ
・プログラム製品。 - 【請求項１７】 活性領域に重なる部分を有する前記ゲ
ート・フィーチャがそれぞれ、そのゲート・フィーチャ
が活性領域に重なる位置で幅寸法を縮小される請求項１
６に記載のコンピュータ・プログラム製品。 - 【請求項１８】 前記ファイルの生成がさらに、前記垂
直構成要素マスクに遮蔽構成要素を追加する段階を含
み、前記遮蔽構成要素が、前記垂直構成要素マスクが照
明されるときに前記ゲート・フィーチャに含まれる水平
構成要素の照明を防止する請求項１６に記載のコンピュ
ータ・プログラム製品。 - 【請求項１９】 前記ファイルの生成がさらに、前記水
平構成要素マスクに遮蔽構成要素を追加する段階を含
み、前記遮蔽構成要素が、前記水平構成要素マスクが照
明されるときに前記ゲート・フィーチャに含まれる垂直
構成要素の照明を防止する請求項１６に記載のコンピュ
ータ・プログラム製品。 - 【請求項２０】 前記ファイルの生成がさらに、前記垂
直構成要素マスクおよび前記水平構成要素マスクに光近
接補正フィーチャを追加する段階を含む請求項１６に記
載のコンピュータ・プログラム製品。 - 【請求項２１】 前記垂直構成要素マスクが、前記基板
上にプリントされる垂直ゲート構成要素を備え、前記水
平構成要素マスクが、前記ウェハ上にプリントされる水
平ゲート構成要素を備える請求項１６に記載のコンピュ
ータ・プログラム製品。 - 【請求項２２】 活性領域に重なる各垂直ゲート構成要
素に関して、垂直方向で垂直ゲート構成要素の重なりの
量を増加するように前記垂直構成要素マスクを調節し、
活性領域に重なる水平ゲート構成要素に関して、水平方
向で水平ゲート構成要素の重なりの量を増加するように
前記水平構成要素マスクを調節する請求項２１に記載の
コンピュータ・プログラム製品。 - 【請求項２３】 （ａ）感放射線材料の層で少なくとも
部分的に覆われている基板を提供する段階と、 （ｂ）放射システムを使用して放射の投影ビームを提供
する段階と、 （ｃ）パターン形成手段を使用して前記投影ビームの断
面にパターンを与える段階と、 （ｄ）前記パターン形成された放射のビームを感放射線
材料の前記層の目標部分に投影する段階とを含み、 段階（ｃ）および（ｄ）が、第１のパターンを用いて第
１の時間に、次いで第２のパターンを用いて第２の時間
に行われ、前記第１および第２のパターンが、請求項８
に記載の方法を使用して生成されるデバイス製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US366537 | 1994-12-30 | ||
| US36653702P | 2002-03-25 | 2002-03-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003332232A true JP2003332232A (ja) | 2003-11-21 |
Family
ID=27805317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003124533A Pending JP2003332232A (ja) | 2002-03-25 | 2003-03-25 | 双極照明を利用してルールベースのゲート短縮を行うための方法および装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6915505B2 (ja) |
| EP (1) | EP1349003A3 (ja) |
| JP (1) | JP2003332232A (ja) |
| KR (1) | KR100566153B1 (ja) |
| CN (1) | CN100338528C (ja) |
| SG (1) | SG114607A1 (ja) |
| TW (1) | TWI293476B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007328323A (ja) * | 2006-04-06 | 2007-12-20 | Asml Masktools Bv | ダークフィールド二重双極子リソグラフィ（ｄｄｌ）を実行する方法および装置 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI315027B (en) | 2002-04-23 | 2009-09-21 | Canon Kabushiki Kaish | Mask designing method, and exposure method for illuminatiing a mask and exposing an object |
| TWI272448B (en) * | 2002-07-26 | 2007-02-01 | Asml Masktools Bv | Orientation dependent shielding for use with dipole illumination techniques |
| SG137657A1 (en) * | 2002-11-12 | 2007-12-28 | Asml Masktools Bv | Method and apparatus for performing model-based layout conversion for use with dipole illumination |
| US6968532B2 (en) * | 2003-10-08 | 2005-11-22 | Intel Corporation | Multiple exposure technique to pattern tight contact geometries |
| SG111289A1 (en) * | 2003-11-05 | 2005-05-30 | Asml Masktools Bv | A method for performing transmission tuning of a mask pattern to improve process latitude |
| KR100599510B1 (ko) * | 2003-12-31 | 2006-07-13 | 동부일렉트로닉스 주식회사 | 미세 홀 포토마스크 제조방법 |
| US7448012B1 (en) * | 2004-04-21 | 2008-11-04 | Qi-De Qian | Methods and system for improving integrated circuit layout |
| US7667821B2 (en) * | 2004-06-04 | 2010-02-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-focus scanning with a tilted mask or wafer |
| KR100598980B1 (ko) * | 2004-09-17 | 2006-07-12 | 주식회사 하이닉스반도체 | 다이폴 노광 장치에서의 수직 패턴의 레이아웃 |
| US7372540B2 (en) * | 2004-10-12 | 2008-05-13 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
| KR100620190B1 (ko) * | 2004-12-29 | 2006-09-01 | 동부일렉트로닉스 주식회사 | 게이트 라인의 스케일링 방법 |
| WO2006100641A2 (en) * | 2005-03-24 | 2006-09-28 | Koninklijke Philips Electronics N.V. | Static random access memory cells with shared contacts |
| JP4617272B2 (ja) * | 2005-04-12 | 2011-01-19 | エーエスエムエル マスクツールズ ビー．ブイ． | 二重露光リソグラフィを実行するための方法、プログラム製品及びデバイス製造方法 |
| US7395516B2 (en) * | 2005-05-20 | 2008-07-01 | Cadence Design Systems, Inc. | Manufacturing aware design and design aware manufacturing |
| US7712064B2 (en) * | 2005-05-20 | 2010-05-04 | Cadence Design Systems, Inc. | Manufacturing aware design of integrated circuit layouts |
| US8132130B2 (en) * | 2005-06-22 | 2012-03-06 | Asml Masktools B.V. | Method, program product and apparatus for performing mask feature pitch decomposition for use in a multiple exposure process |
| US7560199B2 (en) * | 2005-10-20 | 2009-07-14 | Chartered Semiconductor Manufacturing Ltd. | Polarizing photolithography system |
| US7569309B2 (en) * | 2005-11-09 | 2009-08-04 | Texas Instruments Incorporated | Gate critical dimension variation by use of ghost features |
| KR100771550B1 (ko) * | 2006-09-29 | 2007-10-31 | 주식회사 하이닉스반도체 | 포토마스크 및 그 형성방법 |
| US7966585B2 (en) * | 2006-12-13 | 2011-06-21 | Mentor Graphics Corporation | Selective shielding for multiple exposure masks |
| US7914975B2 (en) * | 2007-04-10 | 2011-03-29 | International Business Machines Corporation | Multiple exposure lithography method incorporating intermediate layer patterning |
| KR100935733B1 (ko) * | 2008-06-20 | 2010-01-08 | 주식회사 하이닉스반도체 | 피치 변화 구간을 포함하는 레이아웃 보정방법 |
| KR20120081657A (ko) * | 2010-12-15 | 2012-07-20 | 삼성전자주식회사 | 테스트 마스크 셋트 및 마스크 셋트 |
| CN102445834A (zh) * | 2011-09-15 | 2012-05-09 | 上海华力微电子有限公司 | 一种sram栅极尺寸的光学建模临近修正方法 |
| US8527915B2 (en) * | 2011-11-01 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and system for modifying doped region design layout during mask preparation to tune device performance |
| US10489778B2 (en) * | 2013-11-24 | 2019-11-26 | Zanguli Llc | Secure payment card |
| US9529268B2 (en) * | 2014-04-03 | 2016-12-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Systems and methods for improving pattern transfer |
| CN106292187A (zh) * | 2015-05-13 | 2017-01-04 | 鸿富锦精密工业（深圳）有限公司 | 曝光方法 |
| KR102495912B1 (ko) * | 2018-08-10 | 2023-02-03 | 삼성전자 주식회사 | 표준 셀을 포함하는 집적 회로 및 이를 제조하기 위한 방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5881125A (en) | 1992-09-25 | 1999-03-09 | Intel Corporation | Attenuated phase-shifted reticle using sub-resolution pattern |
| US5815247A (en) * | 1995-09-21 | 1998-09-29 | Siemens Aktiengesellschaft | Avoidance of pattern shortening by using off axis illumination with dipole and polarizing apertures |
| KR0164076B1 (ko) | 1995-09-29 | 1999-02-01 | 김주용 | 반도체 소자의 미세패턴 형성방법 |
| US5877964A (en) * | 1997-01-10 | 1999-03-02 | International Business Machines Corporation | Semiconductor device compensation system and method |
| EP1091252A3 (en) * | 1999-09-29 | 2004-08-11 | ASML Netherlands B.V. | Lithographic method and apparatus |
| JP2001308076A (ja) * | 2000-04-27 | 2001-11-02 | Nec Corp | 半導体装置の製造方法 |
| TW512424B (en) | 2000-05-01 | 2002-12-01 | Asml Masktools Bv | Hybrid phase-shift mask |
| US6553562B2 (en) | 2001-05-04 | 2003-04-22 | Asml Masktools B.V. | Method and apparatus for generating masks utilized in conjunction with dipole illumination techniques |
| US6625802B2 (en) | 2002-02-01 | 2003-09-23 | Intel Corporation | Method for modifying a chip layout to minimize within-die CD variations caused by flare variations in EUV lithography |
-
2003
- 2003-03-25 US US10/395,888 patent/US6915505B2/en not_active Expired - Lifetime
- 2003-03-25 JP JP2003124533A patent/JP2003332232A/ja active Pending
- 2003-03-25 SG SG200301489A patent/SG114607A1/en unknown
- 2003-03-25 TW TW092106630A patent/TWI293476B/zh not_active IP Right Cessation
- 2003-03-25 EP EP03251874A patent/EP1349003A3/en not_active Ceased
- 2003-03-25 CN CNB031286380A patent/CN100338528C/zh not_active Expired - Fee Related
- 2003-03-25 KR KR1020030018562A patent/KR100566153B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007328323A (ja) * | 2006-04-06 | 2007-12-20 | Asml Masktools Bv | ダークフィールド二重双極子リソグラフィ（ｄｄｌ）を実行する方法および装置 |
| JP4729527B2 (ja) * | 2006-04-06 | 2011-07-20 | エーエスエムエル マスクツールズ ビー．ブイ． | ダークフィールド二重双極子リソグラフィ（ｄｄｌ）を実行する方法および装置 |
| JP2011141544A (ja) * | 2006-04-06 | 2011-07-21 | Asml Masktools Bv | ダークフィールド二重双極子リソグラフィ（ｄｄｌ）を実行する方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI293476B (en) | 2008-02-11 |
| EP1349003A3 (en) | 2004-04-07 |
| US20040003368A1 (en) | 2004-01-01 |
| US6915505B2 (en) | 2005-07-05 |
| SG114607A1 (en) | 2005-09-28 |
| TW200306615A (en) | 2003-11-16 |
| CN1450411A (zh) | 2003-10-22 |
| KR20030077446A (ko) | 2003-10-01 |
| CN100338528C (zh) | 2007-09-19 |
| EP1349003A2 (en) | 2003-10-01 |
| KR100566153B1 (ko) | 2006-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7985515B2 (en) | Method and apparatus for performing model-based layout conversion for use with dipole illumination | |
| US6915505B2 (en) | Method and apparatus for performing rule-based gate shrink utilizing dipole illumination | |
| US7549140B2 (en) | Method and apparatus for decomposing semiconductor device patterns into phase and chrome regions for chromeless phase lithography | |
| US7725872B2 (en) | Orientation dependent shielding for use with dipole illumination techniques | |
| JP3645242B2 (ja) | ダイポール式照明技術に関連して使用されるマスクの生成方法と生成装置 | |
| US7774736B2 (en) | Method and apparatus for providing optical proximity features to a reticle pattern for deep sub-wavelength optical lithography | |
| US7485396B2 (en) | Scattering bar OPC application method for sub-half wavelength lithography patterning | |
| JP2004343100A (ja) | リソグラフィ処理方法およびそれにより製造したデバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040415 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060904 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070517 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20070517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070523 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070817 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080723 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090611 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091009 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091022 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20091225 |