CN1908812B - 执行双重曝光光刻的方法、程序产品和设备 - Google Patents

执行双重曝光光刻的方法、程序产品和设备 Download PDF

Info

Publication number
CN1908812B
CN1908812B CN2006100996357A CN200610099635A CN1908812B CN 1908812 B CN1908812 B CN 1908812B CN 2006100996357 A CN2006100996357 A CN 2006100996357A CN 200610099635 A CN200610099635 A CN 200610099635A CN 1908812 B CN1908812 B CN 1908812B
Authority
CN
China
Prior art keywords
mask
critical
characteristic
width
phase shift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100996357A
Other languages
English (en)
Other versions
CN1908812A (zh
Inventor
J·F·陈
D·-F·S·苏
D·范登布罗克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML Netherlands BV
Original Assignee
ASML FRISKET TOOLS BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML FRISKET TOOLS BV filed Critical ASML FRISKET TOOLS BV
Publication of CN1908812A publication Critical patent/CN1908812A/zh
Application granted granted Critical
Publication of CN1908812B publication Critical patent/CN1908812B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/06—Multi-objective optimisation, e.g. Pareto optimisation using simulated annealing [SA], ant colony algorithms or genetic algorithms [GA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability

Abstract

一种基于具有要被成像到衬底上的特征的目标图案生成用于多重曝光光刻成像工艺中的互补掩膜的方法包括以下步骤：对应于目标图案限定初始H掩膜；对应于目标图案限定初始V掩膜；在具有比预定临界宽度更小的宽度的H掩膜中识别水平临界特征；在具有比预定临界宽度更小的宽度的V掩膜中识别垂直临界特征；将第一相移和第一透射百分率分配到要被形成在H掩膜中的水平临界特征；和把第二相移和第二透射百分率分配到要被形成在V掩膜中的垂直临界特征。该方法进一步包括把铬分配到H掩膜和V掩膜中的具有大于或等于预定临界宽度的宽度的所有非临界特征的步骤。利用铬在H掩膜和V掩膜中形成非临界特征。通过成像H掩膜和V掩膜将目标图案成像到衬底上。

Description

执行双重曝光光刻的方法、程序产品和设备
技术领域
本发明的技术领域通常涉及一种用于执行双重曝光光刻的方法、程序产品和设备，该双重曝光光刻利用三色调掩膜且供给改善的散射条修整(scatter bartrimming)。
背景技术
光刻设备可以例如在集成电路(IC)的制造中被使用。在这种情况下，掩膜可以包含与IC的单层相对应的电路图案，并且这个图案可被成像到在已经涂敷有辐射敏感材料(抗蚀剂)层的衬底(硅晶片)上的(例如包括一个或多个管芯的)目标部分上。通常，单个晶片包含整个网络的通过投影系统一次一个地依次辐照的邻近目标部分。在一种类型的光刻投影设备中，通过一次把整个掩膜图案曝光到目标部分上来辐照每个目标部分；这样的设备通常被称作晶片步进机(waferstepper)。在可替换的设备(通常称为步进和扫描设备)中，通过沿给定参考方向(“扫描”方向)在投影射束下逐渐地扫描掩膜图案来辐照每个目标部分，同时与这个方向平行或反平行地同步扫描衬底台。通常，由于投影系统会具有放大因数M(通常小于1)，衬底台以其被扫描的速度V会是掩膜台以其被扫描的速度的M倍。在此所描述的关于光刻器件的更多信息可以例如从US6,046,792中得到，在此引入该US6,046,792作为参考。
在使用光刻投影设备的制造工艺中，掩膜图案被成像到至少部分由辐射敏感材料(抗蚀剂)层覆盖的衬底上。在这个成像步骤之前，衬底可以经历多个过程，诸如经历涂底(priming)、抗蚀剂涂敷和软烘焙。在曝光之后，衬底须经过其它过程，诸如经过曝光后烘烤(PEB)、显影、硬烘焙以及所成像的特征的测量/检查。使用这组过程作为构图单层器件(例如IC)的基础。这样的已构图层然后可以经历各种工艺，诸如经历蚀刻、离子注入(掺杂)、金属化、氧化、化学机械拋光等，所有工艺倾向于完成单层。如果需要若干层，那么针对每个新层将必须重复整个过程或其变型。最终，在衬底(晶片)上将会有器件阵列。然后通过诸如切割或锯割的技术将这些器件彼此分离，由此单独的器件可被安装在载体、被连接到引脚等。
为了简单起见，下文将投影系统称作“透镜”；然而这个术语应当被广泛地解释为包括各种类型的投影系统，例如包括折射光学系统、反射光学系统和反折射光系。辐射系统也可以包括根据用于导向、成型或控制辐射的投影射束的设计类型中的任意一种工作的构件，以及这样的构件下面也可以共同地或特别地被称为“透镜”。此外，光刻设备可以是具有两个或多个衬底台(和/或两个或多个掩膜台)的类型。在这样的“多级式”器件中，可以并行使用附加台，或可以在一个或多个台上进行预备步骤，而一个或多个其它台正被用于曝光。例如在US5,969,441中描述了双级式光刻设备，在此引入该US5,969,441作为参考。
上述的光刻掩膜包括与被集成到硅晶片上的电路构件相对应的几何图案。利用CAD(计算机辅助设计)程序来生成被用来创建这样的掩膜的图案，这个过程通常被称为EDA(电子设计自动化)。为了创建功能掩膜，大多数CAD程序遵循一组预定的设计规则。通过处理和设计限制来设置这些规则。例如，设计规则限定电路器件(诸如栅、电容等)之间的空间容差或互连线，以便确保电路器件或线不以不希望的方式相互作用。设计规则限制通常被称作“临界尺寸”(CD)。电路的临界尺寸可被定义为线或孔的最小宽度或两条线或两个孔之间的最小间隔。因此，CD确定了所设计的电路的总尺寸和密度。
当然，集成电路制造中的目标之一是在晶片上(通过掩膜)如实地复制原电路设计。随着目标图案的临界尺寸变得越来越小，在晶片上复制目标图案也变得越来越难。然而，已知有几种技术可虑及被成像或复制到晶片中的最小CD的减小。一种这样的技术是双重曝光技术，其中目标图案中的特征在两次独立的曝光中被成像。
例如，一种公知的双重曝光技术是偶极照明。在这个技术中，在第一曝光期间，照亮目标图案(即特征)的垂直边缘，然后在第二曝光期间，照亮目标图案的水平边缘。如所述，通过利用两次曝光可以得到改善的成像性能。
另外，随着芯片制造商在生产中移向更主动的设计规则和更低的k1因子，使用散射条“SB”(或辅助特征“AF”)变得不可缺少。可以使用下面的等式估计SB的宽度“d”，其中kSB是表示非可印刷性(non-printability)或亚分辨率(sub-resolution)的定比例常数(SB比例因子kSB的典型范围是0.2-0.25)：
d＝kSB(λ/NA)，
其中λ是曝光工具的波长，而NA是曝光工具的数值孔径。
为了将k1维持在0.35之上，制造商倾向于使用更高NA的曝光工具。随着浸没式光刻的出现，可使得NA值大于1。在这样高的NA条件下，SB可量测性(scalability)和可印刷性正成为关键问题。图1a描绘了允许的SB宽度与半节距最小设计规则。第二轴是k1因子。如图1a所示，随着器件制造商移向更低k1的生产，为了避免不希望的SB的印刷，SB的宽度也需要相应地按比例缩小。这产生了问题，即在某些点处为了避免印刷所需要的SB的宽度会比最小可制造的宽度更小(即所需要的SB会太小以至于不能制造)。
此外，随着标线上的SB宽度变得比曝光波长(λ)更小，基尔霍夫标量定律(Kirchoff scalar law)不再有效。图1b图解说明了使用0.85NA和QUASAR照明的隔离线的模拟空间像的比较。在BIM(即光强二进制掩膜)上，4X标线上的SB宽度为60nm。参考图1b，将严密的EMF(NA85QS9363rig)的空间像和标量(NA85QS9363scl)进行比较，EMF空间像表明，SB实际上比所预期的标量图像暗。这说明，SB具有更大的光学重量(optical weight)并且因此更容易/易于在晶片上印刷。因此，需要致力于SB可量测性和可印刷性以及防止SB的印刷的工艺。
发明内容
由于上述内容，本发明的目标是提供一种双重曝光光刻方法，例如当印刷65nm或45nm节点器件或更小的节点器件时，该方法从适于使用的衬底处削减掉(即除去)不想要的SB残留物。
总之，本发明涉及一种基于具有要被成像至衬底上的特征的目标图案来生成用于多曝光光刻成像工艺中的互补掩膜的方法。该方法包括以下步骤：对应于目标图案限定初始的H掩膜；对应于目标图案限定初始的V掩膜；在具有比预定临界宽度更小的宽度的H掩膜中识别水平临界特征；在具有比预定临界宽度更小的宽度的V掩膜中识别垂直临界特征；为水平临界特征分配第一相移和第一透射百分率，这些水平临界特征要被形成在H掩膜中；并且为垂直临界特征分配第二相移和第二透射百分率，这些垂直临界特征要被形成在V掩膜中。该方法进一步包括把铬分配到H掩膜和V掩膜中的所有非临界特征的步骤。非临界特征是具有大于或等于预定临界宽度的宽度的那些特征。非临界特征利用铬被形成在H掩膜和V掩膜中。然后通过成像H掩膜和V掩膜把目标图案成像到衬底上。
本发明比起现有技术来提供了重要的优点。例如，由于本发明工艺导致的SB的相互修整，本发明提供利用大SB的能力。特别地，在给定工艺中，H掩膜和V掩膜都包含电路特征和SB，但是H掩膜和V掩膜在不同的相应定向上，并且因此在两次曝光期间对于H掩膜和V掩膜存在相互SB修整。
从下面的本发明示例性实施例的详细描述中，本领域的技术人员将会更加清楚本发明的附加优点。
尽管在本文中具体参考了本发明在IC制造中的使用，但是应该明确地理解，本发明具有许多其它可能的应用。例如，本发明可以在集成光学系统、磁畴存储器(magnetic domain memory)的导航和检测图案、液晶显示面板、薄膜磁头等中使用。本领域技术人员将会理解，在这种可替换的应用的环境中，应当认为在说明书中使用术语“标线”、“晶片”或“管芯”可以分别通过更通用的术语“掩膜”、“衬底”和“目标部分”来代替。
附图说明
参考下面的详细描述和附图，可以更好地理解本发明本身以及进一步的目标和优点。
图1a图解说明了允许的SB宽度与半节距最小设计规则的曲线。
图1b图解说明了使用085NA和QUASAR照明的隔离线的模拟空间像的比较。
图2是说明本发明的DEL/DDL布局分解方法的示例性流程图。
图3a-3d说明了根据本发明方法将目标图案(参见图3a)分解到V-布局(参见图3b)和H布局(参见图3c)和所得到的空间像(参见图3d)的例子。
图4a-4e说明了如何能通过利用与图2的流程图中所阐述的过程结合的极化偏振照明(illumination polarization)进一步改善成像性能。
图5a-5c说明了本发明的用于成像所隔离的45nm线的双重曝光技术性能随着变化的SB宽度的模拟比较。
图6a和6b说明了针对45nm密集的和隔离线的单曝光工艺与双重曝光工艺之间的比较。
图7a和7b说明了在DRAM单元的有源层上具有主要特征修整的本发明的DDL/DET技术的使用。
图8a和8c说明了使用双重曝光技术形成的最终抗蚀剂轮廓的例子，而图8b和8d说明了利用优化照明器使用单曝光技术形成的抗蚀剂轮廓。图8e在跨越有源区CD的切割线上不进行极化的情况下说明了使用0.85NA干曝光的模拟工艺宽容度(latitude)。
图9是说明能够被利用来执行本发明方法和生成表示H和V掩膜的文件的计算机系统的框图。
图10示意性地描述了适于使用借助于所公开的概念来设计的掩膜的示例性光刻投影设备。
具体实施方式
如下面更详细地说明的那样，本发明的双重曝光技术将目标图案分解成多个三色调掩膜，当被照明时，这些三色调掩膜提供改善的散射条修整和改善的成像性能。
更具体地说，图2是说明本发明的第一实施例的流程图。参考图2，过程中的第一步骤(步骤20)是在要被成像到衬底(或晶片等)上的目标图案中进行识别和读取。目标图案可以例如GDS II设计数据或任何其它适当的数据格式来表示。下一个步骤(步骤22)是把目标图案转变成水平(H)和垂直(V)布局，并在水平和垂直布局中均识别临界几何形状(步骤24)。应当注意，当把目标设计分成H和V布局时，这些布局最初是相同的且与目标图案相对应。然而，如下面进一步详细解释的那样，H布局(也称作H掩膜)根据本发明被修改并用来印刷目标图案的水平边缘，而V布局(也称作V掩膜)根据本发明被修改并用来印刷目标图案的垂直边缘。
临界几何形状是具有小于某些预定量的宽度尺寸的那些特征，这些预定量可由设计者基于正被利用的成像系统和目标图案的CD容差来确定。利用几何形状操作来规定在比临界的特定/预定值更小的H掩膜和V掩膜中的特征。临界值被设置为可以根据设计和正被利用的技术模式而改变的变量。换句话说，对于给定的工艺和技术模式(例如45nm)，正确地成像具有在某个值之下的宽度尺寸的特征越来越困难，该某个值在给出的发明中被称作临界值。如所述的那样，这个临界值可以随着工艺的不同而改变以及针对不同的技术模式而改变。
注意，可以使用被用来成像目标图案的空间像模型或成像系统的校准模型完成步骤24。通过利用这样的模型，能模拟目标图案的给定特征如何被成像到衬底上，并且然后基于模拟的结果确定特征的CD和确定哪些特征符合临界特征。在本领域中，使用这样的模型是公知的，并且在此将不会详细讨论。应当进一步注意，也可以利用空间像模型或校准模型来把目标图案转变成水平和垂直布局。这可以通过在相对于照明偶极X或偶极Y的低对比度方向上规定处理边缘而实现。
一旦在H布局和V布局中均识别了临界几何形状，下一步(步骤26)就是利用例如被削弱的相移材料为H布局和V布局两者中的临界特征中的每一个分配所希望的透射率(例如6％的透射率)和相位(例如180度)。注意，可以利用例如于2004年11月5日在USP申请No.10/981,762中所公开的透射调谐技术来确定最佳透射百分率，在此引入该申请的全部内容作为参考。当然，简单地选择要被利用的所希望的透射率(诸如6％)也是可接受的。此外，当180度被识别为施加到临界特征的预期相移时，也能利用其它度数的相移，并且因此不应当被认为限于利用180度相移。
注意，被分配给临界特征的透射率和相位限定了如何利用例如适当被削弱的相移材料或无铬台式结构在各自掩膜中形成临界特征。进一步注意，在给出的实施例中，对于所有临界特征施加相同的透射率和相位，以使掩膜制造工艺的复杂度最小化。然而，当这样做导致改善成像性能时，也能为临界特征指定不同的透射率和相位。注意，最佳透射率是与NA和节距相关的。
关于H布局和V布局中的非临界特征(即具有比限定临界几何形状的宽度更大的宽度的那些特征)，可以利用铬成像这些特征。当然，如果由于任何原因需要，也可以利用被用来形成临界特征的相同的相移材料来成像这样的非临界特征。
下个步骤(步骤28)把临时铬防护(shield)涂敷到H布局中的垂直边缘和V布局中的水平边缘。可以利用例如许多已知的OPC模型或光学模型中的任何模型来涂敷铬防护。一旦涂敷了临时铬防护，下一步(步骤30)就是把临时SB涂敷到H布局和V布局的每一个上。在H布局中，平行于要被成像的水平边缘水平延伸地放置SB，而在V布局中，平行于要被成像的垂直边缘垂直延伸地放置SB。
注意，与本发明相关的优点之一是由于本发明的工艺导致的SB的互相修整而能够利用大的SB。特别地，在给定的工艺中，H掩膜和V掩膜都包含电路特征和SB，但H掩膜和V掩膜在不同的相应定向上，因此，在两次曝光期间对于H掩膜和V掩膜存在相互的SB修整。换句话说，利用每次曝光的背景曝光来防止每个掩膜中的SB被印刷。这个工艺对于得到非常低的k1印刷比使用专用的SB修整曝光更有效。正好，SB有多大可部分地取决于焦深要求和正被利用的给定工艺。确定所允许的最大SB尺寸的一种方法是进行初始模拟以确定最大允许SB宽度，该最大允许SB宽度并不会在最终图像上导致任何SB残留物。
因为当最初确定防护要求时在各自的布局中没有SB，所以在下一步(步骤32)，一旦临时的SB被放置在H布局和V布局中，就重新执行用于涂敷防护的模型，使得相对所要求的/最优的防护可以考虑SB的光学重量。类似地，一旦完成了防护，就重新执行用于涂敷SB的OPC程序，使得能根据要被涂敷到各自的掩膜的所完成的防护确定最优的SB。
一旦完成了SB，最后的步骤(步骤34)就是与掩膜制造规则检查和验证一起执行最终模型OPC。如果各自布局(即掩膜)通过了规则检查和验证，则完成该过程，并且H布局和V布局代表了要在双重曝光成像工艺中被利用的掩膜。
应当注意，前述工艺并不局限于双偶极照明。例如，也可以应用于其它类型的照明、诸如定制的QUASAR照明，该定制的QUASAR照明在X(水平)或Y(垂直)方向上都具有对称极子，但从X到Y方向不对称。
图3a-3d说明了根据本发明的方法把目标图案(参见图3a)分解成V布局(参见图3b)和H布局(参见图3c)以及所得到的空间像(参见图3d)的例子。参考为V布局的图3b，示出了水平定向的特征33利用铬防护来覆盖，并且要被成像的垂直特征35由具有6％的透射率和180度的相移的AttPSM材料形成。V布局也包括垂直布置的SB37。类似地，参考为H布局的图3c，示出了利用铬防护覆盖垂直定向的特征35，并且要被成像的水平特征33由具有6％的透射率和180度的相移的AttPSM材料形成。该H布局也包括水平布置的SB39。注意，前述例子中的所有要被成像的特征由AttPSM材料形成，因为所有特征都已被认为是临界的。然而如上所述，对于具有超过临界尺寸的宽度的目标图案中的任何特征，可能利用铬来形成这个特征，以便简化掩膜制造工艺。图3d示出了模拟的成像结果。
在前述实施例的一个变型中，能通过利用结合极化偏振照明的本发明的双重曝光工艺来进一步增强成像性能。更具体地说，在高的NA和强的离轴照明条件下，当节距小于波长时，第0阶和+/-1阶衍射分量之间的角度十分大，以致媒介作用变得显著。线性极化是增强对比度的有效方式，且对于在曝光系统中实施相对简单。如图4a中所示，由于TM(即横向磁波)的不完全干扰可以减小图像对比度。然而，如图4b中所示，通过利用结合线性极化源的偶极照明，可以减小不希望的TM构件，由此改善图像对比度。图4c说明了，对于利用0.85NA、具有σIN＝0.68和σOUT＝0.93的DX进行曝光的9％的AttPSM掩膜，通过对DX源施加线性y极化来将NILS改善了三倍。
图4d是具有和不具有极化的曝光散焦(ED)曲线。注意，由于线性y极化的DX具有较低的最小强度，所以ED窗口具有较高的中心用量(center dose)。图4e说明了，利用相同的偶极角度和西格马(sigma)参数，通过增加线性y极化，对于垂直特征将曝光宽容度改善了51％。
如上所述，本发明的双重曝光技术比起前面已知的技术来提供了改善的性能。图5a是假定分别利用DX和DY照明的线性y和x极化的0.93NA的干曝光系统的用于成像隔离45nm线的本发明的双重曝光技术性能的模拟比较。该DX和DY偶极设置都是具有35度极化角的σIN＝0.68和σOUT＝0.93。图5b说明了其宽度从图5a中的25nm变化到图5c中的50nm的、被放置在最佳位置处的三对SB。模拟的FEM曲线示出了与25nm的SB相比整个尺寸的SB提供了100％的DOF改善。
作为实际情况，为了使用ArF来印刷45nm的特征，预期利用浸没和极化来改善DOF。图6a和6b针对45nm密集和隔离线比较了单曝光工艺与双重曝光工艺。对于DX单曝光，模拟设置为0.93NA、бIN＝0.76和бOUT＝0.96。在双重曝光的情况下，DX和DY都利用相同的NA和照明设置。针对所有的模拟利用Prolithv9.01EMF1，所有模拟包括单曝光例子和双重曝光例子，该单曝光例子有：情况A(密集的)、情况C(隔离的)和情况E(隔离的)，其中密集节距为120nn，该双重曝光例子有：情况B(密集的)和情况D(隔离的)。情况A和B比较了单曝光和根据本发明的双重曝光的密集线性能。如所示的那样，利用适当的防护，双重曝光具有与单曝光相同的过程窗口。对于具有单曝光的隔离线(情况E)，过程窗口是非常有限的。然而，利用全尺寸55nm的SB的情况D和双重曝光技术示出了DOF的显著改善。
关于本发明所提供的另一优点，注意，针对某些非常密集的器件配置，有必要在线末端之间印刷好控制的非常小的间隔。当试图印刷这样小的间隔时，本发明的工艺提供了改善的工艺宽容度。作为例子，利用本发明的DDL/DET技术来印刷6F2的DRAM核心，并且所得到的工艺宽容度与利用单曝光工艺所获得的工艺宽容度进行比较。图7a说明了使用本发明的在DRAM单元的有源层上具有主特征修整的DDL/DET技术，其中k1为0.28。在这个例子中，分别利用在DX和DY中具有90度的两个偶极模型，用于把原目标布局71转变成9％的AttPSM核心图案73和BIM修整掩膜75，该BIM修整掩膜75被用来将所连接的抗蚀剂线清理成两个独立的线末端。在图7a中也示出了所模拟的成像结果77。图7b说明了在相同单元上具有主特征修整但具有更主动的0.27的k1的例子DEL。在这种情况下，第一曝光的最佳源是X-Y非对称的QUASAR，并且第二曝光的源具有比бOUT更宽的бIN的偶极。图8a和8c说明了使用双重曝光技术所形成的得到的抗蚀剂轮廓。图8b和8d说明了使用具有最佳照明器的单曝光技术所形成的抗蚀剂轮廓。如这些图中所示，在单曝光情况下，由于线末端中差的NILS，存在要求非常主动的OPC修正的严重线末端后移(pull back)。对于单曝光工艺，很难实现与双重曝光工艺相同的印刷结果。图8e说明了在跨越有源区CD的切割线上不进行极化的情况下，使用0.85NA的模拟工艺宽容度。如所示的那样，对于0.18umDOF，双重曝光工艺与最佳单曝光相比导致33％的更大曝光宽容度。
本发明的前述示例性实施例的变型也是可能的。例如，如上已经所述的那样，本发明的双重曝光技术不限于偶极照明。在两步照明过程中可以利用不同的源形状。而且，用于第一照明的照明源的形状可以区别于用于第二形状的照明源的形状。
也应当注意到，在进一步增强成像结果的努力中，SB利用掩膜来定位，以便最好地匹配目标图案的频率。因此，在V掩膜中，定位垂直SB，以便最好地匹配要被成像的垂直特征的频率，而在H掩膜中，定位水平SB，以便最好地匹配要被成像的水平特征的频率。
在另一变型中，能为H掩膜和V掩膜中的临界尺寸分配不同相移和透射百分率。另外，也能为同一掩膜(也就是H掩膜或V掩膜)中的临界分配不同的相移和透射百分率。例如，具有其中所有宽度都小于临界尺寸的不同宽度的特征可以展示利用不同的相移和/或不同的透射率来改善的成像性能。
在又一变型中，亚分辨率光栅块(grating block)被加入到不包含设计特征(包括SB)的开口区，以便减小来自成像系统的闪光影响。
图9是说明能够实施上述照明优化的计算机系统100的框图。计算机系统100包括总线102或其它用于传送信息的通信机制和与用于处理信息的总线102耦合的处理器104。计算机系统100也包括主存储器106(诸如随机存取存储器(RAM))或其它动态存储器件，该其它动态存储器件被耦合到用于存储要由处理器104执行的信息和指令的总线102。主存储器106也可被用于在要由处理器104所执行的指令执行期间存储临时变量或其它中间信息。计算机系统100进一步包括只读存储器(ROM)108或被耦合到用于存储处理器104的静态信息和指令的总线102的其它静态存储器件。存储器件110(诸如磁盘或光盘)被设置且被耦合到用于存储信息和指令的总线102上。
计算机系统100可以通过总线102被耦合到显示器112，该显示器112诸如用于给计算机用户显示信息的阴极射线管(CRT)或平板或触摸板显示器。包括字母数字和其它键的输入装置114被耦合到用于把信息和命令选择传送给处理器104的总线102。其它类型的用户输入装置是光标控制器116(诸如鼠标、跟踪球)、或用于把方向信息和命令选择传送给处理器104和用于控制显示器112上的光标移动的光标方向键。这个输入装置典型地在两个轴(第一轴(例如x)和第二轴(例如y))上具有两个自由度，这允许该装置限定平面中的位置。触摸板(屏)显示器也可以被用作输入装置。
根据本发明的一个实施例，可以响应于执行被包含在主存储器106中的一个或多个指令的一个或多个序列的处理器104，由计算机系统100来执行分解过程。这样的指令可以从另一计算机可读介质(诸如存储器件110)读取到主存储器106中。被包含在主存储器106中的指令序列的执行使得处理器104执行在此所述的过程步骤。也可以使用多处理装置中的一个或多个处理器来执行被包含在主存储器106中的指令序列。在可替换的实施例中，硬布线电路可以代替或与软件指令结合使用来实施本发明。因此，本发明的实施例不限于硬件电路和软件的任意特定组合。
如在此所使用的术语“计算机可读介质”指参与给用于执行的处理器104提供指令的任何介质。这样的介质可以采用很多形式，这些形式包括但不限于非易失性介质、易失性介质和传输介质。非易失性介质例如包括光盘或磁盘、诸如存储器件110。易失性介质包括动态存储器、诸如主存储器106。传输介质包括同轴电缆、铜线和光纤，这包括包含总线102的电线。传输介质也可以采用声音或光波的形式、诸如在射频(RF)和红外(IR)数据通信期间所生成的那些声音或光波。计算机可读介质的一般形式例如包括软盘、软磁盘、硬盘、磁带、任何其它磁介质、CD-ROM、DVD、任何其它光介质、穿孔卡、纸带、任何其它具有孔的图案的物理介质、RAM、PROM、和EPROM、FLASH-EPROM、任何其它存储芯片或盒式磁带、如下文所描述的载波或计算机能读取的任何其它介质。
计算机可读介质的多种形式可以包括将一个或多个指令的一个或多个序列传送到用于执行的处理器104。例如，该指令可以最初地涉及远程计算机的磁盘。该远程计算机可以将指令装载到其动态存储器中并使用调制解调器把指令发送到电话线上。计算机系统100本地的调制解调器可以接收电话线上的数据并使用红外发射机来把数据转变成红外信号。被耦合到总线102的红外检测器可以接收红外信号中所承载的数据并把数据放置到总线102上。总线102把该数据传送到主存储器106，处理器104从该主存储器106中检索并执行这些指令。由主存储器106所接收到的指令可以在处理器104执行前或后可选地存储在存储器件110上。
计算机系统100也优选地包括被耦合到总线102的通信接口118。通信接口118提供耦合到被连接到本地网络122的网络链路120的双向数据通信。例如，通信接口118可以是综合业务数字网络(ISDN)卡或调制解调器，以给相应类型的电话线提供数据通信连接。作为另一例子，通信接口118可以是局域网(LAN)卡，以给兼容的LAN提供数据通信连接。也可以实施无线链路。在任何这样的实施方案中，通信接口118发送和接收承载表示各种类型信息的数字数据流的电、电磁或光信号。
网络链路120典型地通过一个或多个网络给其它数据装置提供数据通信。例如，网络链路120可以通过本地网络122为主机124提供连接或为由因特网服务提供商(ISP)126操作的数据设备提供连接。ISP126又通过遍及全世界的分组数据通信网络(现在通常称为“因特网”128)提供数据通信服务。本地网络122和因特网128都使用承载数字数据流的电、电磁或光信号。通过多种网络的信号、网络链路120上和经过通信接口118的信号(这些信号将数字数据传送到计算机系统100和从计算机系统100传输数字数据)是传输信息的载波的典型形式。
计算机系统100可以通过网络(多个网络)、网络链路120和通信接口118发送消息和接收数据(包括程序代码)。在因特网例子中，服务器130可以通过因特网128、ISP126、本地网络122和通信接口118传输针对应用程序的所请求的代码。根据本发明，一个这样下载的应用提供实施例的照明优化。当接收到代码时，可由处理器104来执行所接收到的代码，和/或将所接收到的代码存储在存储器件110中、或其它用于后来执行的非易失性存储中。如此，计算机系统100可以载波的形式获得应用代码。
图10示意性地描述了适于使用借助于本发明设计的掩膜的光刻投影设备。该设备包括：
—用于提供辐射的投影射束PB的辐射系统Ex、IL。在这个特定情况下，辐射系统也包括辐射源LA；
—配备有用于支撑掩膜MA(例如标线)的掩膜支架且被连接到用于相对于零件(item)PL精确定位掩膜的第一定位装置的第一对象台(掩膜台)MT；
—配备有用于支撑衬底W(例如涂敷有抗蚀剂的硅晶片)且被连接到用于相对于零件PL精确定位衬底的第二定位装置的第二对象台(衬底台)WT；
—用于把掩膜MA的所辐照的部分成像到衬底W的(例如包括一个或两个管芯的)目标部分C的投影系统(“透镜”)PL(例如折射、反射或反折射光学系统)。
如在此所述，该设备是透射型的(即具有透射掩膜)。然而通常也可以是反射型，例如(具有反射掩膜)。可替换地，该设备可以采用另一种构图装置作为使用掩膜的替换方案；例子包括可编程镜阵列或LCD矩阵。
源LA(例如汞灯或准分子激光器)产生辐射射束。该射束直接地或在具有横向调节装置(诸如射束扩展器Ex)之后被馈入照明系统(照明器)IL中。照明器IL可以包括用于设置射束中的强度分布的外部和/或内部辐射范围(通常分别被称为σ—外部和σ—内部)的调节装置AM。此外，通常包括多个其它构件，诸如积分器IN和电容器CO。这样，照射到掩膜MA上的射束PB在其横载面上具有所希望的均匀度和强度分布。
关于图10，应当注意，源LA可以位于光刻投影设备的壳内(通常情况是例如当源LA是汞灯时的情况)，但是也可以远离光刻投影设备，其产生的辐射射束可以(例如借助适当的导向镜)被引入到该设备中；后者情形通常是当源LA是准分子激光器(例如在KrF、ArF或F2激光的基础上)时的情况。本发明包括这两种情形。
射束PB随后截取被支撑在掩膜台MT上的掩膜MA。具有横向的掩膜MA，射束PB经过将射束PB聚焦到衬底W的目标部分C上的透镜PL。借助第二定位装置(和干涉测量装置IF)，衬底台WT可以精确地移动，例如以便在射束PB的路径上定位不同的目标部分C。类似地，例如在从掩膜库中机械检索掩膜MA之后或在扫描期间，可以使用第一定位装置相对于射束PB的路径准确地定位掩膜MA。通常，借助长行程模块(粗略定位)和短行程模块(精确定位)可以实现对象台MT、WT的移动，该长行程模块和短行程模块在图10中没有详细地描述。然而，在晶片步进机的情况下(与步进和扫描工具相反)，掩膜台MT可以仅仅被连接到短行程致动器或可以被固定。
所述工具可被用在两种不同的模式中：
—在步进模式中，掩膜台MT基本保持静止，并且整个掩膜图像一次(即单个“闪光”)被投影到目标部分C上。然后在x和/或y方向上移动衬底台WT，使得不同的目标部分C能由射束PB辐照。
—在扫描模式中，应用基本相同的情形，除了给定的目标部分C没有被曝露在单个“闪光”下。相反，掩膜台MT在给定方向(所谓的“扫描方向”，例如y方向)上以速度v移动，使得投影射束PB可以扫描掩膜图像；同时，衬底台WT同时在相同或相反方向以速度V＝Mv移动，其中M是透镜PL的放大率(典型地，M＝1/4或1/5)。这样，在不需要兼顾分辨率的情况下，可以曝光相对大的目标部分C。
虽然已经详细地描述和说明了本发明，但是应当清楚地理解，所述内容仅仅是说明和示例，而不是限制，本发明的范围仅由所附的权利要求的术语来限制。

Claims (15)

1.一种基于具有要被成像到衬底上的特征的目标图案生成互补掩膜的方法，所述互补掩膜用于多重曝光光刻成像工艺中，所述方法包括以下步骤：
对应于所述目标图案限定初始H掩膜；
对应于所述目标图案限定初始V掩膜；
在所述H掩膜中识别水平临界特征，所述水平临界特征具有比预定临界宽度更小的宽度；
在所述V掩膜中识别垂直临界特征，所述垂直临界特征具有比预定临界宽度更小的宽度；
将第一相移和第一透射百分率分配到所述水平临界特征，所述水平特征要被形成在所述H掩膜中，以便展示所述第一相移和所述第一透射百分率；
将第二相移和第二透射百分率分配到所述垂直临界特征，所述垂直特征要被形成在所述V掩膜中，以便展示所述第二相移和所述第二透射百分率；和
将铬分配到所述H掩膜和所述V掩膜中的所有非临界特征，所述非临界特征具有大于或等于所述预定临界宽度的宽度，利用铬将所述非临界特征形成在所述H掩膜和所述V掩膜中。
2.根据权利要求1所述的生成互补掩膜的方法，其中所述第一相移和所述第二相移是相等的，并且所述第一透射百分率和所述第二透射百分率是相等的。
3.根据权利要求1所述的生成互补掩膜的方法，进一步包括以下步骤：
将铬防护涂敷到所述H掩膜中的特征的垂直边缘；以及
将散射条涂敷到所述H掩膜。
4.根据权利要求1所述的生成互补掩膜的方法，进一步包括以下步骤：
将铬防护涂敷到所述V掩膜中的特征的水平边缘；以及
将散射条涂敷到所述V掩膜。
5.一种器件制造方法，其包括以下步骤：
(a)提供至少部分由辐射敏感材料层所覆盖的衬底；
(b)使用成像系统提供辐射的投影射束；
(c)生成多个掩膜，这些掩膜被用于给投影射束在其横截面赋予图案；
(d)将辐射的已构图射束投影到辐射敏感材料层的目标部分上，
其中，在步骤(c)中，所述掩膜通过包括以下步骤的方法形成：
对应于目标图案限定初始的H掩膜；
对应于所述目标图案限定初始的V掩膜；
在所述H掩膜中识别水平临界特征，所述水平临界特征具有比预定临界宽度更小的宽度；
在所述V掩膜中识别垂直临界特征，所述垂直临界特征具有比预定临界宽度更小的宽度；
将第一相移和第一透射百分率分配到所述水平临界特征，所述水平特征要被形成在所述H掩膜中，以便展示所述第一相移和所述第一透射百分率；
将第二相移和第二透射百分率分配到所述垂直临界特征，所述垂直特征要被形成在所述V掩膜中，以便展示所述第二相移和所述第二透射百分率；和
将铬分配到所述H掩膜和所述V掩膜中的所有非临界特征的步骤，所述非临界特征具有大于或等于所述预定临界宽度的宽度，所述非临界特征利用铬要被形成在所述H掩膜和所述V掩膜中。
6.根据权利要求5所述的器件制造方法，其中所述第一相移和所述第二相移是相等的，并且所述第一透射百分率和所述第二透射百分率是相等的。
7.根据权利要求5所述的器件制造方法，其中步骤(c)进一步包括以下步骤：
将铬防护涂敷到所述H掩膜中的特征的垂直边缘；以及
将散射条涂敷到所述H掩膜。
8.根据权利要求5所述的器件制造方法，其中步骤(c)进一步包括以下步骤：
将铬防护涂敷到所述V掩膜中的特征的水平边缘；以及
将散射条涂敷到所述V掩膜。
9.一种成像晶片的方法，其包括以下步骤：
限定要被成像到衬底上的目标图案；
对应于所述目标图案限定初始的H掩膜；
对应于所述目标图案限定初始的V掩膜；
在所述H掩膜中识别水平临界特征，所述水平临界特征具有比预定临界宽度更小的宽度；
在所述V掩膜中识别垂直临界特征，所述垂直临界征具有比预定临界宽度更小的宽度；
将第一相移和第一透射百分率分配到所述水平临界特征，所述水平特征要被形成在所述H掩膜中，以便展示所述第一相移和所述第一透射百分率；
将第二相移和第二透射百分率分配到所述垂直临界特征，所述垂直特征要被形成在所述V掩膜中，以便展示所述第二相移和第二透射百分率；
将铬分配到所述H掩膜和所述V掩膜中的所有非临界特征，所述非临界特征具有大于或等于所述预定临界宽度的宽度，所述非临界特征利用铬要被形成在所述H掩膜和所述V掩膜中；
利用第一源照明成像所述H掩膜；和
利用第二源照明成像所述V掩膜。
10.根据权利要求9所述的成像晶片的方法，其中所述第一相移和所述第二相移是相等的，并且所述第一透射百分率和所述第二透射百分率是相等的。
11.根据权利要求9所述的成像晶片的方法，进一步包括以下步骤：
将铬防护涂敷到所述H掩膜中的特征的垂直边缘；以及
将散射条涂敷到所述H掩膜。
12.根据权利要求9所述的成像晶片的方法，进一步包括以下步骤：
将铬防护涂敷到所述V掩膜中的特征的水平边缘；以及
将散射条涂敷到所述V掩膜。
13.根据权利要求9所述的成像晶片的方法，其中所述第一源照明和所述第二源照明是偶极照明。
14.根据权利要求9所述的成像晶片的方法，其中所述第一源照明是偶极照明而所述第二源照明是非偶极照明。
15.根据权利要求14所述的成像晶片的方法，其中所述第二源照明是QUASAR照明或环状照明之一。
CN2006100996357A 2005-04-12 2006-04-12 执行双重曝光光刻的方法、程序产品和设备 Expired - Fee Related CN1908812B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US67028505P 2005-04-12 2005-04-12
US60/670285 2005-04-12

Publications (2)

Publication Number Publication Date
CN1908812A CN1908812A (zh) 2007-02-07
CN1908812B true CN1908812B (zh) 2012-02-22

Family

ID=36648642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100996357A Expired - Fee Related CN1908812B (zh) 2005-04-12 2006-04-12 执行双重曝光光刻的方法、程序产品和设备

Country Status (8)

Country Link
US (4) US7681171B2 (zh)
EP (1) EP1712954B1 (zh)
JP (2) JP4617272B2 (zh)
KR (1) KR100899359B1 (zh)
CN (1) CN1908812B (zh)
DE (1) DE602006014319D1 (zh)
SG (1) SG126877A1 (zh)
TW (1) TWI334962B (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1889195A4 (en) * 2005-05-20 2012-09-12 Cadence Desing Systems Inc PRODUCTION-DESIGN DESIGN AND DESIGNED PRODUCTION
US7395516B2 (en) 2005-05-20 2008-07-01 Cadence Design Systems, Inc. Manufacturing aware design and design aware manufacturing
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
EP2267530A1 (en) * 2006-04-06 2010-12-29 ASML MaskTools B.V. Method and apparatus for performing dark field double dipole lithography
KR100735535B1 (ko) * 2006-07-10 2007-07-04 삼성전자주식회사 마스크 제작 방법
US7966585B2 (en) * 2006-12-13 2011-06-21 Mentor Graphics Corporation Selective shielding for multiple exposure masks
US7802226B2 (en) 2007-01-08 2010-09-21 Mentor Graphics Corporation Data preparation for multiple mask printing
JP5220317B2 (ja) * 2007-01-11 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7934177B2 (en) * 2007-02-06 2011-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for a pattern layout split
US7888705B2 (en) 2007-08-02 2011-02-15 Tela Innovations, Inc. Methods for defining dynamic array section with manufacturing assurance halo and apparatus implementing the same
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
TWI426343B (zh) * 2007-05-17 2014-02-11 Lg Innotek Co Ltd 一種具有多個半透射部分之半色調網點光罩及其製造方法
US8713483B2 (en) 2007-06-05 2014-04-29 Mentor Graphics Corporation IC layout parsing for multiple masks
DE102007042272B4 (de) * 2007-09-06 2009-09-24 Vistec Semiconductor Systems Gmbh Verfahren zur Korrektur der durch die Verzeichnung eines Objektivs verursachten Messfehler
US7785946B2 (en) * 2007-09-25 2010-08-31 Infineon Technologies Ag Integrated circuits and methods of design and manufacture thereof
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
SG10201608214SA (en) 2008-07-16 2016-11-29 Tela Innovations Inc Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US9122832B2 (en) * 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
US8184897B2 (en) * 2008-10-02 2012-05-22 Synopsys, Inc. Method and apparatus for determining an optical threshold and a resist bias
US20100129617A1 (en) * 2008-11-21 2010-05-27 Corrigan Thomas R Laser ablation tooling via sparse patterned masks
KR101095680B1 (ko) * 2008-12-26 2011-12-19 주식회사 하이닉스반도체 후면 위상 격자 마스크 및 그 제조 방법
KR20100083989A (ko) * 2009-01-15 2010-07-23 삼성전자주식회사 반도체 장치의 제조에 이용되는 포토 마스크
US8327301B2 (en) * 2009-02-03 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Routing method for double patterning design
US8416393B2 (en) 2009-04-02 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Cross quadrupole double lithography method and apparatus for semiconductor device fabrication using two apertures
US8321818B2 (en) * 2009-06-26 2012-11-27 International Business Machines Corporation Model-based retargeting of layout patterns for sub-wavelength photolithography
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US8146026B2 (en) * 2009-11-17 2012-03-27 International Business Machines Corporation Simultaneous photolithographic mask and target optimization
US8230372B2 (en) 2009-12-03 2012-07-24 International Business Machines Corporation Retargeting for electrical yield enhancement
US8331646B2 (en) 2009-12-23 2012-12-11 International Business Machines Corporation Optical proximity correction for transistors using harmonic mean of gate length
US20110212403A1 (en) * 2010-02-26 2011-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for enhanced dipole lithography
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
US8580675B2 (en) * 2011-03-02 2013-11-12 Texas Instruments Incorporated Two-track cross-connect in double-patterned structure using rectangular via
US8575020B2 (en) 2011-03-02 2013-11-05 Texas Instruments Incorporated Pattern-split decomposition strategy for double-patterned lithography process
JP6140616B2 (ja) * 2011-03-02 2017-05-31 日本テキサス・インスツルメンツ株式会社 ダブルパターニングされるリソグラフィプロセスのためのパターン分割分解ストラテジー
JP5750476B2 (ja) * 2013-07-22 2015-07-22 東京応化工業株式会社 レジストパターン形成方法
CN104749873B (zh) * 2013-12-31 2019-09-03 中芯国际集成电路制造(上海)有限公司 用于多构图工艺的光学临近修正方法
TWI575306B (zh) 2014-09-16 2017-03-21 聯華電子股份有限公司 光學鄰近修正之驗證方法
TWI530988B (zh) * 2014-11-18 2016-04-21 華亞科技股份有限公司 具有非典型圖案之光阻、使用此光阻蝕刻基材之方法與所得之蝕刻洞
US9524361B2 (en) 2015-04-20 2016-12-20 United Microelectronics Corp. Method for decomposing a layout of an integrated circuit
KR102495912B1 (ko) * 2018-08-10 2023-02-03 삼성전자 주식회사 표준 셀을 포함하는 집적 회로 및 이를 제조하기 위한 방법
US11320742B2 (en) * 2018-10-31 2022-05-03 Taiwan Semiconductor Manufacturing Company Ltd. Method and system for generating photomask patterns
CN112366203B (zh) * 2020-10-23 2023-01-03 福建省晋华集成电路有限公司 图案布局以及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5472814A (en) * 1994-11-17 1995-12-05 International Business Machines Corporation Orthogonally separated phase shifted and unphase shifted mask patterns for image improvement
EP1385052A2 (en) * 2002-07-26 2004-01-28 ASML Masktools B.V. Orientation dependent shielding for use with dipole illumination techniques

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5357311A (en) * 1991-02-25 1994-10-18 Nikon Corporation Projection type light exposure apparatus and light exposure method
JP3146500B2 (ja) * 1991-02-28 2001-03-19 株式会社ニコン 露光方法、半導体素子の形成方法、及びフォトマスク
JP2682436B2 (ja) * 1994-03-29 1997-11-26 日本電気株式会社 レジストパタ−ンの形成方法
US6150058A (en) 1998-06-12 2000-11-21 Taiwan Semiconductor Manufacturing Company Method of making attenuating phase-shifting mask using different exposure doses
US6518180B1 (en) * 1998-10-23 2003-02-11 Hitachi, Ltd. Method for fabricating semiconductor device and method for forming mask suitable therefor
US20040142252A1 (en) * 1999-04-29 2004-07-22 Skrobis Amy V. Method of machining glass
US6207333B1 (en) * 1999-07-29 2001-03-27 International Business Machines Corporation Mask with attenuating phase-shift and opaque regions
TW587199B (en) * 1999-09-29 2004-05-11 Asml Netherlands Bv Lithographic method and apparatus
KR100313280B1 (ko) * 1999-10-25 2001-11-07 한신혁 반도체 장치의 전도배선 마스크 제조방법
TW512424B (en) 2000-05-01 2002-12-01 Asml Masktools Bv Hybrid phase-shift mask
US6553562B2 (en) * 2001-05-04 2003-04-22 Asml Masktools B.V. Method and apparatus for generating masks utilized in conjunction with dipole illumination techniques
TW530336B (en) * 2001-08-21 2003-05-01 Asml Masktools Bv Lithographic method and lithographic apparatus
US7026081B2 (en) 2001-09-28 2006-04-11 Asml Masktools B.V. Optical proximity correction method utilizing phase-edges as sub-resolution assist features
JP4171647B2 (ja) 2001-11-28 2008-10-22 エーエスエムエル マスクツールズ ビー．ブイ． プロセス・ラチチュードを改善するために利用した補助形態を除去する方法
SG114607A1 (en) * 2002-03-25 2005-09-28 Asml Masktools Bv Method and apparatus for performing rule gate shrink utilizing dipole illumination
JP4102701B2 (ja) 2002-03-25 2008-06-18 エーエスエムエル マスクツールズ ビー．ブイ． クロムレス相リソグラフィのために半導体デバイス・パターンを相領域とクロム領域に分解するための方法および装置
AU2003240931A1 (en) * 2002-05-29 2003-12-19 Massachusetts Institute Of Technology A method for photolithography using multiple illuminations and a single fine feature mask
US6807662B2 (en) 2002-07-09 2004-10-19 Mentor Graphics Corporation Performance of integrated circuit components via a multiple exposure technique
US6711732B1 (en) * 2002-07-26 2004-03-23 Taiwan Semiconductor Manufacturing Company Full sized scattering bar alt-PSM technique for IC manufacturing in sub-resolution era
TWI274969B (en) * 2002-09-11 2007-03-01 Asml Masktools Bv Method and computer program product of generating masks and mask generated thereby, device manufacturing method and device manufactured thereby, and method of printing pattern
JP4393049B2 (ja) 2002-09-17 2010-01-06 キヤノン株式会社 走査光学系及びそれを用いた画像形成装置
SG137657A1 (en) * 2002-11-12 2007-12-28 Asml Masktools Bv Method and apparatus for performing model-based layout conversion for use with dipole illumination
DE10310137B4 (de) * 2003-03-07 2010-08-19 Qimonda Ag Satz von wenigstens zwei Masken zur Projektion von jeweils auf den Masken gebildeten und aufeinander abgestimmten Strukturmustern und Verfahren zur Herstellung der Masken
SG111289A1 (en) * 2003-11-05 2005-05-30 Asml Masktools Bv A method for performing transmission tuning of a mask pattern to improve process latitude
US20050214651A1 (en) * 2004-03-25 2005-09-29 Yuan-Hsun Wu Aperture plate for optical lithography systems

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5472814A (en) * 1994-11-17 1995-12-05 International Business Machines Corporation Orthogonally separated phase shifted and unphase shifted mask patterns for image improvement
EP1385052A2 (en) * 2002-07-26 2004-01-28 ASML Masktools B.V. Orientation dependent shielding for use with dipole illumination techniques

Also Published As

Publication number Publication date
TWI334962B (en) 2010-12-21
KR100899359B1 (ko) 2009-05-27
CN1908812A (zh) 2007-02-07
JP4717153B2 (ja) 2011-07-06
SG126877A1 (en) 2006-11-29
KR20060108245A (ko) 2006-10-17
DE602006014319D1 (de) 2010-07-01
US8910091B2 (en) 2014-12-09
US20060277521A1 (en) 2006-12-07
US7681171B2 (en) 2010-03-16
US20130055171A1 (en) 2013-02-28
US20100221669A1 (en) 2010-09-02
JP2006293381A (ja) 2006-10-26
US20150095858A1 (en) 2015-04-02
EP1712954B1 (en) 2010-05-19
US8122391B2 (en) 2012-02-21
JP2010256935A (ja) 2010-11-11
JP4617272B2 (ja) 2011-01-19
EP1712954A1 (en) 2006-10-18
TW200702902A (en) 2007-01-16

Similar Documents

Publication Publication Date Title
CN1908812B (zh) 执行双重曝光光刻的方法、程序产品和设备
US8111921B2 (en) Method and apparatus for performing model-based OPC for pattern decomposed features
KR100961686B1 (ko) 모델-기반 스캐너 튜닝을 수행하는 방법
JP5032948B2 (ja) Ｄｐｔプロセスで用いられるパターン分解を行うための方法、プログラムおよび装置
US8792147B2 (en) Method, program product and apparatus for creating optimal test patterns for optical model calibration and for selecting suitable calibration test patterns from an arbitrary layout
KR100875232B1 (ko) 개선된 ｃｐｌ 마스크 및 상기 마스크를 생성하는 방법 및 프로그램물

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ASML HOLLAND CO., LTD.

Free format text: FORMER OWNER: ASML FRISKET TOOLS B.V.

Effective date: 20140211

TR01 Transfer of patent right

Effective date of registration: 20140211

Address after: Holland Weide Eindhoven

Patentee after: ASML Holland Co., Ltd.

Address before: Holland Weierde Eindhoven

Patentee before: ASML Frisket Tools B.V.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120222

Termination date: 20170412

CF01 Termination of patent right due to non-payment of annual fee