KR100699941B1 - 반도체장치의 제조방법과 그에 적합한 마스크의 작성방법 - Google Patents

반도체장치의 제조방법과 그에 적합한 마스크의 작성방법 Download PDF

Info

Publication number
KR100699941B1
KR100699941B1 KR1020017004809A KR20017004809A KR100699941B1 KR 100699941 B1 KR100699941 B1 KR 100699941B1 KR 1020017004809 A KR1020017004809 A KR 1020017004809A KR 20017004809 A KR20017004809 A KR 20017004809A KR 100699941 B1 KR100699941 B1 KR 100699941B1
Authority
KR
South Korea
Prior art keywords
pattern
mask
openings
wiring
delete delete
Prior art date
Application number
KR1020017004809A
Other languages
English (en)
Other versions
KR20010106521A (ko
Inventor
후쿠다히로시
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20010106521A publication Critical patent/KR20010106521A/ko
Application granted granted Critical
Publication of KR100699941B1 publication Critical patent/KR100699941B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/30Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2022Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Abstract

랜덤 배선패턴의 말단, 각부, 교차부 등의 접속노드를 추출한 위상시프트 마스크와, 그 이외의 영역을 노광하기 위한 위상시프트 마스크를 투영노광계를 통해 동일 레지스트막에 다중노광한다. 또는, 임의의 패턴을 2에서 4장의 위상시프트 마스크에 양자화하여 동일하게 다중노광한다.
이것에 의해, 광 리소그래피에 의해 논리 LSI의 배선피치 축소가 가능하게 되며, 배선지연을 억제한 고성능 LSI를 저(低)코스트, 고(高)스루풋으로 제조 가능하게 된다.

Description

반도체장치의 제조방법과 그에 적합한 마스크의 작성방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE AND METHOD FOR FORMING MASK SUITABLE THEREFOR}
본 발명은, 반도체장치의 제조방법, 특히 로직계 반도체집적회로를 포함하는 반도체장치의 제조공정에 이용되는 패턴을 형성하는 방법과 마스크 작성방법에 관한 것이다.
반도체집적회로(LSI)의 고성능화 및 고집적화는, 회로패턴의 미세화에 의해 달성되어져 왔다. 특히 로직계 LSI에서는, 그 동작속도(동작주파수)는 트랜지스터 게이트길이(Lg)의 축소에 의해 향상되어져 왔다. 그러나, 칩규모의 확대와 시스템의 복잡화에 따라 칩내의 총 배선길이가 급격하게 증대하고, 배선저항 및 용량에 의한 속도저하(배선지연)가 회로 전체의 성능을 율속하게 되어 졌다. 이것을 해결하기 위해서는, 배선피치(인접하는 배선 중심간의 최소 간격 혹은 배선주기)의 미세화에 따라 칩규모를 축소하고, 총 배선길이를 억제하는 것이 중요하게 되어 있다.
이들의 회로형성에는, 현재, 광 리소그래피(축소투영노광법)가 이용되고 있으며, 그 해상도 향상은 노광파장의 단파장화와 투영렌즈 개구수 증대로 달성되어 져 왔다. 상기 배선피치의 추이는, 현재 KrF 엑시머 레이저 노광장치(파장 248㎚)를 이용하여 0.8에서 0.5미크론에 달하고 있으며, 또 ArF 엑시머 레이저 노광장치(파장 193㎚)를 이용하여 0.4에서 0.35미크론 정도까지 달성 가능하다고 생각되지만, 그 앞은 종래의 원자외선을 이용한 축소투영 노광법에서는 실현 곤란하다고 예상된다. 그래서, 더욱 미세한 패턴을 실현하기 위한 방법으로서, 전자선 묘화법, X선 노광법 등이 검토되고 있다. 그러나, 일반적으로 전자선 묘화법에서는 각각의 패턴을 순차 묘화해가기 때문에 팽대(膨大)한 시간을 필요로 한다. 이 문제를 해결하기 위해서, 어느 정도의 규모(예컨대 5미크론각 정도)의 패턴을 일괄하여 전사할 수 있는 셀 프로젝션(cell projection)법이 검토되고 있지만, 설정 가능한 패턴의 종류가 한정되기 때문에, 팽대한 패턴의 종류를 필요로 하는 논리 LSI의 랜덤 배선패턴 등에서는 반드시 효과적이지는 않다(또한, 본 명세서에서는 이하, 랜덤이라는 말을 주기적이지 않다 라는 의미로 사용하는 것으로 한다). 또, 대면적 마스크를 스캔 노광 가능한 SCALPEL법이 검토되고 있지만, 달성 가능한 스루풋(throughput)은 최대 8인치 웨이퍼로 10장 정도로 생각되어 지며, 현상광 리소그래피의 1/10정도에 그친다. 한편, X선 노광법에서는, 충분한 정밀도를 가지는 마스크를 실현하는 것이 곤란하다는 문제가 있다.
한편, 광 리소그래피에서 광학계를 바꾸지 않고 그 해상성능을 향상하는 방법으로서, 위상시프트 마스크가 알려져 있다. 이 방법은, 마스크 상의 특정의 개구부를 투과하는 광의 위상을 제어함으로써(통상 반전시킴), 광학계의 해상도를 종래 마스크를 이용한 경우와 비교하여 현격하게 향상한다. 위상시프트 마스크에는 여러 가지 종류가 존재하지만, 그 중 해상도 향상효과가 가장 큰 것이 주기형 위상시프트법이다. 위상시프트법에 대해서는, 예컨대, Handbook of Microlithography, Micromachining, and Microfabrication, Vol. 1: Microlithography(SPIE Press, 1997, Bellingham) pp. 71-82에 서술되어 있다. 주기형 위상시프트법은 그 이름과 같이, 주기적 패턴에 대해서는 적용이 쉽지만, 일반적으로 임의형상의 패턴에 대해서는 반드시 적용 가능하지는 않다. 예컨대, コ의 모양의 패턴이나 3개의 개구패턴이 서로 최근접 거리로 배치되어 있는 경우에는 위상배치가 곤란하다. 위상배치가 곤란한 패턴의 일예를 도 1에 나타낸다.
이것에 대해, 임의형상의 패턴을 전사 가능하게 하기 위해서 위상시프트 마스크를 포함하는 복수의 마스크를 동일 레지스트막에 다중노광하는 방법이, 일본국 특허 제2650962 및 제2638561호에서 본 발명자들에 의해 출원되어 있다. 이 방법은, 특히 극히 조밀한 선 패턴을 고정밀도로 선폭을 제어하여 형성할 필요가 있는 논리 LSI의 게이트 가공 등에 응용되고 있다. 즉, 게이트의 양측의 개구부의 위상이 반전하도록 위상시프터(마스크 상에서 위상을 반전시키는 영역)를 배치함으로써, 게이트 패턴의 해상도, 선폭 정밀도, 초점 심도 등을 큰 폭으로 개선할 수 있다. 그러나, 시프터(shifter)의 에지(edge)부분이 불필요한 패턴으로서 전사되어 버리기 때문에, 이것을 방지하기 위해 원래의 설계패턴을 2장의 마스크 패턴으로 분해하여 다중노광한다. 상기 2장의 마스크 각각 위의 패턴은 도형 연산에 의해 원래의 설계패턴에서 자동생성 가능하다.
또, 위상회복법을 이용하여, 다중노광에 의해 임의의 패턴을 형성 가능한 2 장의 위상시프트 마스크를 생성하는 방법이 Y.C.Pati들에 의해 제안되어 있다(SPIE: Optical/Laser Microlithography Ⅶ, SPIE Vol. 2197(1994) pp. 314-317). 이것에 의하면, 원리적으로는 2장의 위상시프트 마스크의 다중노광에 의해 임의의 패턴을 실현 가능하다는 것이 증명되어 있다.
또, 종횡패턴으로 이루어지는 임의의 패턴을, 종패턴과 횡패턴으로 분해하여, 각각을 1차원적인 주기형 위상시프트로 하여, 양자를 다중노광하는 방법이, B.J.Lin등에 의해 제안되어 있다(일본국 공개특허공보, 특개평 8-227140).
또, 위상마스크를 랜덤패턴으로 적용하기 위해, 심볼릭 레벨에서의 도형에 대해 위상배치를 행하며, 그후 도형간의 위상관계에 따라 컴팩션(compaction)을 행함으로써, 위상모순을 회피하는 방법이, 오오이(大井) 등에 의해 제안되어 있다(Japanese Journal of Applied Physics, Vol.33 (1994) pp. 6774-6778). 이 방법은, 위상모순처에 대해 패턴 치수를 완화함으로써 해결하는 것으로, 설계마스크 패턴 자체의 변경을 동반한다. 또, 2장 마스크의 다중노광을 이용하는 것은 아니다.
그러나, 상술과 같이, 전자선 묘화법에서는, 논리 LSI의 배선층이나 활성층과 같은 랜덤패턴을 현실적인 스루풋으로 형성하는 것은 극히 곤란하다고 말하지 않을 수 없다.
한편, 랜덤패턴에서는 주기형 위상시프트법을 적용하는 것도 곤란하다. 특히, 최근의 논리 LSI는 사람 손으로 설계 가능한 규모를 초과해 있으며, 자동배치배선법을 이용하여 설계된다. 따라서, 위상시프트 마스크 생성도 자동생성된 팽대 한 패턴 데이터에 대해 행할 필요가 있으며, 이것을 사람 손에 의해 시행착오를 거치면서 행하는 것은 비현실적이다. 그러나, 전술의 위상회복법을 이용한 위상배치법은 팽대한 설계량을 필요로 하므로, 상기 대규모 데이터에 대해 실용적인 시간내에 처리를 행하는 것은 곤란하며, 또 생성된 마스크 패턴이 복잡하므로, 실제의 마스크 제조상의 한계 등이 반드시 고려되지 않는다는 문제가 있다.
또, 심볼릭 레벨에서 위상배치 후 컴팩션을 행하는 방법은, 위상모순부의 치수를 완화하므로 회로 미세화에 역행한다.
또, 패턴을 종횡방향으로 분해하는 방법에서는, 논리 LSI의 랜덤배선에서의 일반적인 패턴에 대응하는 것이 곤란하다. 예컨대, 도 1의 패턴을 종횡방향으로 분해하면 도 2의 2장의 마스크(V 및 H)가 생성되지만, 이 경우, 예컨대 마스크(H)에서의 2개의 개구부(X1과 X2) 사이의 위상모순은 해소되지 않는다. 상기 공지예에는, 유사한 케이스에 대해 마스크 상의 개구패턴(X1과 X2)을 더욱 2장의 마스크로 분배하는 사고방식이 시준되어 있지만, 이 경우 X1과 X2는 인코히런트(incoherent) 합이 되므로 이들을 명확하게 분리하는 것은 곤란하다. 또, 이를 위한 일반적인 지침이 부여되어 있는 것이 아니므로, 전술과 같이 사람 손으로의 작업이 실질적으로 불가능하게 팽대한 랜덤패턴을 포함하는 대규모 LSI 패턴에 적용하는 것은 곤란하다.
이상, 지금까지 랜덤 배선패턴에 주기형 위상시프트법을 적용하기 위한 일반적 또 현실적인 방법은 없었다. 이 때문에, (1) 논리 LSI의 회로패턴의 미세화 및 칩면적의 축소는 종래 마스크를 이용한 광 리소그래피의 배선피치의 한계에 의해 율속되어 버린다, (2) 종래 마스크를 이용한 광 리소그래피의 한계를 넘은 배선피치 축소를 달성하려고 하면 스루풋이 극히 낮은 전자선 묘화법을 사용하지 않으면 안된다는 문제가 있었다.
(발명의 상세한 설명)
본 발명의 제1의 목적은, 논리 LSI에서의 활성층이나 배선층 등의 랜덤패턴에 주기형 위상시프트법을 적용 가능하게 함으로써, 광 리소그래피를 이용하여 종래법의 한계를 넘은 미세주기배선 등을 달성할 수 있는 패턴 형성방법을 제공하는데 있다.
본 발명의 제2의 목적은, 설계된 패턴 자체를 변경하지 않고 상기 랜덤패턴에 주기형 위상시프트법을 적용 가능하게 하기 위해 필요한 마스크를 생성하기 위한 일반적인 방법을 제공하는 것, 또, 상기 마스크를 위한 패턴생성을 현실적인 시간내에서 대규모 LSI규모의 패턴에 대해 자동적으로 행하기 위한 계산방법을 제공하는데 있다.
본 발명의 제3의 목적은, 상기 패턴 형성방법과 상기 마스크를 이용함으로써, 종래 광 리소그래피에서는 현실적으로 곤란하다고 생각되어져 온 미세한 배선패턴을 가지는 반도체장치(특히 랜덤한 배선패턴을 가지는 논리 LSI)를 저(低)코스트 또 고(高)스루풋으로 제조하는 방법을 제공하는데 있다. 또, 상기 논리 LSI의 배선피치를 축소함으로써, 칩면적을 축소하고, 배선지연을 억제한 고성능 LSI의 제조방법을 제공하는데 있다.
(발명의 개시)
< 해결수단 >
상기 제1의 목적은, 복수의 선모양(복수의 선을 가지는 끊어진 선모양 패턴(broken-line-shaped pattern) 등), 접는 선모양, 혹은 분기를 포함하는 접는 선모양의 도형을 포함하는 소망의 패턴을, 마스크를 투과한 광을 광학계를 통해 기판 상에 형성한 레지스트막에 투영노광함으로써 상기 기판 상에 형성할 때, 상기 패턴의 단부, 또는 각부, 또는 교차부에 상당하는 격자점을 거의 중심으로 하는 개구부를 포함하는 제1의 마스크와, 제2의 마스크를 상기 레지스트막에 다중노광함으로써 달성된다. 상기 선모양, 접는 선모양, 혹은 분기를 포함하는 선모양의 도형을 포함하는 소망의 패턴은, 소정의 격자 상의 격자점을 상기 격자에 따라 이어지도록 배치된 패턴인 것이 바람직하다. 또, 상기 제1, 제2의 마스크는 위상시프트 마스크로 하는 것이 바람직하다.
상기 제1의 마스크로서는, 예컨대 상기 설계패턴에 포함되는 상기 격자의 각 격자점 위치를 거의 중심으로 하는 개구부를 가지고 또 일정거리 내에 인접하는 상기 개구부를 투과하는 광의 위상이 서로 반전하는 위상시프트 마스크를, 제2의 마스크로서는, 상기 패턴에 포함되는 격자 상에서 일방향에 인접하는 격자점과 격자점의 중간점을 거의 중심으로 하는 개구부를 가지고 또 일정거리 내에 인접하는 상기 개구부의 각각을 투과하는 광의 위상이 서로 반전하는 위상시프트 마스크를 생각할 수 있다. 또, 상기 패턴에 포함되는 격자 상에서 상기 일방향과 수직인 방향으로 인접하는 격자점과 격자점의 중간점을 거의 중심으로 하는 개구부를 가지고, 또 일정거리 내에 인접하는 개구부를 투과하는 광의 위상이 서로 반전하는 제3의 위상시프트 마스크를 다중노광해도 좋다.
또, 제1의 마스크로서, 상기 선모양 패턴의 단부(ends) 또는 각부(corner) 또는 교차부(intersection)에 상당하는 격자점 또는 상기 격자점의 최근접 격자점을 거의 중심으로 하는 개구부를 가지고 또 일정거리 내에 인접하는 개구부의 각각을 투과하는 광의 위상이 서로 반전하는 위상시프트 마스크를, 제2의 마스크로서, 상기 격자점의 사이를 횡방향 또는 종방향의 어느 일방향으로 이어지도록 선패턴을 개구라 하고, 또 상기 일방향과 수직인 방향으로 일정거리 내에 있는 개구부의 각각을 투과하는 광의 위상이 서로 반전하는 위상시프트 마스크를 이용해도 좋다. 원래의 패턴이 종횡의 양방향을 포함하는 경우에는, 상기 제2의 마스크의 선패턴과 수직인 방향으로 상기 격자점을 잇는 선패턴을 개구라 하고, 또 상기 방향과 수직인 방향으로 일정거리 이내에 있는 개구부의 각각을 투과하는 광의 위상이 서로 반전하는 제3의 위상시프트 마스크를, 더 다중노광해도 좋다.
또, 제1의 마스크로서, 상기 선모양 패턴의 단부 또는 각부 또는 교차부에 상당하는 격자점 또는 상기 격자점의 최근접 격자점을 거의 중심으로 하는 개구부를 가지고 또 일정거리 내에 인접하는 개구부의 각각을 투과하는 광의 위상이 서로 반전하는 위상시프트 마스크를, 제2의 마스크로서, 상기 선모양 패턴 또는 선상 패턴의 단부를 제외하는 영역에 개구를, 상기 개구 이외의 영역에 노광광이 감쇄하여 투과하는 부분투과영역을 가지고, 또 상기 부분투과영역을 투과한 광의 위상이 상기 개구를 투과한 광의 위상에 대해 거의 반전하는 하프톤(half-tone)형 위상시프트 마스크를 이용해도 좋다. 또, 제1의 마스크로서 개구부는 그대로하고 그 차광부를 상기 제2의 마스크와 같이 부분투과형역 대신에 하프톤형 위상시프트 마스크를 이용해도 좋다. 이들의 하프톤형 위상시프트 마스크는 변형조명법을 이용하여 노광하는 것이 바람직하다.
또, 상기 제1의 목적은, 임의 도형패턴을, 마스크를 투과한 광을 광학계를 통해 기판 상에 형성한 레지스트막에 투영노광함으로써 상기 기판 상에 형성할 때, 상기 도형패턴의 존재영역을, 소정의 격자를 이용하여 분할하고, 상기 격자의 최소 요소를 종횡방향으로 하나 건너 추출함으로써, 격자로 분할된 전영역을 A, B, C, D의 4개의 부분영역으로 분할하고, 상기 A, B, C, D에 속하는 격자의 최소 요소의 각각에 대해, 상기 각 요소와 상기 도형패턴의 공통영역이 각 요소내에서 점유하는 비율에 따른 치수의 개구패턴을 상기 요소의 거의 중심 부근에 생성하고, A에 속하는 상기 최소 요소에서 생성한 개구를 가지고 또 일정거리 이내에 인접하는 개구를 투과한 광의 위상이 서로 반전하는 제1의 위상시프트 마스크, B에 속하는 상기 최소 요소에서 생성한 개구를 가지고 또 일정거리 이내에 인접하는 개구를 투과한 광의 위상이 서로 반전하는 제2의 위상시프트 마스크, C에 속하는 상기 최소 요소에서 생성한 개구를 가지고 또 일정거리 이내에 인접하는 개구를 투과한 광의 위상이 서로 반전하는 제3의 위상시프트 마스크, D에 속하는 상기 최소 요소에서 생성한 개구를 가지고 또 일정거리 이내에 인접하는 개구를 투과한 광의 위상이 서로 반전하는 제4의 위상시프트 마스크 내의, 적어도 어느 2개 이상의 마스크를 다중노광함으로써 달성된다. 상기 임의 도형패턴은, 상기 격자상의 임의의 최소 요소의 임의의 조합에 의해 구성되게 하는 것이 바람직하다.
상기 제2의 목적은, 소정의 격자 상의 격자점을 상기 격자에 따라 이어지도록 배치된 설계패턴을 포함하는 소망의 패턴을, 복수의 위상마스크를 광학계를 통 해 기판 상에 다중노광함으로써 형성하기 위한, 상기 위상마스크 패턴을 생성할 때, 상기 설계패턴에 포함되는 각 격자점 위치를 거의 중심으로 하는 개구부와, 종횡방향으로 일정거리 이내에 인접하는 상기 개구부에 대해 투과광의 위상을 서로 반전시키는 위상시프터를 포함하는 제1의 마스크패턴을 생성하고, 상기 설계패턴에 포함되는 격자에서 횡방향에 인접하는 격자점 사이의 중점(中点)을 거의 중심으로 하는 개구부와, 종횡방향으로 일정거리 내에 인접하는 상기 개구부에 대해 투과광의 위상을 서로 반전시키는 위상시프터를 포함하는 제2의 마스크 패턴을 생성하고, 상기 설계패턴에 포함되는 격자에서 종방향에 인접하는 격자점 사이의 중점을 거의 중심으로 하는 개구부와, 종횡방향으로 일정거리 이내에 인접하는 상기 개구부에 대해 투과광의 위상을 서로 반전시키는 위상시프터를 포함하는 제3의 마스크 패턴을 생성함으로써 달성된다.
또는, 상기 설계패턴의 단부 또는 각부 또는 교차부에 상당하는 격자점(이들을 총칭하여 접속노드라고 부름), 또는 그 주변의 격자점(주변노드라고 부름)을 거의 중심으로 하는 개구부와, 종횡방향으로 일정거리 내에 인접하는 상기 개구부에 대해 투과광의 위상을 서로 반전시키는 위상시프터를 포함하는 제1의 마스크 패턴을 생성하고, 상기 설계패턴 내에서 횡방향으로 상기 접속노드 사이를 메우는 개구부와, 종방향으로 일정거리 내에 인접하는 상기 개구부에 대해 투과광의 위상을 서로 반전시키는 위상시프터를 포함하는 제2의 마스크 패턴을 생성하고, 상기 설계패턴 내에서 종방향으로 상기 접속노드 사이를 메우는 개구부와, 횡방향으로 일정거리 내에 인접하는 상기 개구부에 대해 투과광의 위상을 서로 반전시키는 위상시프터를 포함하는 제3의 마스크 패턴을 생성함으로써 달성된다.
또는, 상기 접속노드 또는 상기 주변노드를 거의 중심으로 하는 개구부와, 종횡방향으로 일정거리 내에 인접하는 상기 개구부에 대해 투과광의 위상을 서로 반전시키는 위상시프터를 포함하는 제1의 마스크 패턴을 생성하고, 상기 설계패턴 내에서 종횡방향 각각에 상기 접속노드 사이를 메우는 개구, 및, 상기 개구 이외의 영역에 노광광을 감쇄하여 투과시키고, 또 투과광의 위상을 상기 개구를 투과한 광의 위상에 대해 거의 반전시키는 하프톤 투과영역을 포함하는 제2의 마스크 패턴을 생성함으로써 달성된다.
또, 상기 제3의 목적은, 주기성을 가지지 않는 배선패턴을 포함하는 반도체 집적회로를 제조할 때, 상기 배선패턴에 대해, 복수 매의 위상시프트 마스크를 생성하고, 이것을 동일 레지스트층에 다중노광함으로써, 상기 배선패턴을 형성하는 것에 의해 달성된다.
< 효과 >
본 발명에 의하면, 랜덤 배선패턴의 말단, 각부, 교차부 등의 접속노드를 추출한 위상시프트 마스크와, 그외의 영역을 노광하기 위한 위상시프트 마스크를 투영광학계를 통해 동일 레지스트막에 다중노광함으로써, 논리 LSI의 배선 등의 랜덤 패턴에 대해서도 주기형 위상시프트 마스크의 해상도를 실현할 수 있으므로, 광 리소그래피에 의해 논리 LSI의 배선피치 축소가 가능하게 되며, 배선지연을 억제한 고성능 LSI를 저코스트, 고스루풋으로 제조 가능하게 된다.
도 1은, 위상시프트법 적용 곤란한 패턴의 일예를 모식적으로 나타낸 도면,
도 2는, 종래법에 의한 마스크 패턴을 모식적으로 나타낸 도면,
도 3은, 전형적인 배선패턴의 평면적 특징을 설명하기 위한 모식도,
도 4는, 본 발명의 일반적 원리를 나타내기 위한 모식도,
도 5는, 본 발명의 일반적 원리를 나타내기 위한 모식도,
도 6은, 본 발명의 일실시예에 의한 배선패턴 형성용 마스크 패턴의 생성방법을 나타내는 모식도,
도 7은, 본 발명의 일실시예에 의한 배선형성공정을 나타내는 모식도,
도 8은, 본 발명의 일실시예에 의해 형성된 배선패턴의 특성을 나타내는 도면,
도 10은, 본 발명의 다른 다른 실시예의 원리를 나타내기 위한 모식도,
도 11은, 본 발명의 다른 실시예에 의한 배선패턴 형성용 마스크 패턴의 생성방법을 나타내는 모식도,
도 12는, 본 발명의 다른 실시예에 의해 형성된 배선패턴의 특성을 나타내는 도면,
도 13은, 본 발명의 다른 실시예에서의 배선패턴과 이것을 형성하기 위한 마스크 패턴을 나타내는 모식도,
도 14는, 본 발명의 다른 실시예에 의한 배선패턴 형성용 마스크 패턴의 생성방법을 나타내는 모식도,
도 15는, 본 발명의 다른 실시예에서의 각종 층의 패턴과 이것을 형성하기한 마스크 패턴을 나타내는 모식도,
도 16은, 본 발명의 다른 실시예에 의한 반도체장치의 제조공정을 나타내는 모식도,
도 17은, 본 발명의 다른 실시예의 효과를 나타내는 모식도,
도 18은, 본 발명의 다른 실시예에서의 배선패턴과 이것을 형성하기 위한 마스크 패턴을 나타내는 모식도,
도 19는, 본 발명의 다른 실시예에서의 전형적인 반도체장치의 전체 구성을 나타내는 모식도,
도 20은, 본 발명의 다른 실시예에 의한 배선패턴 형성용 마스크 패턴의 생성방법을 나타내는 모식도,
도 21은, 본 발명의 다른 실시예에 의해 형성된 배선패턴의 특성을 나타내는 도면이다.
(발명을 실시하기 위한 최선의 상태)
먼저 본 발명에서 대상으로 하는 회로패턴 및 LSI의 전제 조건에 대해서 서술한다. 논리 LSI의 회로패턴, 특히 배선패턴은 랜덤패턴이라 불리는 것으로, 완전한 무질서 패턴이 아니라, 도 3 상단에 나타내는 바와 같이 이하와 같은 일정의 법칙에 따라 배치되고 있는 일이 많다. 즉, 「패턴은, 일정 피치(주기)의 격자(L1)상의 격자점(LPT)을 이어지게 배치된다」는 것이다. 상기 조건을 CND1이라 부른다. 본 발명은 원칙적으로 이와 같이 배치된 패턴을 대상으로 한다. 상기 격자(L1)는 반드시 같은 피치가 아니라도 좋지만, 통상은 종횡방향의 각각에 대해 일정 피치를 가지는 일이 많다. 또, 최소 배선폭은 상기 피치의 약 절반인 것이 보통이다. 통상, 배선단(LE)에서는 상하 배선층 또는 확산층과의 접속구멍으로 접속한다. 따라서, 배선단(LE), 종횡배선의 교점(CRS) 및 각부(CNR)는 원칙적으로 격자점(LPT) 상에 존재한다. 배선패턴은 이들 배선단, 종횡배선의 교점 및 각부를 격자에 따라 이어지도록 배치된다.
상기 조건은, 또 이하와 같이 일반화할 수 있다. 먼저, 도 3 하단에 나타내는 바와 같이, 종횡방향 모두 격자(L1)의 절반의 주기(피치)를 가지며, 또 각 격자점을 상기 절반으로 한 피치의 또 절반만큼 종횡방향으로 어긋나게 한 격자(L2)를 생각한다. 이때, 「패턴은 격자(L2)에 의해 생성되는 최소 단위도형을 임의로 조합함으로써 생성된다」고 가정한다. 이 조건을 CND0이라 부른다. 굵은 폭 배선을 포함하는 배선패턴이나, 복잡한 형상을 가지는 커스텀(custom) LSI의 활성층 등, 배선 이외의 여러가지 패턴도 포함해, CND0에 따라 설계되어 있는 것이 많다.
본 발명은 이들의 성질을 유효하게 활용하여, 주기형 위상시프트를 적용 가능하게 한다.
최근, 대부분의 논리 LSI의 회로패턴은 자동배치 배선에 의해 설계되도록 되어 있으며, 이 경우, 상기의 조건은 충족되어 있는 일이 많다. 단, 이들의 전제 조건이 완전하게 충족되어 있을 필요는 없다. 예컨대, 실제의 설계패턴의 선폭은 상기 격자(L2)의 주기에 일치하지 않거나, 도형패턴의 에지격자(L2)에 일치하지 않는 일은 종종 있다. 그러나, 이와 같은 경우에도 상기 도형패턴이, 격자에 의해 생성되는 도형의 에지를 일정의 규칙에 따라 이동시킴으로써 생성되는 것인 한, 본 발 명을 적용할 수 있다. 또, 메모리 블럭(memory block)등 본 발명에서 대응 곤란한 영역이 칩상에 존재하는 경우, 그 영역은 본 발명의 적용제외가 된다.
다음에, 본 발명의 가장 일반적인 노광방법의 원리에 대해 도 4 및 도 5를 이용하여 설명한다. 간단하게 하기 위해, 패턴의 최소 선폭(W)을 격자(L2)의 피치에 동일하다고 가정한다.
먼저, 대상으로 하는 전영역을, 도 4 상단에 나타내는 바와 같이 이하의 순서에 따라 4개의 부분영역으로 분해한다. 상기 격자(L2)에서 근접하는 4개의 4각형 A, B, C, D를 하나의 단위로 생각한다. A는 격자(L1)의 격자점(LPT)을 포함하는 부분, B는 A와 횡방향에 인접하는 기본단위에 포함되는 A에 사이에 끼워진 부분(B), C는 A와 종방향에 인접하는 기본단위에 포함되는 A에 사이에 끼워진 부분, D는 나머지 부분이다. 이와 같이 하여, 대상으로 하는 전영역을 4개의 부분영역으로 분할한다.
다음에, 조건 CND0을 충족하는 소망의 패턴(P0)을 상기 영역 분할결과에 의거하여 4개의 부분도형으로 분해한다. 즉, 패턴(P0)의 존재영역은 반드시 A 또는 B 또는 C 또는 D 상에 있다. 그래서 도 4 하단에 나타내는 바와 같이 패턴(P)의 존재영역 내에 있는 영역A, 영역B, 영역C, 영역D를 추출하여, 각각 PA, PB, PC, PD로 한다. PA와 PB와 PC와 PD를 가하면 원래의 패턴(P)이 얻어진다.
다음에, 상기 PA를 개구부로 하고, 그 종횡방향에 서로 인접하는 개구부의 투과광의 위상이 서로 반전하도록 마스크를 제1의 마스크(MSK-A)로 한다(도 5). 동일하게, 상기 PB 또는 PC 또는 PD를 개구부로 하고, 그 각각에서 종횡방향에 서로 인접하는 개구부의 투과광의 위상이 서로 반전하는 마스크를 제2의 마스크(MSK-B) 또는 제3의 마스크(MSK-C) 또는 제4의 마스크(MSK-D)로 한다(도 5 좌열).
설명을 위해, 먼저 상기 제1, 제2, 제3, 제4의 마스크를 각각 개별적으로 노광한 경우에 대해 생각해 본다. 제1의 마스크를 이용하여 노광하면 PA에 상당하는 영역이 노광되어 패턴이 형성된다 (도 5 우열). 동일하게 제2, 제3, 제4의 마스크를 이용하여 노광하면 PB, PC, PD에 상당하는 영역이 노광되어 패턴이 형성된다(도 5 우열). 그리고 다음에, 제1, 제2, 제3, 제4의 마스크를 이용하여 동일 레지스트막을 노광하면, 상기 레지스트막 상의 PA, PB, PC, PD를 가한 영역이 노광된다(도 5 최하단). 앞에서 서술한 바와 같이, PA와 PB와 PC와 PD를 가하면 원래의 패턴(P0)이 얻어지므로, 결과로서 얻어지는 패턴은 소망의 배선패턴(P0)이 된다.
PA, PB, PC, PD 각각에서의 인접 개구부 사이는 위상반전되어 있으므로, 소위 주기형 위상시프트법으로 얻어지는 해상성능이 얻어진다. 즉, 인접하는 개구 사이의 최소 해상가능 거리로서는, 전형적으로는 예컨대 KrF 엑시머 레이저를 광원으로 하는 개구수 0.6의 광학계를 이용한 경우, 2 ×0.3 ×파장/개구수 = 2 ×0.3 ×0.248/0.6 = 0.248 미크론이 얻어진다. 이 거리는 도 5에서 알 수 있듯이 결과로서 얻어지는 배선패턴의 피치에 동일하다.
상기 설명에서는, 패턴(P0)에 대한 조건(CND0) 이외의 일체의 조건을 다하고 있지 않다. 따라서, 상기 방법에 따르면, CND0을 충족하는 배선패턴이면 어느 형상의 패턴이라도, 주기형 위상시프트법으로 얻어지는 해상도를 실현할 수 있다. 또, 특히, 패턴이 CND1을 충족하는 경우, 도형패턴은 L1의 격자점(LPT)을 거쳐, 종횡방 향으로 연장되므로, 그 존재영역은 반드시 A 또는 B 또는 C 상에 있다. 따라서, 마스크(MSK-D)는 불필요하게 되며, 3장의 마스크로 패턴형성할 수 있다. 또한, 패턴이 1차원적이며, 2장의 마스크로 패턴형성할 수 있는 것은 명백하다.
또한, 상기 PA, PB, PC, PD는 격자(L2)의 1요소를 위해 일반적으로 직사각형으로 되지만, 노광에 의해 실제로 웨이퍼 상에서 얻어지는 노광분포는 회절에 의해 둥그스름한 모양을 띤다. 그러나, 서로 둥그스름한 모양을 띤 광강도분포가 서로 중합되기 때문에, 배선단과 각부 등을 제외하고 거의 직선적인 배선패턴이 얻어진다.
또, 라인단이나 각부에 존재하는 격자점은 독립한 마스크에 의해 노광되므로, 라인단 축소, 각부가 둥글게 되는 등의 문제가 감소되는 점도 본 발명의 부차적 효과이다.
또한, 패턴 분해의 결과, 예컨대 도 5의 마스크(MSK-C)와 같은 독립패턴이 생성되는 일이 있다. 이와 같은 패턴에서는 위상시프트의 효과를 기대할 수 없으므로, 노광에 의해 형성되는 광강도분포는, 위상시프트가 움직이는 개구부에 대한 광강도분포에 의해 주위에 퍼져버린다. 이 결과, 다중노광의 결과 발생되는 마무리 패턴에서의 당해 부분의 패턴 폭이 넓어질 염려가 있다. 그러나, 패턴 분해의 결과 독립패턴이 발생했다는 것은 근접하여 다른 패턴이 존재하지 않는 것을 의미하므로, 상기 부분에서 패턴 폭이 넓어졌다 하더라도, 근접 패턴과의 사이에 쇼트 등의 문제를 발생시킬 염려는 없다. 따라서, 본 발명을 배선층에 적용하는 경우, 전기특성 및 회로기능 상의 문제는 거의 없다고 말할 수 있다. 한편, 노광시의 조명조건 에 의해서는, 개구부의 치수가 같다 하더라도, 위상시프트 효과가 움직이는 개구패턴과 상기 독립 개구패턴에서는 광강도가 변화할 염려가 있다. 이 경우 독립하는 개구부의 치수를 확대하는 등의 대책을 행하는 것이 바람직하다. 이상, 종횡 양방향에 독립하는 패턴에 대해 서술했지만, 인접 패턴이 존재하지 않는 방향에 대한 패턴의 퍼짐에 대해서도 동일하다.
또한, 상기의 설명은, 본 발명의 원리로서 가장 일반적인 형태이며, 반드시 실용적인 적용형태를 나타낸 것은 아니다. 즉, 상기 4장의 마스크 중 몇개를 1차원적인 주기형 위상시프트 마스크나 하프톤형 위상시프트 마스크로 치환 등 함으로써, 마스크 패턴을 간략화하거나, 다중노광을 행하는 마스크 매수를 삭감하는 것이 가능하다. 이들의 예에 대해서는, 이하의 구체적인 실시예에서 서술한다.
(실시예 1)
상기 작용에 서술한 방법을 적용하여, 0.3미크론 피치 배선층 패턴을 형성한 예에 대해서 도 6을 이용하여 설명한다.
먼저, 설계된 0.3미크론 피치 배선층 패턴(P1)에 대해서, 도 5에서 설명한 방법에 따라 3장의 마스크를 작성했다. 이를 위한 패턴 데이터 처리에는, 소위 마스크 데이터 처리용의 도형연산 툴을 이용했다. 먼저, 도 6에 나타내는 바와 같이 서로 체커 플래그(checker flag) 모양으로 배치된 도형(A1, A2, B1, B2, C1, C2)을 준비한다. 다음에 상기 A1과 배선패턴(P1)의 공통부분을 계산함으로써, 제1의 마스크(1A)의 차광부(1) 중에 위상 0도에 대응하는 개구패턴(2)이 생성된다. 다음에, 상기 A2와 배선패턴(P1)의 공통부분을 계산함으로써 마스크(1A)의 차광부 중에 위 상 180도에 대응하는 개구패턴(3)이 생성된다. 이와 같이 미리 도형(A1 및 A2)을 준비해 둠으로써, 극히 간단한 도형연산으로 위상마스크 패턴을 생성할 수 있다. 제2의 마스크(1B), 제3의 마스크(1C)에 대해서도 완전히 동일하다. 다음에, 생성된 개구부 패턴을 소정양 브로덴(broaden)(종횡방향으로 일률확대)한 데이터를 이용하여 3장의 위상시프트 마스크를 제조했다(도 6 하단). 위상마스크의 구조는 이미 일반적으로 알려져 있는 것과 같은 것을 이용했다.
다음에, 상기 마스크를 이용한 배선패턴의 형성공정에 대해, 도 7을 이용하여 설명한다. 먼저, 소정의 LSI 기판(11) 상에 Si 산화막(12)을 퇴적한 위에 소정의 반사방지막(13)을 도포하고, 또 그 위에 KrF 엑시머 레이저용 포지티브형 레지스트(14)를 도포했다(도 7 제1단). 상기 기판 상에는 미리 소정의 맞춤마크(도시하지 않음)가 형성되어 있다. 다음에, 상기 제1의 마스크(1A)를 상기 맞춤마크와 위치맞춤한 후 노광했다(도 7 제2단). 노광에는 KrF 엑시머 레이저를 광원으로 하는 축소투영 노광장치(도시하지 않음)를 이용했다. 이어서, 상기 동일 레지스트막(14)에 대해, 제2의 마스크(1B), 제3의 마스크(1C)를 각각 상기 맞춤마크와 위치맞춤하여 순차 노광했다.(도 7 제3단, 단 마스크(1C) 노광공정에 대해서는 도시하지 않음.) 도 8에, 다중노광에 의해 레지스트막 중에 조사된 광의 노광양의 합계의 2차원(평면)적인 분포를 나타낸다. 레지스트 중에는 광조사량에 따라 광화학반응이 발생하고, 이것에 의해 레지스트의 가용성이 변화하여, 현상에 의해 패턴이 생성된다. 레지스트 중에 거의 설계패턴대로의 형상으로 가용화반응을 발생시킬 수 있었다. 이러한 후에, 레지스트막을 현상한 결과, 소망의 배선패턴을 형성해야 할 부분(15)에서 레지스트막이 제거된다(도 7 제4단). 다음에 형성된 레지스트 패턴(16)을 마스크로 하여 반사방지막과 산화막을 에칭(etching)하고, 그 후 레지스트 및 반사방지막을 제거하여 소망의 배선패턴을 형성해야 할 부분에 산화막의 홈(17)을 형성했다(도 7 제5단). 이러한 후에, 상기 홈부분에 배선재료로서 배리어 메탈(barrier metal), 동을 메우고 또 표면을 화학적 기계연마(CMP)하여 상기 홈내에만 배선금속을 남기고, 소망의 배선패턴(18)을 형성했다(도 7 제6단).
배선패턴, 노광장치의 종류, 레지스트 프로세스(regist process), 배선형성 프로세스 등, 본 실시예에서 서술한 것에 한정하지 않는다. 예컨대, i선 축소투영노광장치를 이용하여, Al막 상에 하드 마스크와 반사방지막을 형성하고, 그 위에 네가티브형 레지스트를 도포하여, 3장의 마스크를 다중노광, 현상하며 얻어진 레지스트 패턴을 마스크로 하여 하지(下地)를 에칭함으로써 Al 배선패턴을 작성하는 등으로 해도 좋다. 또, 3장의 마스크의 노광의 순서에 대해서 변경해도 상관없다.
(실시예 2)
상기 실시예 1에 나타낸 방법에 의하면, 단순한 1차원 주기형 위상시프트법으로 충분한 1차원 패턴도 전부 세밀한 도트(dot)모양 패턴의 집합으로 분해된다. 이것은, 패턴 데이터양 절약의 관점에서는 바람직하지는 않다. 여기에서는 , 실시예 1과 다른 마스크 패턴의 분해방법의 예에 대해서 설명한다.
조건(CND1)을 충족시키는 패턴에 주기형 위상시프트를 적용한 경우, 위상모순이 생길 수 있는 곳은 항상 라인단부(LE), 라인교점(CRS), 각부(CNR)의 근방으로 할 수 있다. 이들 LE, CRS, CNR을, 접속구멍과 혹은 종횡라인의 접속점이라는 의미 에서 이하 접속노드라 부르는 것으로 한다. 따라서, 위상모순의 해소는, 이들 접속노드끼리, 또는 접속노드와 다른 패턴과의 사이에서 해소하면 된다. 접속노드 근방 이외의 영역에서는, 배선패턴은 1차원적으로 연장하는 단순한 라인패턴이며, 통상의 1차원의 주기형 위상시프트법을 적용할 수 있다. 일반적인, 패턴분해 순서는 이하와 같게 된다.
(1) 위상모순인 곳을 추출. 그 주변영역을 도 5의 순서에 따라 복수매(최대 4매)의 마스크로 분해한다.
(2) 상기 영역 이외의 횡방향 패턴을 추출, 이것에 대해, 1차원 주기형 위상시프트를 적용하여 제5의 마스크로 한다.
(3) 동일하게 하여 횡방향 패턴을 추출, 이것에 대해, 1차원 주기형 위상시프트를 적용하여 제6의 마스크로 한다.
이상과 같이, 이 방법에서는 일반적으로 최대 6장의 마스크가 필요로 되어 지지만, 실제로는 이들 중 몇장인가를 동일 마스크 상에 공존시켜도 문제가 없는 일이 많다. 예컨대 도 9 상에 나타낸 바와 같은 패턴에 대해 2A, 2B, 2C와 같은 3장의 마스크 패턴을 생성할 수 있다. 2B는 제1 실시예의 1B에 상당하지만, 도트모양 패턴으로 분해되고 있는 것은 패턴 중심부만으로, 양측으로 연장하는 1차원 라인 패턴의 부분은, 단순한 주기형 1차원 위상시프트 마스크로 되어 있다. 2C에 대해서도 마찬가지이다. 또, 도 9에 나타낸 패턴의 경우에는, 2B와 2C를 동일 마스크 상에 합성하여 마스크 패턴(2D)과 같이 할 수도 있다. (항상 이것이 가능하다고는 한정할 수 없다.) 접속노드 근방의 2차원 패턴 분해영역(이하, 양자화 영역이라 부 르는 것으로 한다)의 양측에서의 1차원 라인 패턴의 위상을 같게 유지하기 위해서, 상기 양자화 영역은, 도 4의 A, B, C, D로 이루어지는 정사각형 단위를 종횡방향으로 각각 짝수개 포함하는 것이 바람직하다.
본 실시예에서는, 패턴 분해를 사람 손으로 행했지만, 실시예 3, 4에서 설명하는 바와 같이, 이것을 자동적으로 행할 수도 있다. 그러나, 사람 손에 의한 영역 분해가 유용한 경우도 있다. 예컨대, 실시예 10에 서술하는 바와 같이, 1차원 패턴과 2차원 패턴의 존재영역이 설계상 명확하게 구분되어 있는 경우에는, 제4 또는 제5 마스크와 (1)에서 생성한 마스크 상의 패턴 사이의 상호작용을 예방할 수 있으므로, 제4 또는 제5 마스크 상의 패턴을 (1)로 생성한 마스크 상에 배치하는 것은 비교적 용이하다.
(실시예 3)
상기 실시예 2에서는, 실시예 1의 방법을 이용한 3장 마스크 분해를 적용하는 영역과, 1차원적이 주기형 위상시프트법을 적용하는 영역을 설계자가 사람 손으로 지정할 필요가 있었다. 본 실시예에서는, 이것을 자동적으로 행하는 방법을 나타낸다. 또, 본 실시예에 의하면 생성되는 마스크 매수는 3장 이하로 억제할 수 있다.
전술과 같이 모순인 곳은 접속노드 근방에 생긴다. 그래서, 서로 모순이 발생한 접속노드쌍 또는, 접속노드와 모순이 발생한 근접 도형에 포함되는 격자점 중 상기 접속노드에 최근접한 것 ND3을 추출하고, 양자를 서로 위상반전된 개구부로 하는 마스크(3A)를 생성한다. 다음에, 원래의 패턴(P3)에서 횡패턴(PH3)만을 추출 하고, PH3에서 ND3 또는 마스크(3A)의 개구패턴을 차감하여, 또 종방향에 1차원적 주기형 위상시프트 배치를 행한 마스크(3B)를 생성한다. 다음에, 동일하게 하여, 원래의 패턴(P3)에서 종패턴(PV3)만을 추출하고, PV3에서 ND3 또는 마스크(3A)의 개구패턴을 차감하며, 또 횡방향으로 1차원적 주기형 위상시프트 배치를 행하여 마스크(3C)를 생성한다. 가능하면, 마스크(3B)와 마스크(3C)를 동일 마스크로 합체시켜도 좋다.
(실시예 4)
실시예 3의 문제점은, 예컨대 위상모순을 생기게 하는 부분의 투과영역을 다른 마스크로 함으로써, 상기 영역과 본래 위상모순을 발생시키지 않고 위상시프트 효과가 유효하게 움직이고 있을 다른 투과영역과의 관계가 인코히런트 합이 되며, 반대로 위상시프트 효과가 없어져 버릴 위험이 있을 수 있다.
이 문제는, 접속노드 주위보다 넓은 영역의 격자점까지 상기 마스크(3A)에 포함되는 것으로 해결된다. 여기서, 접속노드 주위의 격자점을 주변노드라 부르는 것으로 한다. 주변노드의 역활은, 접속노드의 광강도분포의 퍼짐을 전방향으로 억제하는 것이며, 그자체의 영향은 가능한 한 작지 않으면 안된다. 이 때문에, 치수를 최적화하는 것이 바람직하다. 접속노드와 같이 주변노드도 원패턴에서 차감해도 차감하지 않아도 좋다.
일반적으로, 위상모순 추출에는 시간을 요한다. 그래서, 실시예 3 및 본 실시예에서의 처리는 모순의 유무에 의하지 않고 모든 접속노드에 대해 일율적으로 적용해도 좋다.
이하, 일반적인 패턴 생성방법을 도 10, 11을 이용하여 설명한다. 먼저, 대상으로 하는 전영역을, 격자(L2)를 이용하여 도 6과 같이 체커 플래그 모양으로 A1, A2로 분할, 또 도 10에 나타내는 바와 같이 횡방향으로 H1, H2, 종방향으로 V1, V2로 분할한다. 한편, 대상패턴(P4)에서, 도 11에 나타내는 바와 같이 종패턴(PV), 횡패턴(PH), 접속노드(ND), 및 주변노드(SR)를 추출한다. 여기서 종패턴, 횡패턴은, 예컨대, 각각 배선의 이어지는 격자점의 종횡좌표치를 비교함으로써 판단할 수 있다. 접속노드(ND)는, 배선단(LE), 종횡패턴의 교점(CRS), 각부(CNR) 중에서 필요한 것을 적절하게 선택하여 마추는 것이다. 주변노드(SR)는, 상기 접속노드(ND)의 최근 격자점(노드) 내의 패턴(P)에 포함되는 것이다. 다음에, 접속노드(ND), 또는 ND와 주변노드(SR)를 가하여, PA4로 하고, PA4와 A1 또는 A2의 공통영역을 취해, 각각 마스크(4A)의 위상 0도 개구부 또는 위상 180도 개구부로 한다. 또, PH, 또는 PH에서 접속노드 내의 적당한 종류의 것을 차감한 것을 PH4로 하고, PH4와 H1 또는 H2의 공통영역을 취해, 각각 마스크(4B)의 위상 0도 개구부 또는 위상 180도 개구부로 한다. 동일하게, PV, 또는 PV에서 접속노드 내의 적당한 종류의 것을 차감한 것을 PV4로 하고, PV4와 V1 또는 V2의 공통영역을 취해, 각각 마스크(4C)의 위상 0도 개구부 또는 위상 180도 개구부로 한다.
PA4는 배선의 최소 선폭(W)을 일변으로 하는 정사각형이 최소 2W의 주기로 배치된 패턴이므로, 이것을 PH, PV에서 차감한 마스크(4B, 4C) 상에는, 각 폭이 약 W의 갭(gap)이 생기지만, 이 갭을 사이에 둔 양측의 위상은 같다. 이 경우 통상 상기 갭은 해상한계 이하이므로, 패턴은 실질적으로 연결되어 버린다(종래의 기준으 로 판단하면 위상모순이 된다). 따라서, 이와 같은 부분에 대해서는 반드시 PA4를 차감할 필요는 없다. 또, PH 또는 PV의 라인단에서도, 라인 축소의 영향이 큰 경우에는, 반드시 PA4를 차감하지 않아도 좋다. 즉, PH 또는 PV 그것에 위상배치를 행한 것을 각각 마스크(4B, 4C)로 해도 좋다. 이상, 마스크(4A)에 포함되는 접속노드(ND)의 대상으로서는, LE에 더불어, CRS, CNR 중 어느 것을 조합해도 좋고, 종횡패턴(PV, PH)에서 차감하는 접속노드도, LE, CRS, CNR에서 어느 것을 선택해도 좋다. 따라서, 표1 및 표2에 나타낸 바와 같은 여러가지 조합이 생각된다.
Figure 112001008629370-pct00001
Figure 112001008629370-pct00002
도 11은 표 1의 #4, 표 2의 #5에 상당한다.
또, PA4를 PH, PV에서 차감한 마스크(4B, 4C) 상에는, 폭이 약 W에 대해, 여러가지 길이(최소 W정도부터 최장 칩의 장변 길이)를 가지는 개구가 발생한다. 각 개구에 의한 광강도는 그 길이에 의존하여 변화하므로, 각 개구부의 광강도를 가능한 한 같게 하기 위해, 각 개구부의 길이에 따라 폭 등을 조정하는 것이 바람직하다. 예컨대, 정사각형에 가까운 개구만을 일률적으로 확대하는 것이 생각된다. 이들의 치수보정은, 표1, 표2의 조합의 각각에 대해 개별적으로 최적화하는 것이 바람직하다.
도 12는 도 11의 설계패턴(라인 폭 0.15미크론, 라인주기 0.3미크론)에 대해, PA4로서 LE와 그 상하좌우를 SR이라 하고(표1의 3에 상당), 또 PH4, PV4로서 PV, PH에서 각각 LE의 절반을 빼어(표2의 1과 2의 중간, 즉 라인단말을 라인 길이방향으로 라인 폭의 절분만 단축시켜) 생성한 3장의 마스크를 다중노광하여 얻어진 적산노광분포이다(NA 0.6의 KrF 엑시머 레이저 노광장치를 사용). 상기 PA4의 LE에 상당하는 부분의 개구부는 0.21미크론각, SR에 상당하는 부분의 개구부는 0.15미크론 각으로 했다.
(실시예 5)
본 발명을 로직 LSI의 제2 배선층에 적용한 예에 대해서 서술한다. 채널법에 의거하는 자동배치 수법에 의해 생성된 제2 배선패턴은 도 13의 최상단에 나타내는 바와 같이 1차원적이다. 따라서, 도 4의 C 및 D 영역에는 도형이 존재하지 않고, 도 5의 MSK-C 및 MSK-D에 상당하는 마스크는 불필요하게 된다. 즉, 2장 마스크로 형성 가능하다.
이와 같은 1차원적인 배선에서는, 도 5 또는 실시예 1에서 서술한 완전한 패턴분해에 의해, 실시예 2 또는 3 또는 4에 나타낸 접속노드(또는 접속노드와 그 주변노드)와 그 외의 부분에 패턴을 분할하는 수법을 이용하는 법이 종종 효율적이다. 접속노드로서는 라인단부만을 생각하면 좋고, 도 13과 같이 횡방향으로 연장하는 패턴의 경우, 주변노드로서는 라인단부의 상하 2개의 격자점만을 생각하면 좋다. 필요에 따라, 주변노드로서 더욱 많은 격자점을 고려해도 좋다. 도 13 중단 및 하단에 생성된 2장의 마스크(5A, 5B)의 일예를 나타낸다.
(실시예 6)
본 실시에에서는, 배선저항 저감 때문에 굵은 폭 배선이 최소 선폭 배선과 동일 층중에 이용되어 있는 경우에 본 발명을 적용한 예에 대해서 서술한다.
굵은 폭 배선이 존재하는 경우이더라도, 그것이 조건(CND0)을 충족하는 한, 도 5에 나타낸 일반적인 방법에 따르면 이것을 형성 가능하게 하는 것은 명백하다. 그러나, 이 경우 일반적으로 4장의 마스크가 필요하게 된다. 여기서는, 보다 간단한 방법으로 3장의 마스크로 굵은 폭 배선을 실현한 예를 나타낸다. 본 실시예에서는, 굵은 폭 배선은 격자(L1) 상을 평행하게 뻗어있는 1조의 최소 선폭 배선에 대해, 양자의 사이를 메우는 것으로 정의되어 있다. 본 실시예의 기본적인 사고방식은, 횡방향으로 뻗어있는 굵은 선의 중심부분을 종방향으로 뻗어있는 최소 선폭 라인을 형성하기 위한 마스크 중에 배치하고, 종방향으로 뻗어있는 굵은 선의 중심부분을 횡방향으로 뻗어있는 최소 선폭 라인을 형성하기 위한 마스크 중에 배치하는 것이다. 예컨대, 도 14의 패턴(P6) 중의 횡방향으로 뻗어있는 굵은 폭 부분에 대해서 생각한다. 이 경우, 굵은 폭 배선의 양측을 정의하는 인접하는 1조의 최소 선폭 배선은, 횡방향 라인을 노광하기 위한 마스크(실시예 4에서의 마스크(4B)에 상당)에 포함되며, 한편, 상기 1조의 배선에 끼워진 영역(PHC)은 종방향 라인을 노광하기 위한 마스크(실시예 4에서의 마스크(4C)에 상당)에 포함된다. 이 때, 종방향 최소 선폭 라인이 상기 PHC의 라인 단부와 대향할 때 위상모순이 발생할 염려가 있으므로, 상기 PHC는 길이방향으로 최소 선폭(W)만큼 축소한 것으로 하는 것이 바람직하다.
이하, 일반적인 패턴 생성방법을 도 14를 이용하여 설명한다. 먼저, 대상으로 하는 전영역을, 도 10과 같이 체커 플래그 모양으로 A1, A2로 분할, 횡방향으로 H1, H2로 분할, 동일하게 종방향으로 V1, V2로 분할한다. 실시예 4와 같이, 대상패턴(P6)에서, 종패턴(PV), 횡패턴(PH), 접속노드(ND), 및 주변노드(SR)를 추출한다. 굵은 폭 배선이 존재하는 경우이더라도, 실시예 4와 같이 종횡패턴은 배선이 이어지는 격자점의 종횡좌표값을 비교함으로써 판단 가능하다. 접속노드(ND), 또는 ND와 주변노드(SR)을 가하여 PA6으로 하고, PA6과 A1 또는 A2의 공통영역을 취해, 각각 마스크(6A)의 위상 0도 개구부 또는 위상 180도 개구부로 한다(마스크(6A) 생성과정은 실시예 4와 같으므로 도 14에서는 결과만을 나타내고 있다). 다음에, PH, 또는 PH에서 접속노드 내 적당한 종류의 것을 차감하여 PH6으로 하고, PH6과 H1 또는 H2의 공통영역을 취해, 각각 마스크(6B)의 위상 0도 개구부 또는 위상 180도 개구부로 한다. 또한, 배선 최소 선폭(W)에 대해 2W 이상 3W 미만의 적당한 값(BIAS) 을 설정하고, PV를 상기 BIAS분 레슨(lesson)한 후, (BIAS - 2W)분 브로덴하면 종방향으로 뻗어있는 굵은 폭 라인의 중심부에 도형(PVC)이 생성된다. 이것을 개구부로 하여 마스크(6B)에 부여한다. 위상에 대해서는 0도라도 180도라도 상관없다. 동일하게 하여 PV, 또는 PV에서 접속노드 내 적당한 종류의 것을 차감하여 PV6으로 하고, PV6과 V1 또는 V2의 공통영역을 취해, 각각 마스크(6C)의 위상 0도 개구부 또는 위상 180도 개구부로 한다. 또한, PH를 상기 BIAS분 레슨한 후, (BIAS - 2W)분 브로덴 한 도형(PHC)을 생성하며, 이것을 개구부(위상은 임의)로 하여 마스크(6C)에 부가한다. 각 마스크 상에서, 필요에 따라, 각 개구부의 형상 또는 치수를 보정하는 것이 바람직한 것은 실시예 4와 같다. 또, 상기 블로우덴 양은 적절하게 조정해도 상관없다.
(실시예 7)
지금까지 서술한 실시예에서는, 복잡한 2차원적 배선패턴을 형성하기 위해 일반적으로 3장의 주기형 위상시프트 마스크의 다중노광이 필요하였다. 이것은 마스크 코스트, 스루풋 등의 면에서 반드시 바람직한 것은 아니고, 마스크 매수 및 다중노광 회로의 삭감이 요구된다.
여기서, 먼저 생각되는 것이, 종횡 1차원 위상시프트 마스크 패턴을 동일 마스크로 공존시키는 것이다. 그러나 이 경우는, 위상 0도(또는 180도)의 횡패턴이 위상 180도(또는 0도)의 종패턴과 교차하든지, 또는 반대로 위상 0도(또는 180도)의 종패턴이 위상 180도(또는 0도)의 횡패턴과 직교하면, 양방의 패턴 사이가 분단되어 버리는 문제점이 있다. 접속노드용 마스크 상에 분단처를 접속하기 위한 패턴 을 설치함으로써 이것을 접속해도 좋지만, 분단처는 일반적으로 접속노드가 존재하는 격자점 상에는 없으므로, 위상모순없이 접속노드 마스크 패턴을 생성하는 것이 곤란하게 된다.
그래서, 본 실시예에서는, 종횡패턴을 동시에 형성하기 위해 소위 하프톤형 위상시프트 마스크를 채용한다. 또 하프톤형 위상시프트 마스크의 해상성능을 향상시키기 위해 소위 변형조명법을 병용한다. 하프톤형 위상시프트 마스크, 변형조명법에 대해서는, 예컨대, Handbook of Microlithography, Micromachining, and Microfabrication, Vol. 1: Microlithography(SPIE Press, 1997, Bellingham) pp. 71-82에 서술되어 있다. 하프톤형 위상시프트 마스크와 변형조명법을 조합함으로써, 주기형 위상시프트 마스크에는 미치지 않지만, 종래 노광법의 해상한계를 훨씬 초과한 피치의 주기패턴을 형성하는 것이 가능하다. 그러나, 해상도가 향상하는 것은 패턴의 반복방향 뿐이며, 라인 단부나 각부에서의 해상도를 향상시킬 수 없다. 따라서, 라인 단부의 해상성이 중요한 의미를 가지는 로직 LSI의 랜덤 배선패턴에 이것을 그대로 적용하는 것은 곤란하다. 본 실시예에서는 이 문제를, 접속노드 노광용의 위상시프트 마스크와 다중노광을 행함으로써 해결하는 것이라 말해도 좋다.
이하, 본 실시예에 의한 패턴 생성방법의 일예를 도 20을 이용하여 설명한다. 먼저, 실시예 4와 같이 하여, 대상으로 하는 패턴(P)에서 접속노드(ND) 및 주변노드(SR)을 추출하고, 이들을 개구부가 가지는 2차원 주기형 위상시프트 마스크(7A)를 생성했다. 단 여기서는, 접속노드로서 라인단 및 각부만을 추출했다. 다음에, 패턴(P)의 모든 라인단을 최소 선폭(W)의 절반 W/2 만큼 축소한 패턴(P') 을 생성, 패턴(P')을 개구부로 하는 하프톤 위상시프트 마스크(7B)를 생성했다. 하프톤 영역(4)의 광강도 투과율은 6%, 투과광의 위상은 상기 개구부를 통과한 광의 위상과 180도 어긋나도록 설정했다. 다음에, 먼저 상기 2차원 주기형 위상시프트 마스크를 코히런스 팩터(coherence factor)(σ) = 0.3의 조명 조건에서 노광하고, 또 동일 레지스트막에, 상기 하프톤 위상시프트 마스크를 윤대(輪帶)조명 조건(σ = 0.4 - 0.8)에서 노광했다. 노광에는 NA 0.65의 KrF 노광장치를 이용했다. 설계패턴은 실시예 4와 같이 라인 폭 0.15미크론, 라인주기 0.3미크론의 배선패턴이다. 도 21에 다중노광을 행하여 얻어진 광강도분포를 나타낸다. 본 실시예에 의해 소망의 패턴을 형성할 수 있었다.
또한, 본 실시예의 2차원 주기형 위상시프트 마스크(7A)를 노광하는 대신에, 상기 마스크(7A)의 위상시프트를 제외한 개구부만을 가지는 종래형의 Cr 마스크를 작성하고, 이것을 윤대조명 또는 사중극조명 등의 변형조명을 이용하여 노광해도 좋다. 또 상기 Cr 마스크의 차광부를 마스크(7B)와 같이 하프톤 영역으로 바꾸어 하프톤 위상시프트 마스크로 해도 좋다. 또한, 변형조명 조건은, 부여된 배선 피치에 대해 최대의 광학 콘트라스트(contrast) 또는 초점 심도가 얻어지도록 최적으로 하는 것이 바람직하다.
(실시예 8)
본 실시예에서는 본 발명을 배선층 형성에 적용하는 것을 전제로서 설계된 스탠다드 셀(standard cell) 논리 LSI의 일예와, 그 제조프로세스에 대해서 설명한다. 도 15는, 회로패턴의 일예와, 이것을 실형하기 위한 마스크 패턴이다. 간단하 게 하기 위해, 스탠다드 셀 중 NAND 게이트 셀에만 대해 게이트, 콘택트 홀(contact hall), 제1 배선층에 대해, 소망의 설계패턴과 각각을 형성하기 위해 이용한 마스크 패턴을 나타냈다. 도 15의 각 패턴은 도면을 보기 쉽게 하기 위해 단순화되어 있다. 게이트 패턴(GT)은 마스크(MGT1와 MGT2)를 다중노광함으로써 형성된다. 콘택트 홀 패턴(CNT)은 마스크(MCNT1)에 의해 형성된다. 제1 배선층 패턴(M1)은 마스크(MM11, MM12, MM13)의 3장의 마스크의 다중노광에 의해 형성된다.
도 15에서, 게이트 패턴(GT), 콘택트 패턴(CNT), 및 제1 배선패턴(M1)의 횡방향 피치는 작을 수록 바람직하다. 종래, 콘택트와 게이트의 마춤 확보를 위해, 게이트 및 제1 배선패턴의 횡방향 피치는 게이트 길이의 3배에서 4배의 범위로 설정되는 일이 많았지만, 최근, 자기정합 콘택트(SAC)를 이용함으로써 피치를 더욱 축소하는 것이 가능하게 되고 있다. 도 15에서 알 수 있듯이, 어느 마스크에서도 횡방향은 광축소 투영노광법으로 달성 가능한 최고의 해상도를 실현하는 주기형 위상시프트로 되어 있다. 따라서, 어느 층에서도 거의 같은 상기 해상도를 달성하는 것이 가능하게 된다. 본 실시예에서는, 게이트 길이는 0.12미크론, 횡방향 피치는 0.3미크론으로 했다.
다음에, 상기 마스크를 이용한 반도체 집적회로의 제조공정에 대해서 도면을 이용하여 간단하게 설명한다. 도 16은 도 15의 선분 S-T에 따랐을 때의 디바이스의 단면을 모식적으로 나타낸 것이다. 또한, 이하 서술하는 것은 주요 공정의 대충의 흐름을 나타낸 것으로, 모든 상세한 공정을 망라한 것은 아니다.
먼저, Si 기판표면(71)에 SiN막을 형성한 후, 활성영역이 되어야 할 부분에 레지스트 패턴을 형성하고, 상기 레지스트 패턴을 마스크로서 기판을 에칭하여 깍아내며, Si 산화막을 메운후, 표면 평탄화하여 소자분리(72)를 형성했다. 다음에, 소정의 영역에 선택적으로 이온을 주입하여 웰(well)을 형성한 후, 기판표면에 게이트 절연막을 형성하고, 또 게이트 재료막(73)을 퇴적했다(도 16 최상단). 상기 게이트 재료막 상에 반사방지막 및 포지티브형 레지스트막을 도포하고, KrF 엑시머 레이저 노광장치를 이용하여 상기 MGT1와 MGT2의 2장의 마스크를, 각각 기판상에 형성된 맞춤마크(도시하지 않음)에 위치맞춤하여 상기 레지스트막에 다중노광했다. 소정의 노광후 열처리 및 현상을 행하여 레지스트 패턴을 형성한 후, 상기 레지스트 패턴을 마스크로서 상기 게이트 재료막을 에칭하여 게이트(74)를 형성했다(도 16 제2단). 다음에, 소정의 열처리, 불순물 도입, 사이드월스페이서(side wall spacer)(75) 형성, 소스(source)·드레인(drain) 확산영역(76) 형성 외를 행하며, 또 층간 절연막(77)을 전면에 형성하여 그 표면을 평탄화한 후, 재차 반사방지막 및 포지티브형 레지스트막을 도포하며, KrF 엑시머 레이저 노광장치를 이용하여 마스크(MCNT1)를 상기 레지스트막에 노광했다. 소정의 노광후 열처리 및 현상을 행하여 레지스트 패턴을 형성한 후, 상기 패턴을 마스크로서 상기 층간 절연막을 에칭하여 콘택트 홀(78)을 형성했다(도 16 제3단). 다음에 상기 콘택트 홀에 텅스텐(79)을 매립한 후 표면을 평탄화하고, 그 위에 산화막(710)을 형성했다. 재차, 반사방지막 및 포지티브형 레지스트막을 도포하며, KrF 엑시머 레이저 노광장치를 이용하여 상기 MM11, MM12, MM13의 3장의 마스크를 각각 기판상에 형성된 맞 춤마크에 위치맞춤하여 상기 레지스트막에 다중노광했다. 소정의 노광후 열처리 및 현상을 행하여 레지스트 패턴을 형성한 후, 상기 패턴을 마스크로서 상기 산화막을 에칭하여 배선을 형성해야 할 부분의 산화막을 제거하고, 배선형성용 홈을 형성했다. 또한, 베리어 메탈과 동을 퇴적하여 상기 홈에 매립한 후, 표면을 연마, 평탄화하여 제1 배선패턴(711)을 형성했다(도 16 최하단). 계속해서, 층간 절연막 형성, 평탄화, 접속구멍 형성, 접속구멍 금속 매립, 평탄화, 배선간 절연막 형성, 배선 홈 형성, 배선재료 금속 매립, 평탄화의 공정을 반복함으로써, 제2층 배선을 형성, 이 과정을 반복하여, 다층배선 시스템을 형성했다.
도 17에 동일 노광장치를 이용한 경우의 본 실시예에 의한 상기 NAND 셀의 면적 삭감효과를 나타낸다. 개구수 0.6의 KrF 엑시머 레이저 노광장치를 이용한 경우, 본 발명을 이용하지 않는 종래 마스크에 의한 제조방법에서는, 배선피치는 0.5미크론이 한계가 되는 것에 대해, 본 발명에서는 배선피치는 0.3미크론이 가능하여, 면적 축소효과는 명백하다.
또한, 필요에 따라 게이트 패턴을 에칭시의 사이드 시프트 등을 활용하여 횡방향으로 축소함으로써, 또 게이트 길이의 단축을 행해도 좋다, 또, 이용하는 노광장치나 레지스트 프로세스를 변경함으로써, 본 설계를 적당하게 확대 또는 축소해도 상관없다. 예컨대, 개구수를 0.68로 변경함으로써 주된 설계치수를 1할 정도, ArF 엑시머 레이저 노광장치를 이용함으로써 동일하게 2할 정도, 각각 축소하는 것이 가능하다.
(실시예 9)
본 실시예에서는, 게이트 어레이(gate array) 논리 LSI에 본 발명을 적용한 예에 대해서 서술한다. 여기서는, 소위 확산층, 즉 실시예 8에서의 소자분리 패턴 및 게이트 패턴의 형성공정에 셀 프로젝션 방식의 전자선 묘화법을 이용했다. 전자선 묘화법의 미세성을 활용하여 설계 게이트 길이는 0.07미크론으로 했다. 게이트 어레이의 확산층 패턴은 단순한 기본 셀 패턴(cell patern)의 주기적인 반복 패턴이므로, 셀 프로젝션법에 의해서도 비교적 현실적인 스루풋이 얻어졌다. 배선층의 형성공정에 관해서는 실시예 8과 같이 행했다. 따라서, 배선피치는 실시예 7과 같이 0.3미크론으로 했다.
(실시예 10)
본 발명을, SRAM의 제1 배선층에 적용한 예에 대해서 서술한다. 도 18 상단의 설계패턴에 대해서, 도 18 중단, 하단에 각각 나타낸 마스크(9A, 9B)를 생성했다. 여기서는, 먼저 실시예 3에 따라, 라인단과 그 근접노드를 추출하여 제1의 위상시프트 마스크(9A)를 생성했다. 그러나, 원래의 설계패턴에서 이것을 차감한 나머지 부분을 검토한 결과, 이것을 1장의 위상시프트 마스크(9B)로 형성 가능하다는 것을 알았다. 따라서, 본 실시예에서는 2차원적인 패턴임에도 불구하고, 2장 마스크 다중노광에 의해 패턴형성 가능하다.
이와 같이, 메모리 셀과 같이 종류가 적은 패턴에 대해서는, 어느 정도 사람 손으로 패턴 분해함으로써, 마스크 매수 저감 등, 패턴 최적화를 도모할 수 있다.
(실시예 11)
여기서는, 본 발명을, 도 19에 모식적으로 나타내는 인터페이스를 포함하는 여러가지 논리회로(101)나 메모리(102), 또 상기 회로블럭의 사이에 데이터를 주고 받음을 하기 위한 데이터 버스(103)를 포함하는 시스템 LSI(104)에 적용한 예에 대해서 서술한다. 이런 종류의 LSI에서는, 회로패턴의 성격이 블럭마다 다르므로, 칩의 전면에 대해 일률적인 방법에 의해 패턴분해를 행하는 것은 바람직하지 않다. 예컨대, 복잡하고 또 미세한 랜덤 2차원 패턴을 가지는 것은, 실질적으로 로직 게이트 부분의 제1 배선층에 한정되어 있으며, 그 외의 패턴은 대부분 1차원적이다. 따라서, 필요한 로직 게이트 패턴 부분에 대해서만, 실시예 1에서 4까지 서술한 복잡한 패턴분해를 행하면 좋고, 그 외의 영역은 실시예 5에 서술한 바와 같은 2장 마스크에의 분해로 충분하다.
구체적으로는, 로직 게이트 부분에서는 논리셀(105) 배치 및 자동배선의 후, 예컨대 당해 부분의 제1 배선층(106)을 예컨대 실시예 1 등에 서술한 방법에 의해 3장의 마스크로 분해한다. 스탠다드 셀 등에서는 셀 내부 패턴을 미리 3장 마스크로 분해해 두면, 이것을 배치하는 것만으로도 좋다. 단, 셀 경계부나 침입 배선에 대해서는 필요에 따라 다른 처리하는 것이 바람직하다. 여기서 필요하게 되는 마스크 패턴 생성계산은 전부 도형연산으로 행해지므로, 자동적으로 행해질 뿐만아니라, 계층처리 대응 도형연산 툴을 이용함으로써 고속으로 처리 가능하다. 제2 배선층(107), 제3 배선층(108) 등에 대해서는, 그 대부분은 자동배치 배선에 의해 생성되는 1차원 패턴이며, 실시예 5에 서술한 방법에 의해 패턴을 2장 마스크로 분해하는 것이 적당하다.
메모리 영역에 대해서는 실시예 10에 서술한 바와 같이 패턴의 종류가 적고 또 셀의 경계조건에 대해서도 명확하므로, 미리 사람 손에 의해 위상시프트 패턴을 설계하는 것은 곤란하지 않다. 데이터 버스 부분에 대해서는, 필요에 따라 종래의 1차원 위상시프트법을 이용해도 좋다.
(실시예 12)
본 발명에서는, 복수 마스크를 동일 레지스트막에 다중노광하므로서 개개의 마스크에 의해 전사된 패턴 사이의 맞춤오차를 최소한으로 억제할 필요가 있다. 이제까지 서술해 온 실시예에서는, 제1의 마스크를 웨이퍼 상의 맞춤마크에 맞추어 노광한 후, 제2의 마스크를 재차 상기 맞춤마크에 맞추어 노광했다. 이 경우, 제1 마스크와 제2 마스크의 사이는 소위 3층간 맞춤이 되지만, 각 노광의 사이에 어떤한 웨이퍼 프로세스를 거치지 않으므로, 완전히 동일한 맞춤마크를 동일한 노광장치로 검출한다. 이 때문에, 원리적으로 맞춤오차 요인은 장치의 재현성 오차 및 각 마스크 상의 패턴 위치 정밀도로 결정되며, 통상의 층간 맞춤 정밀도보다는 높은 정밀도가 얻어진다. 또한, 노광에 의한 레지스트막의 수축 등을 막기위해, 각 마스크 노광시에 웨이퍼 상의 맞춤마크를 노광하지 않도록, 상기 마크에 대응하는 마스크 상의 영역을 차광해 두는 것이 바람직하다.
본 실시예에서는, 이하, 노광 시퀀스(sequence) 및 마스크의 개량에 의해, 더욱 맞춤 정밀도를 향상한 예에 대해서 서술한다.
먼저, 웨이퍼 상의 맞춤마크의 검출 재현성의 한계에서 발생하는 오차를 제거하기 위해, 웨이퍼를 웨이퍼 스테이지(wafer stage)에 고정한 채 복수 마스크를 다중노광하도록 했다. 처음에, 기판 웨이퍼를 웨이퍼 스테이지 상의 웨이퍼 흡착대 에 고정한 후, 기판 상의 맞춤마크를 검출하여 그 검출신호(웨이퍼 마크신호)를 기억한다. 다음에, 상기 웨이퍼 마크신호와 제1 마스크 상의 맞춤마크의 검출신호를 이용하여, 상기 제1 마스크와 기판을 위치 맞춤한 후, 제1 마스크를 노광한다. 다음에, 기판 웨이퍼를 웰 흡착대에서 떼어내지 않고, 상기 웨이퍼 마크신호와 제2 마스크 상의 맞춤마크의 검출신호를 이용하여, 상기 제2 마스크와 기판을 위치맞춤 한 후 상기 제2 마스크를 노광한다. 필요에 따라 상기 조작을 제3 마스크에 대해 반복한다. 이것에 의해, 각 마스크에 의해 노광된 패턴의 맞춤오차 요인은, 마스크 상의 맞춤마크의 검출 재현성의 한계에서 발생하는 오차와 마스크 상 패턴의 위치 정밀도 오차만으로 되었다.
다음에, 또 마스크 상의 맞춤마크의 검출 재현성의 한계에서 발생하는 오차를 제외하기 위해서, 상기 제1 마스크 상의 패턴(제1 패턴)과 제2 마스크 상의 패턴(제2 패턴)을 1장의 마스크 상에 줄지어 배치하도록 했다. 먼저, 마스크 상의 제2 패턴영역을 노광장치의 마스킹 브레이드(masking brade) 기능을 이용하여 차광하고, 제1 패턴만을 웨이퍼 기판 상의 소정 위치(통상 복수위치)에 노광한다. 다음에, 기판 웨이퍼를 웨이퍼 흡착대에서 분리하지 않고, 제1 패턴영역을 마스킹 브레이드로 차광하여 제2 패턴만을 웨이퍼 기판 상에 노광한다. 이 때, 상기 각 소정 위치에 대해, 제1 패턴을 노광한 위치보다, 웨이퍼 기판상에서 마스크 상 제1 패턴 원점과 제2 패턴 원점간 거리에 상당하는 오프세트분 만큼 웨이퍼 스테이지를 이동하여 노광을 행했다. 단, 다중노광에서 양영역의 원점은 일치하는 것으로 한다. 필요에 따라 상기 조작을 동일 마스크 상의 제3 패턴영역에 대해 반복한다. 또, 상기 오프세트분 만큼 웨이퍼 스테이지를 이동하는 대신에, 마스크 상 제1 패턴원점과 제2 패턴원점간 거리에 상당하는 오프세트분 만큼 마스크 스테이지를 이동해도 좋다. 이 경우 상기 마스킹 브레이드는 반드시 필요로 하지 않고, 각 패턴영역은 최대, 노광장치의 유효 노광영역에 일치해도 상관없다. 단, 상당히 큰 마스크와 마스크 스테이지가 필요하다. 스텝 앤드 스캔방식의 노광장치에서는 웨이퍼 상의 동일영역에 대해, 마스크 상의 다른 영역을 스캔하면 좋다.
마스크 상에서의 칩 사이즈가 노광장치의 유효 노광영역의 절반보다 작은 경우, 더욱 간단화 가능하다. 먼저, 기판 상의 소정 위치에 대해, 제1 패턴영역과 제2 패턴영역을 일괄 노광한다. 다음에, 웨이퍼 스테이지를 웨이퍼 기판 상 마스크 상 제1 패턴영역 원점과 제2 패턴영역 원점간 거리에 상당하는 오프세트분 만큼 이동하여, 재차 제1 패턴영역과 제2 패턴영역을 일괄 노광한다. 이것에 의해, 제1회째의 노광으로 전사된 제2 패턴영역에 대해, 제2회째의 노광에서의 제1 노광영역이 중첩되어 전사되었다. 이 과정을 반복함으로써 마스킹 브레이드 기능을 이용하지 않고 웨이퍼의 전면에 제1 패턴영역과 제2 패턴영역을 다중노광할 수 있다. 제3의 패턴영역을 다중노광하는 경우에는, 제1, 제2, 제3의 각 패턴영역이 전부 노광장치의 유효 노광영역 내에 포함되며, 또 각 영역의 원점간의 거리가 일정하게 되도록, 마스크 상에 각 영역을 배치하고, 상기 오프세트를 상기 영역원점간 거리로 설정하면 좋다.
이상 서술한 순서는, 스텝 앤드 리피트(step and repeat)방식의 축소 투영 노광장치 뿐만아니라, 소위 스텝 앤드 스캔(step and scan)방식의 축소 투영 노광 장치에서도 적용할 수 있다.

Claims (28)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 종방향으로 나란히 배치된 제1 및 제2 선모양 패턴을 제1 마스크를 포함하는 다수의 마스크들을 이용하여 기판 위의 레지스트막에 전사하는 단계로 이루어지는 반도체장치의 제조방법에 있어서,
    상기 패턴전사단계는, 제1 내지 제4 개구부(opening)를 가지며 상기 제1 및 제2 개구부는 상기 제1 선모양 패턴의 제1 및 제2 단부(end)에 대응하도록 제공되고 상기 제3 및 제4 개구부는 상기 제2 선모양 패턴의 제3 및 제4 단부에 대응하도록 제공되며 상기 제2 및 제3 단부가 서로 인접하는 상기 제1 마스크로 노광하는 단계를 포함하고,
    상기 인접한 제2 및 제3 단부에 대응하는 상기 제2 및 제3 개구부를 지난 광의 위상이 서로 반전되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
  22. 제 21 항에 있어서,
    상기 패턴전사단계는, 상기 제1 선모양 패턴의 상기 제1 및 제2 개구부 사이의 제1 영역에 제공되는 제5 개구부를 가지며 상기 제2 선모양 패턴의 상기 제3 및 제4 개구부 사이의 제2 영역에 제공되는 제6 개구부를 가지는 제2 마스크로 노광하는 단계를 더 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  23. 제1 선모양 패턴과, 종방향으로 열을 지어 상기 제1 선모양 패턴에 인접하게 병렬로 배치된 제2 및 제3 선모양 패턴을 제1 및 제2 마스크를 포함하는 다수의 마스크들을 이용하여 기판 위의 레지스트막에 전사하는 단계로 이루어지는 반도체장치의 제조방법에 있어서,
    상기 패턴전사단계는,
    제1 내지 제6 개구부를 가지며 상기 제1 및 제2 개구부는 상기 제1 선모양 패턴의 제1 및 제2 단부에 대응하도록 제공되고 상기 제3 및 제4 개구부는 상기 제2 선모양 패턴의 제3 및 제4 단부에 대응하도록 제공되며 상기 제5 및 제6 개구부는 상기 제3 선모양 패턴의 제5 및 제6 단부에 대응하도록 제공되는 상기 제1 마스크로 노광하는 단계와,
    제7 내지 제9 개구부를 가지며, 상기 제7 개구부는 상기 제1 선모양 패턴의 상기 제1 및 제2 단부 사이의 제1 영역에 제공되고 상기 제8 개구부는 상기 제2 선모양 패턴의 상기 제3 및 제4 단부 사이의 제2 영역에 제공되며 상기 제9 개구부는 상기 제3 선모양 패턴의 상기 제5 및 제6 단부 사이의 제3 영역에 제공되는 제2 마스크로 노광하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  24. 제 23 항에 있어서,
    상기 패턴전사단계는, 상기 제7 개구부를 투과한 광의 위상을 상기 제8 및 제9 개구부를 투과한 광의 위상에 대하여 상기 제7 개구부를 투과한 광의 위상을 반전되게 하기 위해서 상기 제2 마스크로 노광하는 단계를 더 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  25. 각부(corner)를 가진 끊어진 선모양 패턴(broken-line-shaped pattern)을 제1 마스크를 포함하는 다수의 마스크들을 이용하여 반도체 기판 위의 레지스트막에 전사하는 단계로 이루어지는 반도체장치의 제조방법에 있어서,
    상기 패턴전사단계는, 제1 내지 제3 개구부를 가지며 상기 제1 및 제2 개구부는 상기 끊어진 선모양 패턴의 제1 및 제2 단부에 대응하도록 제공되고 상기 제3 개구부는 상기 끊어진 선모양 패턴의 상기 각부에 대응하도록 제공되는 상기 제1 마스크를 이용하는 것을 특징으로 하는 반도체장치의 제조방법.
  26. 제 25 항에 있어서,
    상기 끊어진 선모양 패턴전사단계는, 제4 및 제5 개구부를 가지며 상기 제4 개구부는 상기 끊어진 선모양 패턴의 상기 제1 단부와 상기 각부 사이의 제1 영역에 제공되고 상기 제 5 개구부는 상기 끊어진 선모양 패턴의 상기 제2 단부와 상기 각부 사이의 제2 영역에 제공되는 제2 마스크로 노광하는 단계를 더 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  27. 분기부(branch)를 가지는 선모양 패턴을 제1 마스크를 포함하는 다수의 마스크들을 이용하여 반도체 기판 위의 레지스트막에 전사하는 단계로 이루어지는 반도체장치의 제조방법에 있어서,
    상기 패턴전사단계는, 제1 내지 제3 개구부를 가지며 상기 제1 및 제2 개구부는 상기 선모양 패턴의 제1 및 제2 단부에 대응하도록 제공되고 상기 제3 개구부는 상기 선모양 패턴의 상기 분기부에 대응하도록 제공되는 상기 제1 마스크를 이용하는 것을 특징으로 하는 반도체장치의 제조방법.
  28. 교차부를 가지는 선모양 패턴을 제1 마스크를 포함하는 다수의 마스크들을 이용하여 반도체 기판 위의 레지스트막에 전사하는 단계로 이루어지는 반도체장치의 제조방법에 있어서,
    상기 패턴전사단계는, 제1 내지 제3 개구부를 가지며 상기 제1 및 제2 개구부는 상기 선모양 패턴의 제1 및 제2 단부에 대응하도록 제공되고 상기 제3 개구부는 상기 선모양 패턴의 상기 교차부에 대응하도록 제공되는 상기 제1 마스크를 이용하는 것을 특징으로 하는 반도체장치의 제조방법.
KR1020017004809A 1998-10-23 1998-10-23 반도체장치의 제조방법과 그에 적합한 마스크의 작성방법 KR100699941B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1998/004810 WO2000025181A1 (fr) 1998-10-23 1998-10-23 Procede de fabrication de dispositif semi-conducteur et procede de formation de masque adapte associe

Publications (2)

Publication Number Publication Date
KR20010106521A KR20010106521A (ko) 2001-11-29
KR100699941B1 true KR100699941B1 (ko) 2007-03-26

Family

ID=14209267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017004809A KR100699941B1 (ko) 1998-10-23 1998-10-23 반도체장치의 제조방법과 그에 적합한 마스크의 작성방법

Country Status (4)

Country Link
US (1) US6518180B1 (ko)
JP (1) JP3819711B2 (ko)
KR (1) KR100699941B1 (ko)
WO (1) WO2000025181A1 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787271B2 (en) 2000-07-05 2004-09-07 Numerical Technologies, Inc. Design and layout of phase shifting photolithographic masks
US6818389B2 (en) 2000-09-13 2004-11-16 Massachusetts Institute Of Technology Method of design and fabrication of integrated circuits using regular arrays and gratings
US6866971B2 (en) * 2000-09-26 2005-03-15 Synopsys, Inc. Full phase shifting mask in damascene process
DE10119145C1 (de) * 2001-04-19 2002-11-21 Infineon Technologies Ag Verfahren zum Feststellen und Beheben von Phasenkonflikten auf alternierenden Phasenmasken und Maskendesign zur Verwendung bei einem solchen Verfahren
US6553562B2 (en) * 2001-05-04 2003-04-22 Asml Masktools B.V. Method and apparatus for generating masks utilized in conjunction with dipole illumination techniques
US6852471B2 (en) * 2001-06-08 2005-02-08 Numerical Technologies, Inc. Exposure control for phase shifting photolithographic masks
CN101726988B (zh) * 2001-06-08 2012-09-05 新思公司 相移光刻掩模的设计和布局
JP4177568B2 (ja) * 2001-07-10 2008-11-05 株式会社東芝 半導体デバイス
US7122281B2 (en) 2002-02-26 2006-10-17 Synopsys, Inc. Critical dimension control using full phase and trim masks
KR100468740B1 (ko) * 2002-06-22 2005-01-29 삼성전자주식회사 변형 조명을 제공하는 위상 격자 패턴 설계 방법 및 이를이용한 포토 마스크 제조 방법
US6821689B2 (en) * 2002-09-16 2004-11-23 Numerical Technologies Using second exposure to assist a PSM exposure in printing a tight space adjacent to large feature
JP4109944B2 (ja) * 2002-09-20 2008-07-02 キヤノン株式会社 固体撮像装置の製造方法
KR100956339B1 (ko) * 2003-02-25 2010-05-06 삼성전자주식회사 규소 결정화 시스템 및 규소 결정화 방법
WO2004077162A1 (en) * 2003-02-27 2004-09-10 The University Of Hong Kong Multiple exposure method for circuit performance improvement
US20050112474A1 (en) * 2003-11-20 2005-05-26 Micronic Laser Systems Ab Method involving a mask or a reticle
KR100576832B1 (ko) 2004-11-05 2006-05-10 삼성전자주식회사 비대칭 패턴들을 위한 포토 공정의 수행방법들 및 그를이용한 반도체 장치의 형성방법들
JP4617272B2 (ja) * 2005-04-12 2011-01-19 エーエスエムエル マスクツールズ ビー.ブイ. 二重露光リソグラフィを実行するための方法、プログラム製品及びデバイス製造方法
JP4828870B2 (ja) * 2005-06-09 2011-11-30 株式会社東芝 評価パタンの作成方法およびプログラム
US7829246B2 (en) * 2005-11-08 2010-11-09 Nec Electronics Corporation Method of forming pattern
US7493589B2 (en) * 2005-12-29 2009-02-17 Asml Masktools B.V. Method, program product and apparatus for model based geometry decomposition for use in a multiple exposure process
JP4984703B2 (ja) * 2006-07-18 2012-07-25 富士通セミコンダクター株式会社 半導体装置の製造方法
US7716627B1 (en) 2006-09-28 2010-05-11 Guada, Inc. Solution-dependent regularization method for quantizing continuous-tone lithography masks
JP4551913B2 (ja) 2007-06-01 2010-09-29 株式会社東芝 半導体装置の製造方法
US7861196B2 (en) * 2008-01-31 2010-12-28 Cadence Design Systems, Inc. System and method for multi-exposure pattern decomposition
US7507506B1 (en) 2008-06-30 2009-03-24 International Business Machines Corporation Method and structure for creating a multilayer mask (MLM or MLR) using multiple write tools to minimize mask write and substrate costs
US8069423B2 (en) 2008-08-11 2011-11-29 Cadence Design Systems, Inc. System and method for model based multi-patterning optimization
US8209656B1 (en) 2008-10-14 2012-06-26 Cadence Design Systems, Inc. Pattern decomposition method
US8473874B1 (en) 2011-08-22 2013-06-25 Cadence Design Systems, Inc. Method and apparatus for automatically fixing double patterning loop violations
US8516402B1 (en) 2011-08-22 2013-08-20 Cadence Design Systems, Inc. Method and apparatus for automatically fixing double patterning loop violations
US9953126B2 (en) 2011-09-14 2018-04-24 Toshiba Memory Corporation Method of wiring layout, semiconductor device, program for supporting design of wiring layout, and method for manufacturing semiconductor device
US8723341B2 (en) * 2011-12-21 2014-05-13 Nan Ya Technology Corporation Alignment mark and method of manufacturing the same
JP5665915B2 (ja) * 2012-06-05 2015-02-04 キヤノン株式会社 マスクデータ作成方法
US9117824B2 (en) * 2013-09-20 2015-08-25 International Business Machines Corporation Embedded on-chip security
KR102185281B1 (ko) * 2014-01-09 2020-12-01 삼성전자 주식회사 자기 정렬 더블 패터닝 공정을 이용하여 반도체 소자의 패턴을 형성하는 방법
EP3588190A1 (en) * 2018-06-25 2020-01-01 ASML Netherlands B.V. Method for performing a manufacturing process and associated apparatuses

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05197126A (ja) * 1992-01-20 1993-08-06 Oki Electric Ind Co Ltd ホトマスク及びこれを用いたパターン形成方法
JPH05204131A (ja) * 1992-01-29 1993-08-13 Oki Electric Ind Co Ltd ホトマスク及びこれを用いたパターン形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2650962B2 (ja) 1988-05-11 1997-09-10 株式会社日立製作所 露光方法及び素子の形成方法並びに半導体素子の製造方法
US5362591A (en) * 1989-10-09 1994-11-08 Hitachi Ltd. Et Al. Mask having a phase shifter and method of manufacturing same
JPH07226362A (ja) 1994-02-10 1995-08-22 Ricoh Co Ltd フォトレジストパターン形成方法
US6008914A (en) * 1994-04-28 1999-12-28 Mitsubishi Denki Kabushiki Kaisha Laser transfer machining apparatus
US5472814A (en) 1994-11-17 1995-12-05 International Business Machines Corporation Orthogonally separated phase shifted and unphase shifted mask patterns for image improvement
JPH08236428A (ja) * 1995-03-01 1996-09-13 Nikon Corp 荷電粒子線露光方法及びそれに用いるマスク
JP2638561B2 (ja) 1995-05-10 1997-08-06 株式会社日立製作所 マスク形成方法
JPH1092714A (ja) * 1996-09-11 1998-04-10 Mitsubishi Electric Corp 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05197126A (ja) * 1992-01-20 1993-08-06 Oki Electric Ind Co Ltd ホトマスク及びこれを用いたパターン形成方法
JPH05204131A (ja) * 1992-01-29 1993-08-13 Oki Electric Ind Co Ltd ホトマスク及びこれを用いたパターン形成方法

Also Published As

Publication number Publication date
US6518180B1 (en) 2003-02-11
WO2000025181A1 (fr) 2000-05-04
JP3819711B2 (ja) 2006-09-13
KR20010106521A (ko) 2001-11-29

Similar Documents

Publication Publication Date Title
KR100699941B1 (ko) 반도체장치의 제조방법과 그에 적합한 마스크의 작성방법
KR100475621B1 (ko) 반도체 집적 회로 장치, 그 제조 방법 및 마스크의 제작방법
US6660462B1 (en) Semiconductor device and method of producing the same
DE60112355T2 (de) Verfahren zum Entwurf und Verfahren zur Verwendung einer Phasenverschiebungsmaske
EP0634028B1 (en) Method for forming a lithographic pattern in a process for manufacturing semiconductor devices
EP1597631B1 (en) Multiple exposure method for circuit performance improvement and maskset
DE60208639T2 (de) Verfahren und Vorrichtung zur Herstellung von Masken zur Benutzung mit Dipolbelichtung
US6818389B2 (en) Method of design and fabrication of integrated circuits using regular arrays and gratings
DE102019129048B4 (de) Halbleitervorrichtung mit füllerzellregion, verfahren zur erzeugung eines layoutdiagramms und system für dafür
US20020129327A1 (en) Phase shifting design and layout for static random access memory
DE102015114918A1 (de) Umweltbewusste OPC
KR100589041B1 (ko) 마스크 및 그 형성방법
EP1752825B1 (en) Lithography Masks and Methods
JP3363799B2 (ja) デバイスの構造部分の配置方法およびデバイス
KR20040005859A (ko) 포토리소그래피 마스크 및 프로젝션 장치에서의 웨이퍼노출 방법
TWI438824B (zh) Manufacturing method of semiconductor device
CN110824831A (zh) 改善临界尺寸一致性的方法与系统
JP2002365783A (ja) マスクパターンの作成装置、高解像度マスクの作製装置及び作製方法、並びにレジストパターン形成方法
JP2002072442A (ja) 位相シフトマスクの製造方法、レジストパターンの形成方法および半導体装置の製造方法
US20070281218A1 (en) Dummy Phase Shapes To Reduce Sensitivity Of Critical Gates To Regions Of High Pattern Density
DE10305617B4 (de) Maske und Verfahren zum Strukturieren eines Halbleiterwafers
US6981240B2 (en) Cutting patterns for full phase shifting masks
TWI834060B (zh) 積體電路結構、製造多個通孔結構的方法和產生積體電路佈局圖的方法
JP2005114843A (ja) 半導体装置の製造方法
KR100307223B1 (ko) 전자빔을 이용한 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee