JP3939234B2 - 位相エッジをサブ解像度アシスト・フィーチャとして用いる光近接効果補正方法 - Google Patents
位相エッジをサブ解像度アシスト・フィーチャとして用いる光近接効果補正方法 Download PDFInfo
- Publication number
- JP3939234B2 JP3939234B2 JP2002320524A JP2002320524A JP3939234B2 JP 3939234 B2 JP3939234 B2 JP 3939234B2 JP 2002320524 A JP2002320524 A JP 2002320524A JP 2002320524 A JP2002320524 A JP 2002320524A JP 3939234 B2 JP3939234 B2 JP 3939234B2
- Authority
- JP
- Japan
- Prior art keywords
- resolvable
- feature
- phase
- phase edge
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/34—Phase-edge PSM, e.g. chromeless PSM; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フォトリソグラフィに関し、詳細にはサブ解像度（ｓｕｂ−ｒｅｓｏｌｕｔｉｏｎ）の光近接補正（「ＯＰＣ」）フィーチャ（ｆｅａｔｕｒｅｓ）（光近接効果を補正する働きをする）を有するフォトマスク（「マスク」）の設計および生成に関する。本発明はまた、このようなマスクを、
−放射投影ビームを供給するための放射システム、
−パターニング手段（たとえばマスク）を支持するための支持構造（パターニング手段は、所望するパターンに従って投影ビームをパターン化する働きをする）、
−基板を保持するための基板テーブル、
−パターン化されたビームを基板のターゲット部分に投影するための投影システム
を一般に備えるリソグラフィ投影装置において用いる方法にも関する。
【０００２】
【従来の技術】
リソグラフィ装置は、たとえば集積回路（ＩＣ）の製造において用いることができる。このような場合マスクは、ＩＣの単一の層に対応する回路パターンを備える場合があり、このパターンは、放射感受性材料（レジスト）の層でコートされた基板（シリコン・ウェハ）のターゲット部分（たとえば１つまたは複数のダイを含む）に結像する（ｉｍａｇｅｄ）ことができる。一般に１枚のウェハは、投影システムによって１度に１つずつ連続して照射される隣接するターゲット部分からなるネットワーク全体を含んでいる。あるタイプのリソグラフィ投影システムでは、各ターゲット部分への照射は、マスク・パターン全体をターゲット部分に１回で露光することで行なわれる。このような装置は通常、ウェハ・ステッパと言われる。代替的な装置（通常、ステップ・アンド・スキャン装置と言われる）においては、各ターゲット部分への照射は、投影ビーム下でマスク・パターンを所与の基準方向（「スキャニング」方向）に漸次的にスキャンすると同時に、この方向と平行または反平行に基板テーブルを同期させてスキャニングすることで行なわれる。通常、投影システムは倍率Ｍ（通常＜１）を有しているので、基板テーブルをスキャンする速度Ｖは、マスク・テーブルをスキャンさせる速度のＭ倍になる。ここで説明したようなリソグラフィ装置についてのより多くの情報は、たとえば米国特許第６，０４６，７９２号から収集することができる。なおこの文献は、本明細書において参照により取り入れられている。
【０００３】
リソグラフィ投影装置を用いる製造プロセスでは、マスク・パターンを、放射感受性材料（レジスト）の層によって少なくとも一部が覆われている基板上に結像する。この結像ステップの前に、基板に種々の処置（下塗り、レジスト・コーティング、およびソフト・ベークなど）を施すことがある。露光した後、基板に他の処置（露光後ベーク（ＰＥＢ）、現像、ハード・ベーク、および結像されたフィーチャの測定／検査など）を施すことがある。この一連の処置は、デバイス（たとえばＩＣ）の単一の層をパターン化するための基礎として用いられる。次に、このようなパターン化された層に種々のプロセス（たとえばエッチング、イオン注入（ドーピング）、メタライゼーション、酸化、化学的機械的研磨など）を施すことがある。これらのプロセスは全て、単一の層を完成させるためのものである。複数の層が必要とされる場合には、処置全体またはその変形を、新しいそれぞれの層に対して繰り返す必要がある。最終的には、デバイスのアレイが基板（ウェハ）上に存在する。次にこれらのデバイスを、ダイシングまたはソーイングなどの技術によって、互いに分離する。その結果、個々のデバイスを、キャリアにマウントしたりピンに接続したりすることなどができる。このようなプロセスについてのさらなる情報は、たとえば書籍「Ｍｉｃｒｏｃｈｉｐ Ｆａｂｒｉｃａｔｉｏｎ：Ａ Ｐｒａｃｔｉｃａｌ Ｇｕｉｄｅ ｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐｒｏｃｅｓｓｉｎｇ」（第３版、Ｐｅｔｅｒ ｖａｎ Ｚａｎｔ著、ＭｃＧｒａｗ Ｈｉｌｌ 出版社、１９９７年、ＩＳＢＮ ０−０７−０６７２５０−４）から得ることができる。なおこの文献は、本明細書において参照により取り入れられている。
【０００４】
簡単にするために、投影システムを以後「レンズ」と呼んでも良いことにする。しかしこの用語は、種々のタイプの投影システム（たとえば屈折光学、反射光学、および反射屈折システムなど）を含むように、広く解釈しなければならない。また放射システムには、これらの設計タイプの何れかに基づいて動作するコンポーネント（放射投影ビームを方向付けし、成形し、コントロールするためのもの）が含まれ得る。このようなコンポーネントも、一括してまたは単独で、以下「レンズ」と呼んでも良いことにする。またリソグラフィ装置は、２つ以上の基板テーブル（および／または２つ以上のマスク・テーブル）を有するタイプであっても良い。このような「多重ステージ」デバイスにおいては、追加のテーブルを並行して用いても良いし、または予備的なステップを１つまたは複数のテーブル上で行なう一方で、１つまたは複数の他のテーブルを露光に用いても良い。ツイン・ステージ・リソグラフィ装置が、たとえば米国特許第５，９６９，４４１号、およびＷＯ９８／４０７９１に記載されている。なおこれらの文献は、本明細書において参照により取り入れられている。
【０００５】
前述したフォトリソグラフィ・マスクは、シリコン・ウェハ上に集積すべき回路部品に対応する幾何学的パターンを含む。このようなマスクの形成に使用されるパターンは、ＣＡＤ（コンピュータ支援設計）プログラムを用いて作製される。このプロセスは、ＥＤＡ（電子設計自動化）と呼ばれることが多い。殆どのＣＡＤプログラムは、一組の所定のデザイン・ルールに従って機能マスクを形成する。これらのルールは、処理およびデザインの限界によって設定される。たとえばデザイン・ルールによって、回路デバイス（ゲート、コンデンサなど）または相互接続ラインの間のスペース許容範囲が、回路デバイスまたはラインが望ましくない方法で互いに相互作用することがないように規定される。デザイン・ルールの限界は通常、「クリティカル・ディメンション」（ＣＤ）と言われる。回路のクリティカル・ディメンションは、ラインの最小幅または２本のライン間の最小スペースであると規定できる。したがってＣＤによって、デザインされる回路全体のサイズおよび密度が決まる。
【０００６】
当然のことながら、集積回路の製造における目標の１つは、本来の回路デザインをウェハ上に（マスクを通して）正確に再現することである。他の目標は、半導体ウェハ上のスペース面積をできるだけ使用することである。集積回路のサイズが小さくなるにつれて回路の密度は増加する。しかし対応するマスク・パターンのＣＤは、光学露光ツールの解像度限界に近づく。露光ツールの解像度は、その露光ツールが繰り返してウェハ上に露光できる最小限のフィーチャとして規定される。先進の多くのＩＣ回路デザインにおいては、現在の露光装置の解像度値によってＣＤが制約されることが多い。
【０００７】
回路レイアウトのクリティカル・ディメンションが減少して露光ツールの解像度値に近づくにつれて、マスク・パターンとフォトレジスト層上に形成される実際の回路パターンとの間の対応が著しく低下する可能性がある。マスクおよび実回路のパターンにおける差異の度合いおよび量は、回路フィーチャの互いに対する近接性に依存する。そのためパターン転写の問題は「近接効果」と言われる。
【０００８】
重大な問題である近接効果の克服を進めるために、多くの技術が、サブ・リソグラフィ・フィーチャをマスク・パターンに付加するために用いられている。サブ・リソグラフィ・フィーチャは、寸法が露光ツールの解像度よりも小さいため、フォトレジスト層に転写されない。その代わりに、サブ・リソグラフィ・フィーチャは、本来のマスク・パターンと相互作用して近接効果を補正するため、最終的に転写された回路パターンが改善される。
【０００９】
このようなサブ・リソグラフィ・フィーチャの例は、散乱バー（ｓｃａｔｔｅｒｉｎｇ ｂａｒ）および非散乱バー（ａｎｔｉ−ｓｃａｔｔｅｒｉｎｇ ｂａｒ）であり、たとえば米国特許第５，８２１，０１４号（本明細書において参照により取り入れられている）に開示されている。散乱バーおよび非散乱バーをマスク・パターンに付加することで、近接効果によって生じたマスク・パターン内のフィーチャ間の差異を小さくする。より具体的には、サブ解像度アシスト（ａｓｓｉｓｔ）・フィーチャまたは散乱バーは、光近接効果を補正するための手段として使用され、プロセス・ウィンドウ全体の向上に効果的であることが示されている（すなわち、特定のＣＤを有するフィーチャを、フィーチャが隣接フィーチャに対して隔離されているかまたは高密度に詰められているかに拘わらず、常に焼き付けることができる）。’０１４特許に記載されているように、一般的に言って、光近接補正は、低密度ないし隔離されたフィーチャに対する焦点深度を、これらのフィーチャ付近に散乱バーを配置することによって改善することによって行われる。散乱バーは、（隔離されているかまたは低密度のフィーチャの）有効パターン密度をより高密度に変えることによって、隔離されているかまたは低密度のフィーチャの焼付けに付随する望ましくない光近接効果を無くす働きをする。しかし散乱バーそれ自体はウェハ上に焼き付けられないことが重要である。したがってこのためには、散乱バーのサイズを結像システムの解像力を下回る値に保持しなければならないことが必要である。
【００１０】
光学リソグラフィの限界がサブ波長の能力にまで高められているため、アシスト・フィーチャ（散乱バーなど）をさらに小さくして、結像システムの解像力を下回る値に留まるようにしなければならない。しかし結像システムがより小さい波長およびより高い開口数に移行するほど、十分に小さいサブ解像度散乱バーを有するフォトマスクを製造可能であるということが、重要な問題かつ深刻な問題になる。
【００１１】
また解像力が増加すると、フィーチャ間の最小距離（すなわちピッチ）も減少する。このピッチの減少によって、このように密に配置されたフィーチャ間に配置されたサブ解像度アシスト・フィーチャを有するフォトマスクを作製することが、ますます難しくなる。言い換えれば、フィーチャが互いに近すぎると、サブ解像度アシスト・フィーチャ（散乱バーなど）をこのようなフィーチャ間に形成することは、非常に難しくなり得る（または不可能でさえあり得る）。
【００１２】
【発明が解決しようとする課題】
したがって、アシスト・フィーチャが現在の結像システムの解像力を下回る値に留まるために必要な微細な幾何形状の作製に付随する前述の問題を無くす、フォトマスク内にアシスト・フィーチャを設けるための方法に対する要求が存在する。
【００１３】
【課題を解決するための手段】
前述した要求を解決するために、本発明の目的は、高解像度結像システムを用いたときにフォトマスク内にサブ解像度アシスト・フィーチャを作製することに付随する前述の問題をなくすために、「ディメンション・レス（ｄｉｍｅｎｓｉｏｎ−ｌｅｓｓ）」なサブ解像度アシスト・フィーチャ（散乱バー（規定された幅を有しフォトマスク内にフィーチャとして形成されなければならない）とは対照的）を提供することである。本発明によれば、後に詳述するように、「ディメンション・レス」な位相エッジ（ｐｈａｓｅ ｅｄｇｅ）をサブ解像度アシスト・フィーチャとして用いる。
【００１４】
より詳細には、本発明は、その中に形成されたパターンを基板上に光学的に転写するためのフォトリソグラフィ・マスクに関する。マスクは、基板上に焼き付けるべき複数の解像可能な（ｒｅｓｏｌｖａｂｌｅ）フィーチャと、少なくとも１つの解像不可能な（ｎｏｎ−ｒｅｓｏｌｖａｂｌｅ）光近接補正フィーチャとを備え、解像不可能な光近接補正フィーチャは位相エッジである。
【００１５】
また本発明は、リソグラフィ・パターンをフォトリソグラフィ・マスクから基板上へ、リソグラフィ露光装置を用いて転写するための方法に関する。本方法は、基板上に焼き付けるべき複数の解像可能なフィーチャを形成するステップと、位相エッジである少なくとも１つの解像不可能な光近接補正フィーチャを形成するステップと、を含む。
【００１６】
後にさらに詳しく述べるように、本発明によって従来技術に対する著しい利点がもたらされる。最も重要なのは、位相エッジが本質的にディメンション・レスであって、位相エッジに付随する幅寸法（ＣＤ）が全くないため、位相エッジを用いれば、非常に小さいフィーチャ（すなわち散乱バー）をマスク上に作製できるという必要性がなくなることである。またフィーチャ間のピッチに拘わらず、位相エッジはフィーチャ間に容易に配置できる。したがって位相エッジをＯＰＣフィーチャとして用いることで、既知のＯＰＣ技術（散乱バーなど）を適応させることができない特定のマスク環境においてＯＰＣを実現できる。
【００１７】
本発明のさらなる利点は、以下の本発明の典型的な実施形態についての詳細な説明から当業者に明らかになる。
【００１８】
このテキストにおいては、ＩＣ製造において本発明を使用することに具体的に言及することがあるが、本発明には他の多くの可能な応用例があることを明確に理解されたい。たとえば本発明は、集積光学システム、磁気ドメイン・メモリに対するガイダンスおよび検出パターン、液晶ディスプレイ・パネル、薄膜磁気ビーズなどの製造で用いても良い。当業者ならば、このような代替的な応用例に関連して、用語「レティクル」、「ウェハ」、または「ダイ」をこのテキストで用いるどんな場合も、より一般的な用語「マスク」、「基板」、および「ターゲット部分」とそれぞれ入れ替えられるとみなさなければならないことを理解するであろう。
【００１９】
本文献においては、用語「放射」および「ビーム」は、全ての種類の電磁放射を含むために用いる。たとえば、紫外線（たとえば波長が３６５、２４８、１９３、１５７、または１２６ｎｍ）およびＥＵＶ（極端紫外線、たとえば波長が５〜２０ｎｍの範囲）などである。
【００２０】
このテキストで用いるマスクという用語は、基板のターゲット部分に形成すべきパターンに対応して、入力される放射ビームにパターン化された断面を与えるために使用できる一般的なパターニング手段を意味すると広く解釈しても良い。また用語「ライト・バルブ」もこのテキストで用いることがある。典型的なマスク（透過型または反射型；バイナリ、位相シフティング、ハイブリッドなど）の他に、このようなパターニング手段の他の例として以下のものが挙げられる。
【００２１】
−プログラマブル・ミラー・アレイ。このようなデバイスの例は、粘弾性コントロール層と反射面とを有するマトリックス・アドレス可能な面（ｍａｔｒｉｘ−ａｄｄｒｅｓｓａｂｌｅ ｓｕｒｆａｃｅ）である。このような装置の背後にある基本原理は、（たとえば）反射面のアドレスされた領域が入射光を回折光として反射するのに対して、アドレスされない領域は入射光を非回折光として反射するというものである。適切なフィルターを用いれば、反射光から前記非回折光を取り除いて回折光のみを後に残すことができる。こうして、マトリックス・アドレス可能な面のアドレシング・パターンに基づいてビームはパターン化される。要求されるマトリックス・アドレシングは、好適なエレクロニクス手段を用いて行なうことができる。このようなミラー・アレイに関するより多くの情報は、たとえば米国特許第５，２９６，８９１号および第５，５２３，１９３号から収集することができる。なおこれらの文献は、本明細書において参照により取り入れられている。
【００２２】
−プログラマブル・ＬＣＤ・アレイ。このような構成の例は、米国特許第５，２２９，８７２号に記載されている。なおこの文献は、本明細書において参照により取り入れられている。
【００２３】
本発明自体は、さらなる目的および利点とともに、以下の詳細な説明および添付の概略図面を参照して、より良く理解することができる。
【００２４】
【発明の実施の形態】
本発明の光近接効果補正技術によれば、解像不可能な位相エッジをサブ解像度アシスト・フィーチャとして用いる。本発明より以前では、通常、高コヒーレントな露光波長を用いて非常に小さなフィーチャを焼き付けるために、位相エッジが用いられていた。これが可能である理由は、理論的には１８０°位相エッジによって、Ｉmin（すなわち最小光強度）がゼロに等しいエアリアル・イメージ（ａｅｒｉａｌ ｉｍａｇｅ）と無限大のコントラストとが、位相エッジに高コヒーレント光を照射したときに得られるからである。この非常に強い暗像コントラストが生じるのは、照明が高コヒーレントで、ウェハをオーバー露光することで非常に小さい暗フィーチャの焼付けができる場合のみである。照明のコヒーレンスが低下すると（従来の照明を用いてシグマ（σ）を増加させる場合のように）、位相エッジのエアリアル・イメージのコントラストが低下し、Ｉminが増加してもはやゼロではない。前述したことを図１に示す。図示したように、σのそれぞれの増加において、Ｉminの値は増加する。しかし次のことに注意されたい。すなわち図１に示す５つの例のそれぞれについて、Ｉminの値は、図１に示す水平の点線で規定される焼付け閾値（プロセス依存である）を下回っているため、位相エッジはウェハ上に焼き付けられる。また位相エッジの位置は、図１の水平軸で規定される８００ｎｍであることにも注意されたい。
【００２５】
図２を参照して、軸外照明を用いて１８０°位相エッジを照射した場合には、コントラストはさらに低下してＩminは増加を続けることが示される。しかし強い軸外照明によって生じる単一位相エッジの像コントラストの劣化では、位相エッジの焼付けが起きないことを保証するには、十分ではない可能性がある。図２に示すように、それぞれの軸外照明条件に対して、Ｉminの値が焼付け閾値（図２に示す水平の点線で規定される）を下回っている間は、位相エッジはやはりウェハ上に焼き付けられる。
【００２６】
コントラストは、２つの位相エッジを互いに近接させて配置することによって、さらに低減し得る（すなわちＩminがさらに増加する）ことが見出された。図３に、従来の照明によっておよび軸外ＱＵＡＳＡＲ照明（四重照明（ｑｕａｄｒａｐｏｌｅ ｉｌｌｕｍｉｎａｔｉｏｎ）に対応する）によって照射されたときの２００ｎｍ離れた２つの位相エッジのエアリアル・イメージ密度を示す。２つの位相エッジは、図３の水平軸によって規定される約６５０ｎｍと８５０ｎｍに配置されている。図示されるように、従来の照明では、２つの高コントラストな暗像が各位相エッジに現れ、その結果２つの位相エッジが焼き付けられる（すなわちＩminが焼付け閾値を下回っている）。しかしＱＵＡＳＡＲ照明を用いた場合、結果は非常に低コントラストな像と各位相エッジ位置における高いＩminとである。図３に示すように、それぞれの軸外ＱＵＡＳＡＲ照明によるＩminは焼付け閾値を上回っている。そのため位相エッジはウェハ上に焼き付けられない。次のことに注意されたい。すなわち前述の結果を得るのに必要な位相エッジ間の距離（今の例では２００ｎｍ）はプロセス依存であり、たとえば波長（λ）、開口数（ＮＡ）、および結像システムで用いる照明技術によって変わる。所与の処理条件の組における最適な分離は、実験的な方法で容易に決めることができる。しかし次のことに注意されたい。すなわち一般的に、位相エッジを約０．４２λ／ＮＡよりも大きい値だけ分離した場合には、位相エッジの像は非常に劣化するため、通常は位相エッジはもはや焼き付けられない。
【００２７】
発明者らがさらに見出した所によると、同様の効果（すなわち結果として生じる低コントラスト像およびＩminの増加）が、単一の位相エッジをクロム・フィーチャ端に近接させたときに生じる。言い換えれば、位相エッジを、クロム・フィーチャの端から所定の距離だけ離して配置して、強い軸外照明を用いることで、ウェハ上への位相エッジの焼き付けを防ぐことができる。図４には、所与の処理条件の組におけるフィーチャ端に対する位相エッジの種々の配置に起因するＩminの変化を示す一群のエアリアル・イメージが含まれている。
【００２８】
図４を参照すると、クロム・フィーチャ端は、図４の水平軸によって規定される約１０００ｎｍに配置されている。図４に示すように、位相エッジがフィーチャ端から８００ｎｍ、６００ｎｍ、４００ｎｍ、または３００ｎｍに位置するときには、対応するＩmin値はそれぞれ焼付け閾値（図４の点線で規定される）を下回るため、位相エッジはウェハ上に焼き付けられる。しかし位相エッジがフィーチャ端から２００ｎｍ、１７５ｎｍ、または１５０ｎｍに位置するときには、対応するＩmin値が焼付け閾値を上回るため、位相エッジは焼き付けられない。特に位相エッジがクロム・フィーチャ端から２２０ｎｍないし１８０ｎｍだけ離れているときに、Ｉminはその最大値に達する（この例で用いる６．０の閾値を超える）。次のことに注意されたい。すなわち位相エッジとクロム・フィーチャ端との距離が減少し続けると、Ｉminは再び減り始め、１５０ｎｍにおいてＩminは焼付け閾値６．０に等しくなる。距離１２５ｎｍにおいてＩminは焼付け閾値を十分に下回り、その結果、位相エッジはウェハ上に焼き付けられる。次のことにもやはり注意されたい。すなわちウェハ上への位相エッジの焼き付けを防ぐのに必要な位相エッジとクロム・フィーチャ端との距離は、プロセス依存であり、たとえば波長（λ）、開口数（ＮＡ）、および結像システムが用いる照明技術によって変化する。
【００２９】
位相エッジの焼付け可能性を制御する（すなわち結果として生じるエアリアル・イメージを変える）他の方法は、１８０°以外の位相シフトを用いることである。全体的に弱め合う干渉（位相エッジの両側への光が１８０°だけシフトしたときに発生する）のせいで、位相エッジによって強い暗像が生じることに注意されたい。しかし光の位相を１８０°の代わりに９０°だけシフトさせたときには、部分的に弱め合う干渉しか存在しないであろうから、結果として生じる像の強度は低下するであろう（すなわちＩminは増加するであろう）。したがって位相シフト量を変えることで、所与の位相エッジに付随するＩminの値を増加させて位相エッジを解像不可能とする（すなわちＩminが焼付け閾値よりも大きくなる）ことができる。
【００３０】
このように、結果として生じる位相エッジのエアリアル・イメージを前述の方法で制御することによって、広範囲の結像条件において位相エッジをサブ解像度にすることができる。結果として、後により詳細に説明するように、サブ解像度の位相エッジを光近接補正フィーチャとして用いることができる。
【００３１】
光近接効果を補正する主な目的の１つは、十分な「オーバーラッピング・プロセス・ウィンドウ（ｏｖｅｒｌａｐｐｉｎｇ ｐｒｏｃｅｓｓ ｗｉｎｄｏｗ）」を、所与のフィーチャ・サイズに対してピッチを通じて実現することである。言い換えれば、同じＣＤを有するフィーチャを、与えられたフィーチャ間のピッチに拘わらず同じようにウェハ上に再現しなければならない。本発明より以前では、サブ解像度の散乱バーを用いることが、ピッチを通じてＣＤを目標とするこの問題に取り組む手段であった。本質的に、このピッチを通じてのＣＤ変化に影響を及ぼす２つの主要な要素がある。第１は、最適なフォーカス（単にフィーチャを偏らせるだけで補正できる）で公称のＣＤを実現するための露光ドーズである。ピッチを通じてのＣＤ特性に影響を及ぼす第２のさらにもっと複雑な挙動は、フォーカスおよび露光が変化したときのＣＤの挙動である。この第２の要素は、散乱バーを付加することによって制御できる。
【００３２】
図５に、光近接効果補正技術の必要性を示す。より具体的には、図５に示すのは、目標ＣＤが１３０ｎｍである隔離されたラインに対して、０．８０ＮＡおよび０．８５／０．５５／３０のＱＵＡＳＡＲ照明を用いた場合の、フォーカス／露光マトリックスのシミュレーション結果である。シミュレーションは、光近接効果補正技術を何ら用いずに行なった。フォーカスの挙動から、結果として得られるイメージは等焦点状態（ｉｓｏ−ｆｏｃａｌ ｃｏｎｄｉｔｉｏｎ）からほど遠いこと、および焦点深度（ＤＯＦ）が小さい（約２００ｎｍ）ことが分かる。このようにＤＯＦが足りないために、隔離されたラインが、ピッチを通じたオーバーラッピング・プロセス・ウィンドウの限定要因となっている。したがって全体のプロセス・ウィンドウを増加させるには、隔離されたラインに付随するＤＯＦを増加させることが好ましいことが明らかである。
【００３３】
前述したように、本発明より以前では、このことはサブ解像度フィーチャ（散乱バーなど）を用いて行なわれていた。実際、適切に配置されたサブ解像度散乱バーを加えることによって、隔離されたラインに付随するＤＯＦはかなり増加し、オーバーラッピング・プロセス・ウィンドウは非常に増加する。しかし本発明によれば、サブ解像度散乱バーとは対照的に、光近接補正フィーチャとしてサブ解像度位相エッジを用いる。サブ解像度位相エッジによって、既知のＯＰＣフィーチャ（散乱バーなど）よりも著しい利点が得られる。たとえば各位相エッジは本質的にディメンション・レスであり、位相エッジに付随する幅寸法（またはＣＤ）は全くない。したがって位相エッジを用いることで、非常に小さいフィーチャ（すなわち散乱バー）がマスク上に作製できるという必要性はなくなる。また位相エッジはディメンション・レスであるため、フィーチャ間のピッチに拘わらず、それらをフィーチャ間に容易に配置できる。
【００３４】
図６に、低位相エッジが光近接補正フィーチャとしてどのように使用できるかを示す典型的な実施形態を示す。図６を参照して、与えられた例においては、隔離されたクロム・ライン１２の両側に２つの位相エッジが作製されている。より詳細には、クロム・ライン１２の左側では、第１位相エッジ１４がクロム・ライン１２の左端から１４０ｎｍの距離に作製され、第２位相エッジ１６がクロム・ラインの左端から３４０ｎｍの距離に作製されている。同様に、クロム・ライン１２の右側では、第１位相エッジ１８がクロム・ライン１２の右端から１４０ｎｍの距離に作製され、第２位相エッジ２０がクロム・ラインの右端から３４０ｎｍの距離に作製されている。この場合もやはり、好ましい補正を実現するための、互いに対するおよびフィーチャに対する位相エッジの最適な配置は、プロセス依存であることに注意されたい。実際、散乱バーの場合と同様に、位相エッジの最適な配置は実験的な方法で容易に決めることができる。
【００３５】
図７に、図６に示した位相エッジをＯＰＣフィーチャとして１３０ｎｍラインに対して用いることによって得られる改善を示す。シミュレーションで用いた処理条件は、図５に示したシミュレーションで用いたものと同じである。図７を参照すると、位相エッジを含めることで、１３０ｎｍラインに対して焦点深度の著しい改善が得られることが示される。図示されているように、図５に示したシミュレーションで得られた約２００ｎｍの焦点深度とは対照的に、焦点深度は約６００ｎｍになる。
【００３６】
前述したように、サブ解像度位相エッジの、フィーチャに対する位置および互いに対する位置は、隔離された１３０ｎｍフィーチャの結像に影響を及ぼす。図８に、同じ１３０ｎｍの隔離されたラインのシミュレーション結果を、位相エッジを１６０ｎｍおよび３６０ｎｍだけクロム・ライン端から離して配置した場合について示す。図示したように、このような位相エッジの配置を用いた場合には、目標にすべきドーズが約３３ｍＪで、フォーカスを通じての挙動が理想的な等焦点挙動を越えて過剰補正されている。したがってこのような配置は最適ではない。
【００３７】
図６に示した位相エッジは、種々の処理方法を用いて作製できる。たとえば、単一のクロム・フィーチャを用いて、２つの位相エッジをマスク領域に作製することができる。より具体的には、プロセス・ステップには、２つの位相エッジの所望する分離に等しい幅を有するクロム・フィーチャを、クォーツ基板上に形成することが含まれる。次にクロム・フィーチャをシールドとして用いて、クォーツ基板を、基板のエッチ部分と基板の未エッチ部分との間に所望の位相差を形成するために必要な深さまで、エッチする。次にクロム・フィーチャ（すなわちシールド）を除去し、その結果、２つの位相エッジ（クロム・フィーチャの幅に等しい距離だけ離れている）が作製される。当然のことながら、位相エッジの形成に用いるクロム・フィーチャは、焼き付けるべきフィーチャに対して必要に応じて配置できる。単一の位相エッジのみを望む場合は、これはクロム・シールドの一方の側を、焼き付けるべき隣接するフィーチャに接触するまで延ばすことで、行なうことができる。この場合には単一の位相エッジが、クロム・シールドの反対側の位置（すなわち焼き付けるべきフィーチャに接触しないシールドの端）に形成される。
【００３８】
本発明の利点の他の例として、単一の位相エッジＯＰＣフィーチャを、クロムレス（ｃｈｒｏｍｅｌｅｓｓ）散乱バーの代わりにどのように使用できるかを示す。知られているように、クロムレス位相シフト・マスク（ＣＬＭ）技術は、λ／５程度に小さい結像に対する選択肢として有望であることが明らかになりつつある。ＣＬＭは、２つの位相エッジが互いに近接した（たとえば、２４８ｎｍの波長に対して１２０ｎｍ〜５０ｎｍの範囲にある）ときに形成される高コントラスト暗像を利用している。この画像強調は、結像システムの解像度を増加させる手段として有益であるが、サブ解像度であることが意図されるフィーチャの焼付け可能性も増加させてしまう。その結果、クロムレス散乱バーを焼き付けないためには、散乱バーを非常に小さくしなければならない（すなわち５０ｎｍ未満である）か、散乱バーを有効サイズが５０ｎｍ未満となるようにハーフ・トーンにしなければならない。しかし幅が５０ｎｍ未満の散乱バーを作製するのは非常に難しい。
【００３９】
本発明の結果、このような幅の散乱バーを作製する必要がない。前述したように本発明によれば、一対の位相エッジを、これまでハーフ・トーンのクロムレス・散乱バーが形成されたであろう場所に配置することができる。前述した方法においては、これらの位相エッジを互いからおよび主要なフィーチャの位相エッジから、所与の結像条件の下でこれらの位相エッジが焼き付けられないように離す。したがってこのような位相エッジをＯＰＣフィーチャとして用いることによって、前述のような小さい幅寸法を有する散乱バーを作製する必要がない。
【００４０】
図９では、５０ｎｍクロムレス散乱バー、４０ｎｍクロムレス散乱バー、および単一の位相エッジの焼付け可能性を、それぞれ５つの１００ｎｍのバーのパターンに隣接して配置した場合の比較を行なう。図９を参照すると、５つのバー（すなわち焼き付けるべきフィーチャ）は、約１０００ｎｍ、１３００ｎｍ、１６００ｎｍ、１９００ｎｍ、および２２００ｎｍ（図９の水平軸によって規定される）に配置されている。このシミュレーションから示されるように、４０ｎｍのクロムレス散乱バーと５０ｎｍの散乱バーとは両方とも、Ｉmin値が焼付け閾値を下回るのでウェハ上に焼き付けられる。しかし単一の位相エッジは、閾値を越えるＩminを維持しているためウェハ上に焼き付けられない。実際、図９に示すシミュレーションで用いる条件下において、焼き付けられないクロムレス散乱バーを得るためには、散乱バーは約３５ｎｍ幅（４×で１４０ｎｍ）でなければならないことが明らかになっている。この値は、現在のフォトマスク製造能力を超えている。このように本発明によって、従来技術を用いてこれまではＯＰＣフィーチャが焼き付けられていたであろう結像条件下で、サブ解像度ＯＰＣフィーチャを配置し使用することが可能となる。
【００４１】
位相エッジをサブ解像度アシスト・フィーチャとして用いる他の利点は、位相エッジを、従来の散乱バーが入るほど広くないスペースに配置できることである。図１０に、相当に密集したフィーチャ間に位相エッジを配置するこのコンセプトを示す。図１０を参照すると、ウェハ上に焼き付けるべきクロム・フィーチャ２２はピッチが４００ｎｍであり、この値は散乱バーをフィーチャ間に配置するには小さすぎる。しかし位相エッジ２４をそれぞれのフィーチャ２２間に配置することは可能である。実際、位相エッジをフィーチャ間に配置することは、強い近接効果が存在し位相エッジによってこの近接効果を補正できるため望ましい。図１１に、４００ｎｍピッチの１００ｎｍクロム・ライン・パターンについてのフォーカス／露光シミュレーション結果を、図１０に示すように単一の位相エッジをクロム・ライン間に配置した場合について示す。図１１のプロットから分かるように、結果として生じる１００ｎｍクロム・ラインは、実質的な等焦点状態および著しく大きい焦点深度（約６００ｎｍ）を示す。明らかにこのような特性結果は、位相エッジを省いたなら可能ではなかったであろう。
【００４２】
図１０に示すクロム・フィーチャ２２間に配置された位相エッジ２４は、図６を参照して既に説明した方法と実質的に同じ方法で作製することができる。たとえば最初に、クォーツ基板の上面にクロムを堆積する。次にエッチすべき基板部分から、クロムを除去する。次にクォーツ基板を、所望する位相差を基板のエッチ部分と基板の未エッチ部分との間に形成するのに必要な深さまでエッチングする。次にクロム・フィーチャ２２を保護して、クォーツ基板上の残りのクロムを除去する。その結果、図１０に示す構造（位相エッジ２４がクロム・フィーチャ２２間に形成されている）が得られる。当然のことながら、位相エッジ２４をクロム・フィーチャ２２間に形成する他のどんな方法も利用できる。
【００４３】
図１２に、単一の位相エッジをクロムレス・フィーチャ間に配置する例を示す。この例では、１００ｎｍラインが、０°位相フィールドで囲まれた１８０°位相ラインと、１８０°位相フィールドで囲まれた０°位相ラインとの両方で形成されている。サブ解像度位相エッジは、０°位相フィールド領域と１８０°位相フィールド領域との変わり目を形成する。サブ解像度位相エッジを用いることで、ピッチが変化するラインの、フォーカスを通じての挙動を制御して、ピッチを通じてのオーバーラッピング・プロセス・ウィンドウを増加できる付加的な能力が得られる。
【００４４】
より具体的には、図１２を参照すると、本発明によれば、位相エッジ３２を２つのクロムレス・フィーチャ（１つはトレンチ３４、もう１つはメサ３６）の間に配置できる。トレンチ・フィーチャ３４とメサ・フィーチャ３６との両方とも焼き付けられる。位相エッジ３２は焼き付けられないが、光近接補正フィーチャとして確かに機能する。
【００４５】
位相エッジをサブ解像度フィーチャとして用いる結果、エアリアル・イメージ形成に影響を及ぼす２つの効果が生じることに、さらに注意されたい。第１の効果は、有効パターン密度を変える場所に暗フィーチャ（ｄａｒｋ ｆｅａｔｕｒｅ）を配置することで、半密集ライン（ｓｅｍｉ−ｄｅｎｓｅ ｌｉｎｅｓ）の結像挙動に対する隔離またはほぼ隔離されたラインの結像挙動を変えることである。この効果は、フォーカスを通じての挙動を前述と同様に変えるために用いた。第２の効果は、サブ解像度位相エッジ間の領域に生じる位相シフティングである。位相パターンを用いて付加的な利点を得ることができるのは、この効果による。
【００４６】
たとえば、隔離されたラインの周囲に複数の位相エッジを適切に配置することで、逆ベッセル像（ｉｎｖｅｒｓｅ Ｂｅｓｓｅｌ ｉｍａｇｅ）（すなわち理論的に無限大の焦点深度を有する暗ライン）として特徴付けられる挙動が起こるように、位相シフティング領域を形成できる。これは位相エッジをコヒーレント光で焼き付けることと（この場合は強い軸外照明を用いていることを除いて）同様である。
【００４７】
図１３に、隔離されたクロム・ライン４１（ライン両側の４つの位相エッジ４２、４３、４４、４５で囲まれている）を示す。位相エッジの配置は、等焦点を目標ＣＤフィーチャ・サイズで配置するようになされている。こうするために、位相エッジを均一な距離で離して配置してはいない。図１３に示すように、サブ解像度位相エッジ間の間隙は、中央のクロム・フィーチャ４１からの距離が増加するにつれて大きくなる。すでに示したように、位相エッジを配置することで、クロム・ラインのフォーカスを通じての結像挙動は変化する。この例では、位相エッジは、クロム・ラインの端から１５０ｎｍ、３５０ｎｍ、６２０ｎｍ、および９２０ｎｍだけ離れて配置されている。この方法は、クロム・フィーチャをクロムレス位相シフト構造５１（ＣＬＭ）と交換して、サブ解像度位相エッジを同じ様に配置したときも（図１４に示す）、同様に良好に作用する。
【００４８】
図１５に、隔離された１００ｎｍＣＬＭ逆ベッセル・ラインのシミュレーション結果、および位相エッジを適切に配置して特定の照明条件で逆ベッセル挙動を形成することによってどのように等焦点を制御して目標ＣＤ値にできるかを示す。図示したように、結果は、焦点距離が著しく増加していることを示す。８０ｎｍ、５０ｎｍ、および３５ｎｍの目標ＣＤサイズのクロム主要フィーチャを用いて、逆ベッセル位相エッジ・デザインを用いて、ＦＥＭシミュレーションを走らせた。図１６、１８、および２０に示すように、全ての場合において、等焦点の位置を特定の目標ＣＤの付近に配置することができた。図１７および１９に、ＥＤ（露光量／線量）ラチチュード・プロットを示す。このプロットが示すように、８０ｎｍおよび５０ｎｍの隔離されたラインを、０．８０ＮＡのＫｒＦ結像システムおよび０．８５／０．５５／３０ＱＵＡＳＡＲ照明を用いて露光した場合、焦点深度は、１０％の露光許容範囲において、それぞれ９００ｎｍおよび６７５ｎｍのＤＯＦであった。
【００４９】
前述の図から明白な改善されたＤＯＦは、サブ解像度アシスト・フィーチャが回折パターン（像平面において対象物を通過する露光エネルギーによって形成される）に及ぼす効果の結果であると考えられる。図２１Ａおよび２１Ｂに、サブ解像度アシスト・フィーチャが回折パターンに及ぼす効果を示す。隔離されたラインの場合、実質的に全ての露光エネルギーが、ゼロ次の回折にある（図２１Ａを参照）。サブ解像度位相エッジを適切に配置することで、このエネルギーは、ＤＯＦを増加させるようにゼロ次から高次の回折へ流れる（図２１Ｂを参照）。サブ解像度フィーチャをフィーチャ付近のどの場所へ配置しても、前述したように露光エネルギーは高次の回折へ送られるが、ＤＯＦを改善するための適切な配置は、露光波長、照明条件、および結像システムの開口数に依存する。
【００５０】
焼き付けされない位相エッジを光近接補正フィーチャとして使用できることで、全く新しいカテゴリの補正方法が可能となる。たとえば不透明なフィーチャの角から延びる位相エッジを用いることで、角の丸い結像を、現在セリフを用いている方法と同じようにして改善できる。メイン・フィーチャとサブ解像度位相エッジとの距離をフィーチャに沿って変えることによって、幾何形状の端に凹凸を配置することで現在実現されている効果と同様の効果を得ることができる。
【００５１】
サブ解像度位相エッジを用いることの汎用性の例として、図２２に、ライン・エンド・ショートニング（ｌｉｎｅ ｅｎｄ ｓｈｏｒｔｅｎｉｎｇ）の補正を、ライン６１（エンド・ショートニングを補正すべきもの）に垂直な位相エッジ６２を配置することによってどのようにできるかを示す。位相エッジがライン間にある領域では、結像条件および他の位相エッジとの距離によって位相エッジはサブ解像度になるため、位相エッジはプリントされない。しかし位相エッジがラインのエンド付近にあるときには、ライン・エンドの位相エッジと補正フィーチャの位相エッジとの相互作用によって、そのライン・エンドは位相エッジまで引っ張られる。したがって非常に微細なライン・エンド制御が実現できる。
【００５２】
別の変形では、サブ解像度位相エッジは、直線である必要はなく、サブ解像度の揺れ（ｊｏｇｇｉｎｇ）を含むことができる。また前述したように、１８０°以外のシフト（６０°、９０°、または１２０°など）を有する位相エッジを用いることもできる。
【００５３】
図２３に、本発明によってデザインされたマスクとの使用に好適なリソグラフィ投影装置を概略的に示す。この装置は、以下のものを備える。
【００５４】
−放射システムＥｘ、ＩＬ（放射の投影ビームＰＢを供給する）。この特定の場合では、放射システムは放射源ＬＡも備える。
【００５５】
−第１の対象物テーブル（マスク・テーブル）ＭＴ。ＭＴには、マスクＭＡ（たとえばレティクル）を保持するためのマスク・ホルダが設けられ、またマスクを品目ＰＬに対して正確に位置決めするための第１の位置決め手段に接続されている。
【００５６】
−第２の対象物テーブル（基板テーブル）ＷＴ。ＷＴには、基板Ｗ（たとえばレジスト・コートされたシリコン・ウェハ）を保持するための基板ホルダが設けられ、また基板を品目ＰＬに対して正確に位置決めするための第２の位置決め手段に接続されている。
【００５７】
−投影システム（「レンズ」）ＰＬ（たとえば屈折、反射、または反射屈折の光学システム）。ＰＬはマスクＭＡの照明部分を、基板Ｗのターゲット部分Ｃ（たとえば１つまたは複数のダイを含む）の上に結像する。
【００５８】
ここで示すように、装置は透過型である（すなわち透過型マスクを有する）。しかし一般的には、装置はたとえば反射型であっても良い（反射型マスクを有する）。代替的に装置は、マスクを用いる代わりとして他の種類のパターニング手段を用いても良い。例としては、プログラマブル・ミラー・アレイまたはＬＣＤマトリックスが挙げられる。
【００５９】
放射源ＬＡ（たとえば水銀ランプまたはエキシマ・レーザ）は、放射ビームを生成する。このビームは、照明システム（投光器（ｉｌｌｕｍｉｎａｔｏｒ））ＩＬ内に、直接にまたはコンデイショニング手段（たとえばビーム拡大器Ｅｘなど）を通った後に供給される。投光器ＩＬは、ビーム内強度分布の外側および／または内側の径方向の程度（一般にσ外側（σ−ｏｕｔｅｒ）およびσ内側（σ−ｉｎｎｅｒ）とそれぞれ言われる）を設定するための調整手段ＡＭを備えていても良い。また投光器ＩＬは一般に、種々の他のコンポーネント（インテグレータＩＮおよびコンデンサＣＯなど）を備える。こうして、マスクＭＡに入射するビームＰＢは、所望する均一性および強度分布をその断面内に有する。
【００６０】
図２３に関して次のことに注意されたい。すなわち放射源ＬＡは、リソグラフィ投影装置のハウジング内にあっても良いが（たとえば放射源ＬＡが水銀ランプの場合に多い）、放射源ＬＡがリソグラフィ投影装置から離れていて、放射源から生成される放射ビームを装置内に導いても良い（たとえば好適な誘導ミラーによって）。この後者のシナリオは、放射源ＬＡがエキシマ・レーザ（たとえばＫｒＦ、ＡｒＦ、またはＦ2レーザ発光に基づく）の場合が多い。本発明には、これらのシナリオの両方が含まれる。
【００６１】
ビームＰＢは、その後にマスクＭＡ（マスク・テーブルＭＴ上に保持される）と交差する。マスクＭＡを通った後、ビームＰＢはレンズＰＬ（ビームＰＢを基板Ｗのターゲット部分Ｃにフォーカスする）を通過する。第２の位置決め手段（および干渉測定手段ＩＦ）を用いることによって、基板テーブルＷＴを正確に動かして、たとえば異なるターゲット部分ＣをビームＰＢの経路内に配置することができる。同様に第１の位置決め手段を用いて、マスクＭＡをビームＰＢの経路に対して正確に配置することができる（これはたとえば、マスクＭＡをマスク・ライブラリから機械的に検索した後またはスキャン中に行なう）。一般に、対象物テーブルＭＴ、ＷＴの移動は、長ストローク・モジュール（粗い位置決め）と短ストローク・モジュール（細かい位置決め）とを用いて実現される。なおこれらのモジュールは、図２３には明確には示されていない。しかしウェハ・ステッパの場合には（ステップ・アンド・スキャン・ツールとは対照的に）、マスク・テーブルＭＴは、短ストローク・アクチュエータに接続するだけで良いし、または固定しても良い。
【００６２】
図示されたツールは、２つの異なるモードで用いることができる。
【００６３】
−ステップ・モードでは、マスク・テーブルＭＴを基本的に静止させておき、マスク全体の像を一回（すなわち一回の「フラッシュ」）でターゲット部分Ｃに投影する。次に、基板テーブルＷＴをｘおよび／またはｙ方向に移動させて、異なるターゲット部分ＣにビームＰＢを照射できるようにする。
【００６４】
−スキャン・モードでは、所与のターゲット部分Ｃを一回の「フラッシュ」で露光しないこと以外は、基本的に同じシナリオを用いる。その代わりに、マスク・テーブルＭＴが所与の方向（いわゆる「スキャン方向」、たとえばｙ方向）に速度ｖで移動可能であるため、投影ビームＰＢがマスク像の全体に渡ってスキャンされる。同時に、基板テーブルＷＴを同じかまたは反対の方向に同時に速度Ｖ＝Ｍｖで移動させる。ここでＭはレンズＰＬの倍率である（通常はＭ＝１／４または１／５である）。こうして比較的大きなターゲット部分Ｃを、解像度について妥協する必要なく露光できる。
【００６５】
本発明のある特定の実施形態について開示してきたが、本発明は、その趣旨または本質的な特徴から逸脱することなく他の形態で具体化しても良いことに注意されたい。したがって本実施形態は、全ての態様において、説明的なものであって限定的なものではないとみなすべきであり、本発明の範囲は添付の特許請求の範囲によって示され、したがって特許請求の範囲の趣旨および均等な範囲にある全ての変更は、特許請求の範囲に含まれることが意図される。
【図面の簡単な説明】
【図１】従来の照明を使用しシグマ（σ）を変化させたときの１８０°位相エッジの典型的なエアリアル強度プロファイルを示す図である。
【図２】軸外照明を用いたときの１８０°位相エッジの典型的なエアリアル強度プロファイルを示す図である。
【図３】従来の照明によっておよび軸外ＱＵＡＳＡＲ照明によって照射されたときの２００ｎｍだけ離れた２つの位相エッジのエアリアル・イメージ強度を示す図である。
【図４】所与の処理条件の組におけるフィーチャ端に対する位相エッジの種々の配置に起因するＩminの変化を示す一群のエアリアル・イメージを示す図である。
【図５】隔離されたラインに対するフォーカス／露光マトリックスのシミュレーション結果（ＦＥＭ）を示す図である。
【図６】光近接補正フィーチャとして用いる位相エッジの典型的な実施形態を示す図である。
【図７】サブ解像度位相エッジをＯＰＣフィーチャとして用いた場合の、隔離されたラインに対するフォーカス／露光マトリックスのシミュレーション結果を示す図である。
【図８】目標となる１３０ｎｍの隔離されたラインのシミュレーション結果を、隔離されたラインから位相エッジを１６０ｎｍおよび３６０ｎｍだけ離して配置した場合について示す図である。
【図９】５０ｎｍクロムレス散乱バー、４０ｎｍクロムレス散乱バー、および単一の位相エッジの焼付け可能性を、それぞれ５つの１００ｎｍのバーのパターンに隣接して配置した場合の比較を示す図である。
【図１０】従来の散乱バーの配置に対して十分なスペースが得られない中間のピッチ値において、単一の位相エッジをサブ解像度ＯＰＣフィーチャとして用いる例を示す図である。
【図１１】４００ｎｍピッチの１００ｎｍクロム・ライン・パターンについてのフォーカス／露光シミュレーション結果を、図１０に示すように単一の位相エッジをクロム・ライン間に配置した場合について示す図である。
【図１２】単一の位相エッジをクロムレス・フィーチャ間に配置する例を示す図である。
【図１３】サブ解像度位相エッジを用いて逆ベッセル・ラインを形成する例を示す図である。
【図１４】クロムレス位相シフト・マスク構造を用いて、図１３の逆ベッセル・ラインを形成する例を示す図である。
【図１５】隔離された１００ｎｍＣＬＭ逆ベッセルラインのシミュレーション結果、および位相エッジの適切な配置によってどのように等焦点を制御できるかを示す図である。
【図１６】８０ｎｍのクロム・フィーチャについてのフォーカス／露光シミュレーション結果を示す図である。
【図１７】ＥＤ（露光量／線量）ラチチュード・プロットを示す図であって、８０ｎｍの隔離されたラインを、０．８０ＮＡのＫｒＦ結像システムおよび０．８５／０．５５／３０ＱＵＡＳＡＲ照明を用いて露光した場合の焦点深度を示す。
【図１８】５０ｎｍのクロム・フィーチャについてのフォーカス／露光シミュレーション結果を示す図である。
【図１９】ＥＤ（露光量／線量）ラチチュード・プロットを示す図であって、５０ｎｍの隔離されたラインを、０．８０ＮＡのＫｒＦ結像システムおよび０．８５／０．５５／３０ＱＵＡＳＡＲ照明を用いて露光した場合の焦点深度を示すである。
【図２０】３５ｎｍのクロム・フィーチャについてのフォーカス／露光シミュレーション結果を示す図である。
【図２１Ａ】サブ解像度アシスト・フィーチャが回折パターンに及ぼす効果を示す図である。
【図２１Ｂ】サブ解像度アシスト・フィーチャが回折パターンに及ぼす効果を示す図である。
【図２２】サブ解像度位相エッジを用いてどのようにライン・エンド・ショートニングを補正できるかを示す図である。
【図２３】典型的なリソグラフィ投影装置を示す図である。
【符号の説明】
１２、２２、４１ クロム・フィーチャ
１４、１６、１８、２０、２４、３２、４２、４３、４４、４５、６２ 位相エッジ
３４ トレンチ・フィーチャ
３６ メサ・フィーチャ
５１ クロムレス位相シフト構造
ＡＭ 調整手段
Ｅｘ ビーム拡大器
ＩＬ 投光器
ＬＡ 放射源
ＭＴ マスク・テーブル
ＭＡ マスク
ＰＬ 投影システム
Ｃ ターゲット部分
ＣＯ コンデンサ
ＩＦ 干渉測定手段
ＩＬ 照明システム
ＩＮ インテグレータ
ＰＢ ビーム
ＰＢ 投影ビーム
ＷＴ 基板テーブル
Ｗ 基板
【発明の属する技術分野】
本発明は、フォトリソグラフィに関し、詳細にはサブ解像度（ｓｕｂ−ｒｅｓｏｌｕｔｉｏｎ）の光近接補正（「ＯＰＣ」）フィーチャ（ｆｅａｔｕｒｅｓ）（光近接効果を補正する働きをする）を有するフォトマスク（「マスク」）の設計および生成に関する。本発明はまた、このようなマスクを、
−放射投影ビームを供給するための放射システム、
−パターニング手段（たとえばマスク）を支持するための支持構造（パターニング手段は、所望するパターンに従って投影ビームをパターン化する働きをする）、
−基板を保持するための基板テーブル、
−パターン化されたビームを基板のターゲット部分に投影するための投影システム
を一般に備えるリソグラフィ投影装置において用いる方法にも関する。
【０００２】
【従来の技術】
リソグラフィ装置は、たとえば集積回路（ＩＣ）の製造において用いることができる。このような場合マスクは、ＩＣの単一の層に対応する回路パターンを備える場合があり、このパターンは、放射感受性材料（レジスト）の層でコートされた基板（シリコン・ウェハ）のターゲット部分（たとえば１つまたは複数のダイを含む）に結像する（ｉｍａｇｅｄ）ことができる。一般に１枚のウェハは、投影システムによって１度に１つずつ連続して照射される隣接するターゲット部分からなるネットワーク全体を含んでいる。あるタイプのリソグラフィ投影システムでは、各ターゲット部分への照射は、マスク・パターン全体をターゲット部分に１回で露光することで行なわれる。このような装置は通常、ウェハ・ステッパと言われる。代替的な装置（通常、ステップ・アンド・スキャン装置と言われる）においては、各ターゲット部分への照射は、投影ビーム下でマスク・パターンを所与の基準方向（「スキャニング」方向）に漸次的にスキャンすると同時に、この方向と平行または反平行に基板テーブルを同期させてスキャニングすることで行なわれる。通常、投影システムは倍率Ｍ（通常＜１）を有しているので、基板テーブルをスキャンする速度Ｖは、マスク・テーブルをスキャンさせる速度のＭ倍になる。ここで説明したようなリソグラフィ装置についてのより多くの情報は、たとえば米国特許第６，０４６，７９２号から収集することができる。なおこの文献は、本明細書において参照により取り入れられている。
【０００３】
リソグラフィ投影装置を用いる製造プロセスでは、マスク・パターンを、放射感受性材料（レジスト）の層によって少なくとも一部が覆われている基板上に結像する。この結像ステップの前に、基板に種々の処置（下塗り、レジスト・コーティング、およびソフト・ベークなど）を施すことがある。露光した後、基板に他の処置（露光後ベーク（ＰＥＢ）、現像、ハード・ベーク、および結像されたフィーチャの測定／検査など）を施すことがある。この一連の処置は、デバイス（たとえばＩＣ）の単一の層をパターン化するための基礎として用いられる。次に、このようなパターン化された層に種々のプロセス（たとえばエッチング、イオン注入（ドーピング）、メタライゼーション、酸化、化学的機械的研磨など）を施すことがある。これらのプロセスは全て、単一の層を完成させるためのものである。複数の層が必要とされる場合には、処置全体またはその変形を、新しいそれぞれの層に対して繰り返す必要がある。最終的には、デバイスのアレイが基板（ウェハ）上に存在する。次にこれらのデバイスを、ダイシングまたはソーイングなどの技術によって、互いに分離する。その結果、個々のデバイスを、キャリアにマウントしたりピンに接続したりすることなどができる。このようなプロセスについてのさらなる情報は、たとえば書籍「Ｍｉｃｒｏｃｈｉｐ Ｆａｂｒｉｃａｔｉｏｎ：Ａ Ｐｒａｃｔｉｃａｌ Ｇｕｉｄｅ ｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐｒｏｃｅｓｓｉｎｇ」（第３版、Ｐｅｔｅｒ ｖａｎ Ｚａｎｔ著、ＭｃＧｒａｗ Ｈｉｌｌ 出版社、１９９７年、ＩＳＢＮ ０−０７−０６７２５０−４）から得ることができる。なおこの文献は、本明細書において参照により取り入れられている。
【０００４】
簡単にするために、投影システムを以後「レンズ」と呼んでも良いことにする。しかしこの用語は、種々のタイプの投影システム（たとえば屈折光学、反射光学、および反射屈折システムなど）を含むように、広く解釈しなければならない。また放射システムには、これらの設計タイプの何れかに基づいて動作するコンポーネント（放射投影ビームを方向付けし、成形し、コントロールするためのもの）が含まれ得る。このようなコンポーネントも、一括してまたは単独で、以下「レンズ」と呼んでも良いことにする。またリソグラフィ装置は、２つ以上の基板テーブル（および／または２つ以上のマスク・テーブル）を有するタイプであっても良い。このような「多重ステージ」デバイスにおいては、追加のテーブルを並行して用いても良いし、または予備的なステップを１つまたは複数のテーブル上で行なう一方で、１つまたは複数の他のテーブルを露光に用いても良い。ツイン・ステージ・リソグラフィ装置が、たとえば米国特許第５，９６９，４４１号、およびＷＯ９８／４０７９１に記載されている。なおこれらの文献は、本明細書において参照により取り入れられている。
【０００５】
前述したフォトリソグラフィ・マスクは、シリコン・ウェハ上に集積すべき回路部品に対応する幾何学的パターンを含む。このようなマスクの形成に使用されるパターンは、ＣＡＤ（コンピュータ支援設計）プログラムを用いて作製される。このプロセスは、ＥＤＡ（電子設計自動化）と呼ばれることが多い。殆どのＣＡＤプログラムは、一組の所定のデザイン・ルールに従って機能マスクを形成する。これらのルールは、処理およびデザインの限界によって設定される。たとえばデザイン・ルールによって、回路デバイス（ゲート、コンデンサなど）または相互接続ラインの間のスペース許容範囲が、回路デバイスまたはラインが望ましくない方法で互いに相互作用することがないように規定される。デザイン・ルールの限界は通常、「クリティカル・ディメンション」（ＣＤ）と言われる。回路のクリティカル・ディメンションは、ラインの最小幅または２本のライン間の最小スペースであると規定できる。したがってＣＤによって、デザインされる回路全体のサイズおよび密度が決まる。
【０００６】
当然のことながら、集積回路の製造における目標の１つは、本来の回路デザインをウェハ上に（マスクを通して）正確に再現することである。他の目標は、半導体ウェハ上のスペース面積をできるだけ使用することである。集積回路のサイズが小さくなるにつれて回路の密度は増加する。しかし対応するマスク・パターンのＣＤは、光学露光ツールの解像度限界に近づく。露光ツールの解像度は、その露光ツールが繰り返してウェハ上に露光できる最小限のフィーチャとして規定される。先進の多くのＩＣ回路デザインにおいては、現在の露光装置の解像度値によってＣＤが制約されることが多い。
【０００７】
回路レイアウトのクリティカル・ディメンションが減少して露光ツールの解像度値に近づくにつれて、マスク・パターンとフォトレジスト層上に形成される実際の回路パターンとの間の対応が著しく低下する可能性がある。マスクおよび実回路のパターンにおける差異の度合いおよび量は、回路フィーチャの互いに対する近接性に依存する。そのためパターン転写の問題は「近接効果」と言われる。
【０００８】
重大な問題である近接効果の克服を進めるために、多くの技術が、サブ・リソグラフィ・フィーチャをマスク・パターンに付加するために用いられている。サブ・リソグラフィ・フィーチャは、寸法が露光ツールの解像度よりも小さいため、フォトレジスト層に転写されない。その代わりに、サブ・リソグラフィ・フィーチャは、本来のマスク・パターンと相互作用して近接効果を補正するため、最終的に転写された回路パターンが改善される。
【０００９】
このようなサブ・リソグラフィ・フィーチャの例は、散乱バー（ｓｃａｔｔｅｒｉｎｇ ｂａｒ）および非散乱バー（ａｎｔｉ−ｓｃａｔｔｅｒｉｎｇ ｂａｒ）であり、たとえば米国特許第５，８２１，０１４号（本明細書において参照により取り入れられている）に開示されている。散乱バーおよび非散乱バーをマスク・パターンに付加することで、近接効果によって生じたマスク・パターン内のフィーチャ間の差異を小さくする。より具体的には、サブ解像度アシスト（ａｓｓｉｓｔ）・フィーチャまたは散乱バーは、光近接効果を補正するための手段として使用され、プロセス・ウィンドウ全体の向上に効果的であることが示されている（すなわち、特定のＣＤを有するフィーチャを、フィーチャが隣接フィーチャに対して隔離されているかまたは高密度に詰められているかに拘わらず、常に焼き付けることができる）。’０１４特許に記載されているように、一般的に言って、光近接補正は、低密度ないし隔離されたフィーチャに対する焦点深度を、これらのフィーチャ付近に散乱バーを配置することによって改善することによって行われる。散乱バーは、（隔離されているかまたは低密度のフィーチャの）有効パターン密度をより高密度に変えることによって、隔離されているかまたは低密度のフィーチャの焼付けに付随する望ましくない光近接効果を無くす働きをする。しかし散乱バーそれ自体はウェハ上に焼き付けられないことが重要である。したがってこのためには、散乱バーのサイズを結像システムの解像力を下回る値に保持しなければならないことが必要である。
【００１０】
光学リソグラフィの限界がサブ波長の能力にまで高められているため、アシスト・フィーチャ（散乱バーなど）をさらに小さくして、結像システムの解像力を下回る値に留まるようにしなければならない。しかし結像システムがより小さい波長およびより高い開口数に移行するほど、十分に小さいサブ解像度散乱バーを有するフォトマスクを製造可能であるということが、重要な問題かつ深刻な問題になる。
【００１１】
また解像力が増加すると、フィーチャ間の最小距離（すなわちピッチ）も減少する。このピッチの減少によって、このように密に配置されたフィーチャ間に配置されたサブ解像度アシスト・フィーチャを有するフォトマスクを作製することが、ますます難しくなる。言い換えれば、フィーチャが互いに近すぎると、サブ解像度アシスト・フィーチャ（散乱バーなど）をこのようなフィーチャ間に形成することは、非常に難しくなり得る（または不可能でさえあり得る）。
【００１２】
【発明が解決しようとする課題】
したがって、アシスト・フィーチャが現在の結像システムの解像力を下回る値に留まるために必要な微細な幾何形状の作製に付随する前述の問題を無くす、フォトマスク内にアシスト・フィーチャを設けるための方法に対する要求が存在する。
【００１３】
【課題を解決するための手段】
前述した要求を解決するために、本発明の目的は、高解像度結像システムを用いたときにフォトマスク内にサブ解像度アシスト・フィーチャを作製することに付随する前述の問題をなくすために、「ディメンション・レス（ｄｉｍｅｎｓｉｏｎ−ｌｅｓｓ）」なサブ解像度アシスト・フィーチャ（散乱バー（規定された幅を有しフォトマスク内にフィーチャとして形成されなければならない）とは対照的）を提供することである。本発明によれば、後に詳述するように、「ディメンション・レス」な位相エッジ（ｐｈａｓｅ ｅｄｇｅ）をサブ解像度アシスト・フィーチャとして用いる。
【００１４】
より詳細には、本発明は、その中に形成されたパターンを基板上に光学的に転写するためのフォトリソグラフィ・マスクに関する。マスクは、基板上に焼き付けるべき複数の解像可能な（ｒｅｓｏｌｖａｂｌｅ）フィーチャと、少なくとも１つの解像不可能な（ｎｏｎ−ｒｅｓｏｌｖａｂｌｅ）光近接補正フィーチャとを備え、解像不可能な光近接補正フィーチャは位相エッジである。
【００１５】
また本発明は、リソグラフィ・パターンをフォトリソグラフィ・マスクから基板上へ、リソグラフィ露光装置を用いて転写するための方法に関する。本方法は、基板上に焼き付けるべき複数の解像可能なフィーチャを形成するステップと、位相エッジである少なくとも１つの解像不可能な光近接補正フィーチャを形成するステップと、を含む。
【００１６】
後にさらに詳しく述べるように、本発明によって従来技術に対する著しい利点がもたらされる。最も重要なのは、位相エッジが本質的にディメンション・レスであって、位相エッジに付随する幅寸法（ＣＤ）が全くないため、位相エッジを用いれば、非常に小さいフィーチャ（すなわち散乱バー）をマスク上に作製できるという必要性がなくなることである。またフィーチャ間のピッチに拘わらず、位相エッジはフィーチャ間に容易に配置できる。したがって位相エッジをＯＰＣフィーチャとして用いることで、既知のＯＰＣ技術（散乱バーなど）を適応させることができない特定のマスク環境においてＯＰＣを実現できる。
【００１７】
本発明のさらなる利点は、以下の本発明の典型的な実施形態についての詳細な説明から当業者に明らかになる。
【００１８】
このテキストにおいては、ＩＣ製造において本発明を使用することに具体的に言及することがあるが、本発明には他の多くの可能な応用例があることを明確に理解されたい。たとえば本発明は、集積光学システム、磁気ドメイン・メモリに対するガイダンスおよび検出パターン、液晶ディスプレイ・パネル、薄膜磁気ビーズなどの製造で用いても良い。当業者ならば、このような代替的な応用例に関連して、用語「レティクル」、「ウェハ」、または「ダイ」をこのテキストで用いるどんな場合も、より一般的な用語「マスク」、「基板」、および「ターゲット部分」とそれぞれ入れ替えられるとみなさなければならないことを理解するであろう。
【００１９】
本文献においては、用語「放射」および「ビーム」は、全ての種類の電磁放射を含むために用いる。たとえば、紫外線（たとえば波長が３６５、２４８、１９３、１５７、または１２６ｎｍ）およびＥＵＶ（極端紫外線、たとえば波長が５〜２０ｎｍの範囲）などである。
【００２０】
このテキストで用いるマスクという用語は、基板のターゲット部分に形成すべきパターンに対応して、入力される放射ビームにパターン化された断面を与えるために使用できる一般的なパターニング手段を意味すると広く解釈しても良い。また用語「ライト・バルブ」もこのテキストで用いることがある。典型的なマスク（透過型または反射型；バイナリ、位相シフティング、ハイブリッドなど）の他に、このようなパターニング手段の他の例として以下のものが挙げられる。
【００２１】
−プログラマブル・ミラー・アレイ。このようなデバイスの例は、粘弾性コントロール層と反射面とを有するマトリックス・アドレス可能な面（ｍａｔｒｉｘ−ａｄｄｒｅｓｓａｂｌｅ ｓｕｒｆａｃｅ）である。このような装置の背後にある基本原理は、（たとえば）反射面のアドレスされた領域が入射光を回折光として反射するのに対して、アドレスされない領域は入射光を非回折光として反射するというものである。適切なフィルターを用いれば、反射光から前記非回折光を取り除いて回折光のみを後に残すことができる。こうして、マトリックス・アドレス可能な面のアドレシング・パターンに基づいてビームはパターン化される。要求されるマトリックス・アドレシングは、好適なエレクロニクス手段を用いて行なうことができる。このようなミラー・アレイに関するより多くの情報は、たとえば米国特許第５，２９６，８９１号および第５，５２３，１９３号から収集することができる。なおこれらの文献は、本明細書において参照により取り入れられている。
【００２２】
−プログラマブル・ＬＣＤ・アレイ。このような構成の例は、米国特許第５，２２９，８７２号に記載されている。なおこの文献は、本明細書において参照により取り入れられている。
【００２３】
本発明自体は、さらなる目的および利点とともに、以下の詳細な説明および添付の概略図面を参照して、より良く理解することができる。
【００２４】
【発明の実施の形態】
本発明の光近接効果補正技術によれば、解像不可能な位相エッジをサブ解像度アシスト・フィーチャとして用いる。本発明より以前では、通常、高コヒーレントな露光波長を用いて非常に小さなフィーチャを焼き付けるために、位相エッジが用いられていた。これが可能である理由は、理論的には１８０°位相エッジによって、Ｉmin（すなわち最小光強度）がゼロに等しいエアリアル・イメージ（ａｅｒｉａｌ ｉｍａｇｅ）と無限大のコントラストとが、位相エッジに高コヒーレント光を照射したときに得られるからである。この非常に強い暗像コントラストが生じるのは、照明が高コヒーレントで、ウェハをオーバー露光することで非常に小さい暗フィーチャの焼付けができる場合のみである。照明のコヒーレンスが低下すると（従来の照明を用いてシグマ（σ）を増加させる場合のように）、位相エッジのエアリアル・イメージのコントラストが低下し、Ｉminが増加してもはやゼロではない。前述したことを図１に示す。図示したように、σのそれぞれの増加において、Ｉminの値は増加する。しかし次のことに注意されたい。すなわち図１に示す５つの例のそれぞれについて、Ｉminの値は、図１に示す水平の点線で規定される焼付け閾値（プロセス依存である）を下回っているため、位相エッジはウェハ上に焼き付けられる。また位相エッジの位置は、図１の水平軸で規定される８００ｎｍであることにも注意されたい。
【００２５】
図２を参照して、軸外照明を用いて１８０°位相エッジを照射した場合には、コントラストはさらに低下してＩminは増加を続けることが示される。しかし強い軸外照明によって生じる単一位相エッジの像コントラストの劣化では、位相エッジの焼付けが起きないことを保証するには、十分ではない可能性がある。図２に示すように、それぞれの軸外照明条件に対して、Ｉminの値が焼付け閾値（図２に示す水平の点線で規定される）を下回っている間は、位相エッジはやはりウェハ上に焼き付けられる。
【００２６】
コントラストは、２つの位相エッジを互いに近接させて配置することによって、さらに低減し得る（すなわちＩminがさらに増加する）ことが見出された。図３に、従来の照明によっておよび軸外ＱＵＡＳＡＲ照明（四重照明（ｑｕａｄｒａｐｏｌｅ ｉｌｌｕｍｉｎａｔｉｏｎ）に対応する）によって照射されたときの２００ｎｍ離れた２つの位相エッジのエアリアル・イメージ密度を示す。２つの位相エッジは、図３の水平軸によって規定される約６５０ｎｍと８５０ｎｍに配置されている。図示されるように、従来の照明では、２つの高コントラストな暗像が各位相エッジに現れ、その結果２つの位相エッジが焼き付けられる（すなわちＩminが焼付け閾値を下回っている）。しかしＱＵＡＳＡＲ照明を用いた場合、結果は非常に低コントラストな像と各位相エッジ位置における高いＩminとである。図３に示すように、それぞれの軸外ＱＵＡＳＡＲ照明によるＩminは焼付け閾値を上回っている。そのため位相エッジはウェハ上に焼き付けられない。次のことに注意されたい。すなわち前述の結果を得るのに必要な位相エッジ間の距離（今の例では２００ｎｍ）はプロセス依存であり、たとえば波長（λ）、開口数（ＮＡ）、および結像システムで用いる照明技術によって変わる。所与の処理条件の組における最適な分離は、実験的な方法で容易に決めることができる。しかし次のことに注意されたい。すなわち一般的に、位相エッジを約０．４２λ／ＮＡよりも大きい値だけ分離した場合には、位相エッジの像は非常に劣化するため、通常は位相エッジはもはや焼き付けられない。
【００２７】
発明者らがさらに見出した所によると、同様の効果（すなわち結果として生じる低コントラスト像およびＩminの増加）が、単一の位相エッジをクロム・フィーチャ端に近接させたときに生じる。言い換えれば、位相エッジを、クロム・フィーチャの端から所定の距離だけ離して配置して、強い軸外照明を用いることで、ウェハ上への位相エッジの焼き付けを防ぐことができる。図４には、所与の処理条件の組におけるフィーチャ端に対する位相エッジの種々の配置に起因するＩminの変化を示す一群のエアリアル・イメージが含まれている。
【００２８】
図４を参照すると、クロム・フィーチャ端は、図４の水平軸によって規定される約１０００ｎｍに配置されている。図４に示すように、位相エッジがフィーチャ端から８００ｎｍ、６００ｎｍ、４００ｎｍ、または３００ｎｍに位置するときには、対応するＩmin値はそれぞれ焼付け閾値（図４の点線で規定される）を下回るため、位相エッジはウェハ上に焼き付けられる。しかし位相エッジがフィーチャ端から２００ｎｍ、１７５ｎｍ、または１５０ｎｍに位置するときには、対応するＩmin値が焼付け閾値を上回るため、位相エッジは焼き付けられない。特に位相エッジがクロム・フィーチャ端から２２０ｎｍないし１８０ｎｍだけ離れているときに、Ｉminはその最大値に達する（この例で用いる６．０の閾値を超える）。次のことに注意されたい。すなわち位相エッジとクロム・フィーチャ端との距離が減少し続けると、Ｉminは再び減り始め、１５０ｎｍにおいてＩminは焼付け閾値６．０に等しくなる。距離１２５ｎｍにおいてＩminは焼付け閾値を十分に下回り、その結果、位相エッジはウェハ上に焼き付けられる。次のことにもやはり注意されたい。すなわちウェハ上への位相エッジの焼き付けを防ぐのに必要な位相エッジとクロム・フィーチャ端との距離は、プロセス依存であり、たとえば波長（λ）、開口数（ＮＡ）、および結像システムが用いる照明技術によって変化する。
【００２９】
位相エッジの焼付け可能性を制御する（すなわち結果として生じるエアリアル・イメージを変える）他の方法は、１８０°以外の位相シフトを用いることである。全体的に弱め合う干渉（位相エッジの両側への光が１８０°だけシフトしたときに発生する）のせいで、位相エッジによって強い暗像が生じることに注意されたい。しかし光の位相を１８０°の代わりに９０°だけシフトさせたときには、部分的に弱め合う干渉しか存在しないであろうから、結果として生じる像の強度は低下するであろう（すなわちＩminは増加するであろう）。したがって位相シフト量を変えることで、所与の位相エッジに付随するＩminの値を増加させて位相エッジを解像不可能とする（すなわちＩminが焼付け閾値よりも大きくなる）ことができる。
【００３０】
このように、結果として生じる位相エッジのエアリアル・イメージを前述の方法で制御することによって、広範囲の結像条件において位相エッジをサブ解像度にすることができる。結果として、後により詳細に説明するように、サブ解像度の位相エッジを光近接補正フィーチャとして用いることができる。
【００３１】
光近接効果を補正する主な目的の１つは、十分な「オーバーラッピング・プロセス・ウィンドウ（ｏｖｅｒｌａｐｐｉｎｇ ｐｒｏｃｅｓｓ ｗｉｎｄｏｗ）」を、所与のフィーチャ・サイズに対してピッチを通じて実現することである。言い換えれば、同じＣＤを有するフィーチャを、与えられたフィーチャ間のピッチに拘わらず同じようにウェハ上に再現しなければならない。本発明より以前では、サブ解像度の散乱バーを用いることが、ピッチを通じてＣＤを目標とするこの問題に取り組む手段であった。本質的に、このピッチを通じてのＣＤ変化に影響を及ぼす２つの主要な要素がある。第１は、最適なフォーカス（単にフィーチャを偏らせるだけで補正できる）で公称のＣＤを実現するための露光ドーズである。ピッチを通じてのＣＤ特性に影響を及ぼす第２のさらにもっと複雑な挙動は、フォーカスおよび露光が変化したときのＣＤの挙動である。この第２の要素は、散乱バーを付加することによって制御できる。
【００３２】
図５に、光近接効果補正技術の必要性を示す。より具体的には、図５に示すのは、目標ＣＤが１３０ｎｍである隔離されたラインに対して、０．８０ＮＡおよび０．８５／０．５５／３０のＱＵＡＳＡＲ照明を用いた場合の、フォーカス／露光マトリックスのシミュレーション結果である。シミュレーションは、光近接効果補正技術を何ら用いずに行なった。フォーカスの挙動から、結果として得られるイメージは等焦点状態（ｉｓｏ−ｆｏｃａｌ ｃｏｎｄｉｔｉｏｎ）からほど遠いこと、および焦点深度（ＤＯＦ）が小さい（約２００ｎｍ）ことが分かる。このようにＤＯＦが足りないために、隔離されたラインが、ピッチを通じたオーバーラッピング・プロセス・ウィンドウの限定要因となっている。したがって全体のプロセス・ウィンドウを増加させるには、隔離されたラインに付随するＤＯＦを増加させることが好ましいことが明らかである。
【００３３】
前述したように、本発明より以前では、このことはサブ解像度フィーチャ（散乱バーなど）を用いて行なわれていた。実際、適切に配置されたサブ解像度散乱バーを加えることによって、隔離されたラインに付随するＤＯＦはかなり増加し、オーバーラッピング・プロセス・ウィンドウは非常に増加する。しかし本発明によれば、サブ解像度散乱バーとは対照的に、光近接補正フィーチャとしてサブ解像度位相エッジを用いる。サブ解像度位相エッジによって、既知のＯＰＣフィーチャ（散乱バーなど）よりも著しい利点が得られる。たとえば各位相エッジは本質的にディメンション・レスであり、位相エッジに付随する幅寸法（またはＣＤ）は全くない。したがって位相エッジを用いることで、非常に小さいフィーチャ（すなわち散乱バー）がマスク上に作製できるという必要性はなくなる。また位相エッジはディメンション・レスであるため、フィーチャ間のピッチに拘わらず、それらをフィーチャ間に容易に配置できる。
【００３４】
図６に、低位相エッジが光近接補正フィーチャとしてどのように使用できるかを示す典型的な実施形態を示す。図６を参照して、与えられた例においては、隔離されたクロム・ライン１２の両側に２つの位相エッジが作製されている。より詳細には、クロム・ライン１２の左側では、第１位相エッジ１４がクロム・ライン１２の左端から１４０ｎｍの距離に作製され、第２位相エッジ１６がクロム・ラインの左端から３４０ｎｍの距離に作製されている。同様に、クロム・ライン１２の右側では、第１位相エッジ１８がクロム・ライン１２の右端から１４０ｎｍの距離に作製され、第２位相エッジ２０がクロム・ラインの右端から３４０ｎｍの距離に作製されている。この場合もやはり、好ましい補正を実現するための、互いに対するおよびフィーチャに対する位相エッジの最適な配置は、プロセス依存であることに注意されたい。実際、散乱バーの場合と同様に、位相エッジの最適な配置は実験的な方法で容易に決めることができる。
【００３５】
図７に、図６に示した位相エッジをＯＰＣフィーチャとして１３０ｎｍラインに対して用いることによって得られる改善を示す。シミュレーションで用いた処理条件は、図５に示したシミュレーションで用いたものと同じである。図７を参照すると、位相エッジを含めることで、１３０ｎｍラインに対して焦点深度の著しい改善が得られることが示される。図示されているように、図５に示したシミュレーションで得られた約２００ｎｍの焦点深度とは対照的に、焦点深度は約６００ｎｍになる。
【００３６】
前述したように、サブ解像度位相エッジの、フィーチャに対する位置および互いに対する位置は、隔離された１３０ｎｍフィーチャの結像に影響を及ぼす。図８に、同じ１３０ｎｍの隔離されたラインのシミュレーション結果を、位相エッジを１６０ｎｍおよび３６０ｎｍだけクロム・ライン端から離して配置した場合について示す。図示したように、このような位相エッジの配置を用いた場合には、目標にすべきドーズが約３３ｍＪで、フォーカスを通じての挙動が理想的な等焦点挙動を越えて過剰補正されている。したがってこのような配置は最適ではない。
【００３７】
図６に示した位相エッジは、種々の処理方法を用いて作製できる。たとえば、単一のクロム・フィーチャを用いて、２つの位相エッジをマスク領域に作製することができる。より具体的には、プロセス・ステップには、２つの位相エッジの所望する分離に等しい幅を有するクロム・フィーチャを、クォーツ基板上に形成することが含まれる。次にクロム・フィーチャをシールドとして用いて、クォーツ基板を、基板のエッチ部分と基板の未エッチ部分との間に所望の位相差を形成するために必要な深さまで、エッチする。次にクロム・フィーチャ（すなわちシールド）を除去し、その結果、２つの位相エッジ（クロム・フィーチャの幅に等しい距離だけ離れている）が作製される。当然のことながら、位相エッジの形成に用いるクロム・フィーチャは、焼き付けるべきフィーチャに対して必要に応じて配置できる。単一の位相エッジのみを望む場合は、これはクロム・シールドの一方の側を、焼き付けるべき隣接するフィーチャに接触するまで延ばすことで、行なうことができる。この場合には単一の位相エッジが、クロム・シールドの反対側の位置（すなわち焼き付けるべきフィーチャに接触しないシールドの端）に形成される。
【００３８】
本発明の利点の他の例として、単一の位相エッジＯＰＣフィーチャを、クロムレス（ｃｈｒｏｍｅｌｅｓｓ）散乱バーの代わりにどのように使用できるかを示す。知られているように、クロムレス位相シフト・マスク（ＣＬＭ）技術は、λ／５程度に小さい結像に対する選択肢として有望であることが明らかになりつつある。ＣＬＭは、２つの位相エッジが互いに近接した（たとえば、２４８ｎｍの波長に対して１２０ｎｍ〜５０ｎｍの範囲にある）ときに形成される高コントラスト暗像を利用している。この画像強調は、結像システムの解像度を増加させる手段として有益であるが、サブ解像度であることが意図されるフィーチャの焼付け可能性も増加させてしまう。その結果、クロムレス散乱バーを焼き付けないためには、散乱バーを非常に小さくしなければならない（すなわち５０ｎｍ未満である）か、散乱バーを有効サイズが５０ｎｍ未満となるようにハーフ・トーンにしなければならない。しかし幅が５０ｎｍ未満の散乱バーを作製するのは非常に難しい。
【００３９】
本発明の結果、このような幅の散乱バーを作製する必要がない。前述したように本発明によれば、一対の位相エッジを、これまでハーフ・トーンのクロムレス・散乱バーが形成されたであろう場所に配置することができる。前述した方法においては、これらの位相エッジを互いからおよび主要なフィーチャの位相エッジから、所与の結像条件の下でこれらの位相エッジが焼き付けられないように離す。したがってこのような位相エッジをＯＰＣフィーチャとして用いることによって、前述のような小さい幅寸法を有する散乱バーを作製する必要がない。
【００４０】
図９では、５０ｎｍクロムレス散乱バー、４０ｎｍクロムレス散乱バー、および単一の位相エッジの焼付け可能性を、それぞれ５つの１００ｎｍのバーのパターンに隣接して配置した場合の比較を行なう。図９を参照すると、５つのバー（すなわち焼き付けるべきフィーチャ）は、約１０００ｎｍ、１３００ｎｍ、１６００ｎｍ、１９００ｎｍ、および２２００ｎｍ（図９の水平軸によって規定される）に配置されている。このシミュレーションから示されるように、４０ｎｍのクロムレス散乱バーと５０ｎｍの散乱バーとは両方とも、Ｉmin値が焼付け閾値を下回るのでウェハ上に焼き付けられる。しかし単一の位相エッジは、閾値を越えるＩminを維持しているためウェハ上に焼き付けられない。実際、図９に示すシミュレーションで用いる条件下において、焼き付けられないクロムレス散乱バーを得るためには、散乱バーは約３５ｎｍ幅（４×で１４０ｎｍ）でなければならないことが明らかになっている。この値は、現在のフォトマスク製造能力を超えている。このように本発明によって、従来技術を用いてこれまではＯＰＣフィーチャが焼き付けられていたであろう結像条件下で、サブ解像度ＯＰＣフィーチャを配置し使用することが可能となる。
【００４１】
位相エッジをサブ解像度アシスト・フィーチャとして用いる他の利点は、位相エッジを、従来の散乱バーが入るほど広くないスペースに配置できることである。図１０に、相当に密集したフィーチャ間に位相エッジを配置するこのコンセプトを示す。図１０を参照すると、ウェハ上に焼き付けるべきクロム・フィーチャ２２はピッチが４００ｎｍであり、この値は散乱バーをフィーチャ間に配置するには小さすぎる。しかし位相エッジ２４をそれぞれのフィーチャ２２間に配置することは可能である。実際、位相エッジをフィーチャ間に配置することは、強い近接効果が存在し位相エッジによってこの近接効果を補正できるため望ましい。図１１に、４００ｎｍピッチの１００ｎｍクロム・ライン・パターンについてのフォーカス／露光シミュレーション結果を、図１０に示すように単一の位相エッジをクロム・ライン間に配置した場合について示す。図１１のプロットから分かるように、結果として生じる１００ｎｍクロム・ラインは、実質的な等焦点状態および著しく大きい焦点深度（約６００ｎｍ）を示す。明らかにこのような特性結果は、位相エッジを省いたなら可能ではなかったであろう。
【００４２】
図１０に示すクロム・フィーチャ２２間に配置された位相エッジ２４は、図６を参照して既に説明した方法と実質的に同じ方法で作製することができる。たとえば最初に、クォーツ基板の上面にクロムを堆積する。次にエッチすべき基板部分から、クロムを除去する。次にクォーツ基板を、所望する位相差を基板のエッチ部分と基板の未エッチ部分との間に形成するのに必要な深さまでエッチングする。次にクロム・フィーチャ２２を保護して、クォーツ基板上の残りのクロムを除去する。その結果、図１０に示す構造（位相エッジ２４がクロム・フィーチャ２２間に形成されている）が得られる。当然のことながら、位相エッジ２４をクロム・フィーチャ２２間に形成する他のどんな方法も利用できる。
【００４３】
図１２に、単一の位相エッジをクロムレス・フィーチャ間に配置する例を示す。この例では、１００ｎｍラインが、０°位相フィールドで囲まれた１８０°位相ラインと、１８０°位相フィールドで囲まれた０°位相ラインとの両方で形成されている。サブ解像度位相エッジは、０°位相フィールド領域と１８０°位相フィールド領域との変わり目を形成する。サブ解像度位相エッジを用いることで、ピッチが変化するラインの、フォーカスを通じての挙動を制御して、ピッチを通じてのオーバーラッピング・プロセス・ウィンドウを増加できる付加的な能力が得られる。
【００４４】
より具体的には、図１２を参照すると、本発明によれば、位相エッジ３２を２つのクロムレス・フィーチャ（１つはトレンチ３４、もう１つはメサ３６）の間に配置できる。トレンチ・フィーチャ３４とメサ・フィーチャ３６との両方とも焼き付けられる。位相エッジ３２は焼き付けられないが、光近接補正フィーチャとして確かに機能する。
【００４５】
位相エッジをサブ解像度フィーチャとして用いる結果、エアリアル・イメージ形成に影響を及ぼす２つの効果が生じることに、さらに注意されたい。第１の効果は、有効パターン密度を変える場所に暗フィーチャ（ｄａｒｋ ｆｅａｔｕｒｅ）を配置することで、半密集ライン（ｓｅｍｉ−ｄｅｎｓｅ ｌｉｎｅｓ）の結像挙動に対する隔離またはほぼ隔離されたラインの結像挙動を変えることである。この効果は、フォーカスを通じての挙動を前述と同様に変えるために用いた。第２の効果は、サブ解像度位相エッジ間の領域に生じる位相シフティングである。位相パターンを用いて付加的な利点を得ることができるのは、この効果による。
【００４６】
たとえば、隔離されたラインの周囲に複数の位相エッジを適切に配置することで、逆ベッセル像（ｉｎｖｅｒｓｅ Ｂｅｓｓｅｌ ｉｍａｇｅ）（すなわち理論的に無限大の焦点深度を有する暗ライン）として特徴付けられる挙動が起こるように、位相シフティング領域を形成できる。これは位相エッジをコヒーレント光で焼き付けることと（この場合は強い軸外照明を用いていることを除いて）同様である。
【００４７】
図１３に、隔離されたクロム・ライン４１（ライン両側の４つの位相エッジ４２、４３、４４、４５で囲まれている）を示す。位相エッジの配置は、等焦点を目標ＣＤフィーチャ・サイズで配置するようになされている。こうするために、位相エッジを均一な距離で離して配置してはいない。図１３に示すように、サブ解像度位相エッジ間の間隙は、中央のクロム・フィーチャ４１からの距離が増加するにつれて大きくなる。すでに示したように、位相エッジを配置することで、クロム・ラインのフォーカスを通じての結像挙動は変化する。この例では、位相エッジは、クロム・ラインの端から１５０ｎｍ、３５０ｎｍ、６２０ｎｍ、および９２０ｎｍだけ離れて配置されている。この方法は、クロム・フィーチャをクロムレス位相シフト構造５１（ＣＬＭ）と交換して、サブ解像度位相エッジを同じ様に配置したときも（図１４に示す）、同様に良好に作用する。
【００４８】
図１５に、隔離された１００ｎｍＣＬＭ逆ベッセル・ラインのシミュレーション結果、および位相エッジを適切に配置して特定の照明条件で逆ベッセル挙動を形成することによってどのように等焦点を制御して目標ＣＤ値にできるかを示す。図示したように、結果は、焦点距離が著しく増加していることを示す。８０ｎｍ、５０ｎｍ、および３５ｎｍの目標ＣＤサイズのクロム主要フィーチャを用いて、逆ベッセル位相エッジ・デザインを用いて、ＦＥＭシミュレーションを走らせた。図１６、１８、および２０に示すように、全ての場合において、等焦点の位置を特定の目標ＣＤの付近に配置することができた。図１７および１９に、ＥＤ（露光量／線量）ラチチュード・プロットを示す。このプロットが示すように、８０ｎｍおよび５０ｎｍの隔離されたラインを、０．８０ＮＡのＫｒＦ結像システムおよび０．８５／０．５５／３０ＱＵＡＳＡＲ照明を用いて露光した場合、焦点深度は、１０％の露光許容範囲において、それぞれ９００ｎｍおよび６７５ｎｍのＤＯＦであった。
【００４９】
前述の図から明白な改善されたＤＯＦは、サブ解像度アシスト・フィーチャが回折パターン（像平面において対象物を通過する露光エネルギーによって形成される）に及ぼす効果の結果であると考えられる。図２１Ａおよび２１Ｂに、サブ解像度アシスト・フィーチャが回折パターンに及ぼす効果を示す。隔離されたラインの場合、実質的に全ての露光エネルギーが、ゼロ次の回折にある（図２１Ａを参照）。サブ解像度位相エッジを適切に配置することで、このエネルギーは、ＤＯＦを増加させるようにゼロ次から高次の回折へ流れる（図２１Ｂを参照）。サブ解像度フィーチャをフィーチャ付近のどの場所へ配置しても、前述したように露光エネルギーは高次の回折へ送られるが、ＤＯＦを改善するための適切な配置は、露光波長、照明条件、および結像システムの開口数に依存する。
【００５０】
焼き付けされない位相エッジを光近接補正フィーチャとして使用できることで、全く新しいカテゴリの補正方法が可能となる。たとえば不透明なフィーチャの角から延びる位相エッジを用いることで、角の丸い結像を、現在セリフを用いている方法と同じようにして改善できる。メイン・フィーチャとサブ解像度位相エッジとの距離をフィーチャに沿って変えることによって、幾何形状の端に凹凸を配置することで現在実現されている効果と同様の効果を得ることができる。
【００５１】
サブ解像度位相エッジを用いることの汎用性の例として、図２２に、ライン・エンド・ショートニング（ｌｉｎｅ ｅｎｄ ｓｈｏｒｔｅｎｉｎｇ）の補正を、ライン６１（エンド・ショートニングを補正すべきもの）に垂直な位相エッジ６２を配置することによってどのようにできるかを示す。位相エッジがライン間にある領域では、結像条件および他の位相エッジとの距離によって位相エッジはサブ解像度になるため、位相エッジはプリントされない。しかし位相エッジがラインのエンド付近にあるときには、ライン・エンドの位相エッジと補正フィーチャの位相エッジとの相互作用によって、そのライン・エンドは位相エッジまで引っ張られる。したがって非常に微細なライン・エンド制御が実現できる。
【００５２】
別の変形では、サブ解像度位相エッジは、直線である必要はなく、サブ解像度の揺れ（ｊｏｇｇｉｎｇ）を含むことができる。また前述したように、１８０°以外のシフト（６０°、９０°、または１２０°など）を有する位相エッジを用いることもできる。
【００５３】
図２３に、本発明によってデザインされたマスクとの使用に好適なリソグラフィ投影装置を概略的に示す。この装置は、以下のものを備える。
【００５４】
−放射システムＥｘ、ＩＬ（放射の投影ビームＰＢを供給する）。この特定の場合では、放射システムは放射源ＬＡも備える。
【００５５】
−第１の対象物テーブル（マスク・テーブル）ＭＴ。ＭＴには、マスクＭＡ（たとえばレティクル）を保持するためのマスク・ホルダが設けられ、またマスクを品目ＰＬに対して正確に位置決めするための第１の位置決め手段に接続されている。
【００５６】
−第２の対象物テーブル（基板テーブル）ＷＴ。ＷＴには、基板Ｗ（たとえばレジスト・コートされたシリコン・ウェハ）を保持するための基板ホルダが設けられ、また基板を品目ＰＬに対して正確に位置決めするための第２の位置決め手段に接続されている。
【００５７】
−投影システム（「レンズ」）ＰＬ（たとえば屈折、反射、または反射屈折の光学システム）。ＰＬはマスクＭＡの照明部分を、基板Ｗのターゲット部分Ｃ（たとえば１つまたは複数のダイを含む）の上に結像する。
【００５８】
ここで示すように、装置は透過型である（すなわち透過型マスクを有する）。しかし一般的には、装置はたとえば反射型であっても良い（反射型マスクを有する）。代替的に装置は、マスクを用いる代わりとして他の種類のパターニング手段を用いても良い。例としては、プログラマブル・ミラー・アレイまたはＬＣＤマトリックスが挙げられる。
【００５９】
放射源ＬＡ（たとえば水銀ランプまたはエキシマ・レーザ）は、放射ビームを生成する。このビームは、照明システム（投光器（ｉｌｌｕｍｉｎａｔｏｒ））ＩＬ内に、直接にまたはコンデイショニング手段（たとえばビーム拡大器Ｅｘなど）を通った後に供給される。投光器ＩＬは、ビーム内強度分布の外側および／または内側の径方向の程度（一般にσ外側（σ−ｏｕｔｅｒ）およびσ内側（σ−ｉｎｎｅｒ）とそれぞれ言われる）を設定するための調整手段ＡＭを備えていても良い。また投光器ＩＬは一般に、種々の他のコンポーネント（インテグレータＩＮおよびコンデンサＣＯなど）を備える。こうして、マスクＭＡに入射するビームＰＢは、所望する均一性および強度分布をその断面内に有する。
【００６０】
図２３に関して次のことに注意されたい。すなわち放射源ＬＡは、リソグラフィ投影装置のハウジング内にあっても良いが（たとえば放射源ＬＡが水銀ランプの場合に多い）、放射源ＬＡがリソグラフィ投影装置から離れていて、放射源から生成される放射ビームを装置内に導いても良い（たとえば好適な誘導ミラーによって）。この後者のシナリオは、放射源ＬＡがエキシマ・レーザ（たとえばＫｒＦ、ＡｒＦ、またはＦ2レーザ発光に基づく）の場合が多い。本発明には、これらのシナリオの両方が含まれる。
【００６１】
ビームＰＢは、その後にマスクＭＡ（マスク・テーブルＭＴ上に保持される）と交差する。マスクＭＡを通った後、ビームＰＢはレンズＰＬ（ビームＰＢを基板Ｗのターゲット部分Ｃにフォーカスする）を通過する。第２の位置決め手段（および干渉測定手段ＩＦ）を用いることによって、基板テーブルＷＴを正確に動かして、たとえば異なるターゲット部分ＣをビームＰＢの経路内に配置することができる。同様に第１の位置決め手段を用いて、マスクＭＡをビームＰＢの経路に対して正確に配置することができる（これはたとえば、マスクＭＡをマスク・ライブラリから機械的に検索した後またはスキャン中に行なう）。一般に、対象物テーブルＭＴ、ＷＴの移動は、長ストローク・モジュール（粗い位置決め）と短ストローク・モジュール（細かい位置決め）とを用いて実現される。なおこれらのモジュールは、図２３には明確には示されていない。しかしウェハ・ステッパの場合には（ステップ・アンド・スキャン・ツールとは対照的に）、マスク・テーブルＭＴは、短ストローク・アクチュエータに接続するだけで良いし、または固定しても良い。
【００６２】
図示されたツールは、２つの異なるモードで用いることができる。
【００６３】
−ステップ・モードでは、マスク・テーブルＭＴを基本的に静止させておき、マスク全体の像を一回（すなわち一回の「フラッシュ」）でターゲット部分Ｃに投影する。次に、基板テーブルＷＴをｘおよび／またはｙ方向に移動させて、異なるターゲット部分ＣにビームＰＢを照射できるようにする。
【００６４】
−スキャン・モードでは、所与のターゲット部分Ｃを一回の「フラッシュ」で露光しないこと以外は、基本的に同じシナリオを用いる。その代わりに、マスク・テーブルＭＴが所与の方向（いわゆる「スキャン方向」、たとえばｙ方向）に速度ｖで移動可能であるため、投影ビームＰＢがマスク像の全体に渡ってスキャンされる。同時に、基板テーブルＷＴを同じかまたは反対の方向に同時に速度Ｖ＝Ｍｖで移動させる。ここでＭはレンズＰＬの倍率である（通常はＭ＝１／４または１／５である）。こうして比較的大きなターゲット部分Ｃを、解像度について妥協する必要なく露光できる。
【００６５】
本発明のある特定の実施形態について開示してきたが、本発明は、その趣旨または本質的な特徴から逸脱することなく他の形態で具体化しても良いことに注意されたい。したがって本実施形態は、全ての態様において、説明的なものであって限定的なものではないとみなすべきであり、本発明の範囲は添付の特許請求の範囲によって示され、したがって特許請求の範囲の趣旨および均等な範囲にある全ての変更は、特許請求の範囲に含まれることが意図される。
【図面の簡単な説明】
【図１】従来の照明を使用しシグマ（σ）を変化させたときの１８０°位相エッジの典型的なエアリアル強度プロファイルを示す図である。
【図２】軸外照明を用いたときの１８０°位相エッジの典型的なエアリアル強度プロファイルを示す図である。
【図３】従来の照明によっておよび軸外ＱＵＡＳＡＲ照明によって照射されたときの２００ｎｍだけ離れた２つの位相エッジのエアリアル・イメージ強度を示す図である。
【図４】所与の処理条件の組におけるフィーチャ端に対する位相エッジの種々の配置に起因するＩminの変化を示す一群のエアリアル・イメージを示す図である。
【図５】隔離されたラインに対するフォーカス／露光マトリックスのシミュレーション結果（ＦＥＭ）を示す図である。
【図６】光近接補正フィーチャとして用いる位相エッジの典型的な実施形態を示す図である。
【図７】サブ解像度位相エッジをＯＰＣフィーチャとして用いた場合の、隔離されたラインに対するフォーカス／露光マトリックスのシミュレーション結果を示す図である。
【図８】目標となる１３０ｎｍの隔離されたラインのシミュレーション結果を、隔離されたラインから位相エッジを１６０ｎｍおよび３６０ｎｍだけ離して配置した場合について示す図である。
【図９】５０ｎｍクロムレス散乱バー、４０ｎｍクロムレス散乱バー、および単一の位相エッジの焼付け可能性を、それぞれ５つの１００ｎｍのバーのパターンに隣接して配置した場合の比較を示す図である。
【図１０】従来の散乱バーの配置に対して十分なスペースが得られない中間のピッチ値において、単一の位相エッジをサブ解像度ＯＰＣフィーチャとして用いる例を示す図である。
【図１１】４００ｎｍピッチの１００ｎｍクロム・ライン・パターンについてのフォーカス／露光シミュレーション結果を、図１０に示すように単一の位相エッジをクロム・ライン間に配置した場合について示す図である。
【図１２】単一の位相エッジをクロムレス・フィーチャ間に配置する例を示す図である。
【図１３】サブ解像度位相エッジを用いて逆ベッセル・ラインを形成する例を示す図である。
【図１４】クロムレス位相シフト・マスク構造を用いて、図１３の逆ベッセル・ラインを形成する例を示す図である。
【図１５】隔離された１００ｎｍＣＬＭ逆ベッセルラインのシミュレーション結果、および位相エッジの適切な配置によってどのように等焦点を制御できるかを示す図である。
【図１６】８０ｎｍのクロム・フィーチャについてのフォーカス／露光シミュレーション結果を示す図である。
【図１７】ＥＤ（露光量／線量）ラチチュード・プロットを示す図であって、８０ｎｍの隔離されたラインを、０．８０ＮＡのＫｒＦ結像システムおよび０．８５／０．５５／３０ＱＵＡＳＡＲ照明を用いて露光した場合の焦点深度を示す。
【図１８】５０ｎｍのクロム・フィーチャについてのフォーカス／露光シミュレーション結果を示す図である。
【図１９】ＥＤ（露光量／線量）ラチチュード・プロットを示す図であって、５０ｎｍの隔離されたラインを、０．８０ＮＡのＫｒＦ結像システムおよび０．８５／０．５５／３０ＱＵＡＳＡＲ照明を用いて露光した場合の焦点深度を示すである。
【図２０】３５ｎｍのクロム・フィーチャについてのフォーカス／露光シミュレーション結果を示す図である。
【図２１Ａ】サブ解像度アシスト・フィーチャが回折パターンに及ぼす効果を示す図である。
【図２１Ｂ】サブ解像度アシスト・フィーチャが回折パターンに及ぼす効果を示す図である。
【図２２】サブ解像度位相エッジを用いてどのようにライン・エンド・ショートニングを補正できるかを示す図である。
【図２３】典型的なリソグラフィ投影装置を示す図である。
【符号の説明】
１２、２２、４１ クロム・フィーチャ
１４、１６、１８、２０、２４、３２、４２、４３、４４、４５、６２ 位相エッジ
３４ トレンチ・フィーチャ
３６ メサ・フィーチャ
５１ クロムレス位相シフト構造
ＡＭ 調整手段
Ｅｘ ビーム拡大器
ＩＬ 投光器
ＬＡ 放射源
ＭＴ マスク・テーブル
ＭＡ マスク
ＰＬ 投影システム
Ｃ ターゲット部分
ＣＯ コンデンサ
ＩＦ 干渉測定手段
ＩＬ 照明システム
ＩＮ インテグレータ
ＰＢ ビーム
ＰＢ 投影ビーム
ＷＴ 基板テーブル
Ｗ 基板
Claims (28)
- その中に形成されたパターンを基板上に光学的に転写するためのフォトリソグラフィ・マスクであって、
前記基板上に焼き付けるべき複数の解像可能なフィーチャと、
少なくとも１つの解像不可能な光近接補正フィーチャとを備え、
前記少なくとも１つの解像不可能な光近接補正フィーチャは位相エッジであり、
前記少なくとも１つの解像不可能な位相エッジは、第１の解像可能なフィーチャと、第２の解像可能なフィーチャとの間に位置決めされた単独の光近接補正フィーチャであり、前記第１の解像可能なフィーチャと前記第２の解像可能なフィーチャとは密集したフィーチャに相当する密集した間隔で置かれていることを特徴とするフォトリソグラフィ・マスク。 - 前記位相エッジは、幅寸法が実質的にゼロに等しい請求項１に記載のフォトリソグラフィ・マスク。
- 前記位相エッジは、１８０°の位相シフトをもたらす請求項１に記載のフォトリソグラフィ・マスク。
- 前記位相エッジは、０°よりも大きい位相シフトをもたらす請求項１のフォトリソグラフィ・マスク。
- 複数の前記解像不可能な位相エッジ光近接補正フィーチャをさらに備え、複数の解像不可能な位相エッジ光近接補正フィーチャは、所与の１つの前記解像可能なフィーチャの端に隣接して配置される請求項１に記載のフォトリソグラフィ・マスク。
- 前記解像不可能なフィーチャは、所与のフィーチャ・サイズに対して結像システムの焦点深度が最大になるように、前記所与の１つの前記解像可能なフィーチャから離れて配置される請求項１に記載のフォトリソグラフィ・マスク。
- 前記マスクはクォーツ基板を備え、前記少なくとも１つの解像不可能な位相エッジは、前記クォーツ基板のエッチングによって形成される請求項１に記載のフォトリソグラフィ・マスク。
- その中に形成されたパターンを基板上に光学的に転写するためのフォトリソグラフィ・マスクであって、
前記基板上に焼き付けるべき複数の解像可能なフィーチャと、
少なくとも１つの解像不可能な光近接補正フィーチャとを備え、
前記少なくとも１つの解像不可能な光近接補正フィーチャは位相エッジであり、
前記少なくとも１つの解像不可能な位相エッジは、第１の解像可能なフィーチャと、第２の解像可能なフィーチャとの間に位置決めされた単独の光近接補正フィーチャであり、
前記マスクはクロムレス位相シフト・マスクを形成するフォトリソグラフィ・マスク。 - コンピュータを制御するためのプログラムであって、コンピュータは、コンピュータによって読み取り可能な記録媒体と、その中に形成されたパターンを基板上に光学的に転写するためのフォトリソグラフィ・マスクに対応する少なくとも１つのファイルをコンピュータに作成するように命令を出すための記録媒体上に記録された手段と、を備え、
前記マスクは、
前記基板上に焼き付けるべき複数の解像可能なフィーチャと、
少なくとも１つの解像不可能な光近接補正フィーチャとを備え、
前記少なくとも１つの解像不可能な光近接補正フィーチャは位相エッジであり、
前記少なくとも１つの解像不可能な位相エッジは、第１の解像可能なフィーチャと、第２の解像可能なフィーチャとの間に位置決めされた単独の光近接補正フィーチャであり、前記第１の解像可能なフィーチャと前記第２の解像可能なフィーチャとは密集したフィーチャに相当する密集した間隔で置かれていることを特徴とするプログラム。 - 前記位相エッジは、幅寸法が実質的にゼロに等しい請求項９に記載のプログラム。
- 前記位相エッジは、１８０°の位相シフトをもたらす請求項９に記載のプログラム。
- 前記位相エッジは、０°よりも大きい位相シフトをもたらす請求項９に記載のプログラム。
- 前記マスクは、複数の前記解像不可能な位相エッジ光近接補正フィーチャをさらに備え、複数の解像不可能な位相エッジ光近接補正フィーチャは、所与の１つの前記解像可能なフィーチャの端に隣接して配置される請求項９に記載のプログラム。
- 前記解像不可能なフィーチャは、所与のフィーチャ・サイズに対して結像システムの焦点深度が最大になるように、前記所与の１つの前記解像可能なフィーチャから離れて配置される請求項９に記載のプログラム。
- 前記マスクはクォーツ基板を備え、前記少なくとも１つの解像不可能な位相エッジは、前記クォーツ基板のエッチングによって形成される請求項９に記載のプログラム。
- コンピュータを制御するためのプログラムであって、コンピュータは、コンピュータによって読み取り可能な記録媒体と、その中に形成されたパターンを基板上に光学的に転写するためのフォトリソグラフィ・マスクに対応する少なくとも１つのファイルをコンピュータに作成するように命令を出すための記録媒体上に記録された手段と、を備え、
前記マスクは、
前記基板上に焼き付けるべき複数の解像可能なフィーチャと、
少なくとも１つの解像不可能な光近接補正フィーチャとを備え、
前記少なくとも１つの解像不可能な光近接補正フィーチャは位相エッジであり、
前記少なくとも１つの解像不可能な位相エッジは、第１の解像可能なフィーチャと、第２の解像可能なフィーチャとの間に位置決めされた単独の光近接補正フィーチャであり、
前記マスクはクロムレス位相シフト・マスクを形成するプログラム。 - 前記マスクは、軸外照明を用いて照射される請求項９に記載のプログラム。
- リソグラフィ・パターンをフォトリソグラフィ・マスクから基板上へ、リソグラフィ露光装置を用いて転写するための方法であって、
前記基板上に焼き付けるべき複数の解像可能なフィーチャを形成するステップと、
少なくとも１つの解像不可能な光近接補正フィーチャを形成し、前記少なくとも１つの解像不可能な光近接補正フィーチャは位相エッジであるステップと、を含み、
前記少なくとも１つの解像不可能な位相エッジは、第１の解像可能なフィーチャと、第２の解像可能なフィーチャとの間に位置決めされた単独の光近接補正フィーチャであり、前記第１の解像可能なフィーチャと前記第２の解像可能なフィーチャとは密集したフィーチャに相当する密集した間隔で置かれていることを特徴とする方法。 - 前記位相エッジは、幅寸法が実質的にゼロに等しい請求項１８に記載の方法。
- 前記位相エッジは、０°よりも大きい位相シフトをもたらす請求項１８に記載の方法。
- 前記位相エッジは、１８０°の位相シフトをもたらす請求項１８に記載の方法。
- 前記マスクは、軸外照明を用いて照射される請求項１８に記載の方法。
- （ａ）放射感受性材料の層によって少なくとも一部が覆われている基板を用意するステップと、
（ｂ）放射システムを用いて放射投影ビームを用意するステップと、
（ｃ）マスク上のパターンを用いて投影ビームに断面内パターンを与えるステップと、
（ｄ）パターン化された放射ビームを、放射感受性材料層のターゲット部分に投影するステップと、を含むデバイス製造方法であって、
ステップ（ｃ）において、用いられるマスクは、
前記基板上に焼き付けるべき複数の解像可能なフィーチャと、
少なくとも１つの解像不可能な光近接補正フィーチャと、を備え、
前記少なくとも１つの解像不可能な光近接補正フィーチャは位相エッジであり、
前記少なくとも１つの解像不可能な位相エッジは、第１の解像可能なフィーチャと、第２の解像可能なフィーチャとの間に位置決めされた単独の光近接補正フィーチャであり、前記第１の解像可能なフィーチャと前記第２の解像可能なフィーチャとは密集したフィーチャに相当する密集した間隔で置かれていることを特徴とするデバイス製造方法。 - 前記放射投射ビームは、軸外照明を含む請求項２３に記載のデバイス製造方法。
- 前記位相エッジによって生じる位相シフトは、前記位相エッジのサブ解像度を維持するように選択されている請求項１に記載のフォトリソグラフィ・マスク。
- 前記位相エッジによって生じる位相シフトは、前記位相エッジのサブ解像度を維持するように選択されている請求項９に記載のプログラム。
- 前記位相エッジによって生じる位相シフトは、前記位相エッジにサブ解像度を維持するように選択されている請求項１８に記載の方法。
- 前記位相エッジによって生じる位相シフトは、前記位相エッジにサブ解像度を維持するように選択されている請求項２３に記載のデバイス製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US32521101P | 2001-09-28 | 2001-09-28 | |
| US325211 | 2001-09-28 | ||
| US152686 | 2002-05-23 | ||
| US10/152,686 US7026081B2 (en) | 2001-09-28 | 2002-05-23 | Optical proximity correction method utilizing phase-edges as sub-resolution assist features |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003177511A JP2003177511A (ja) | 2003-06-27 |
| JP3939234B2 true JP3939234B2 (ja) | 2007-07-04 |
Family
ID=26849769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002320524A Expired - Fee Related JP3939234B2 (ja) | 2001-09-28 | 2002-09-27 | 位相エッジをサブ解像度アシスト・フィーチャとして用いる光近接効果補正方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7026081B2 (ja) |
| EP (1) | EP1298489B1 (ja) |
| JP (1) | JP3939234B2 (ja) |
| KR (1) | KR100542268B1 (ja) |
| DE (1) | DE60212777T2 (ja) |
| TW (1) | TW574595B (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI243962B (en) * | 2001-02-27 | 2005-11-21 | Asml Netherlands Bv | A photolithography mask, a method and a computer program product of transferring a lithographic pattern, and a device manufacturing method |
| US6887633B2 (en) * | 2002-02-08 | 2005-05-03 | Chih-Hsien Nail Tang | Resolution enhancing technology using phase assignment bridges |
| US6883159B2 (en) * | 2002-03-19 | 2005-04-19 | Intel Corporation | Patterning semiconductor layers using phase shifting and assist features |
| US7266480B2 (en) * | 2002-10-01 | 2007-09-04 | The Regents Of The University Of California | Rapid scattering simulation of objects in imaging using edge domain decomposition |
| EP2296041A3 (en) | 2003-05-30 | 2013-01-23 | Omnivision Technologies, Inc. | Lithographic systems and methods with extended depth of focus |
| JP4563746B2 (ja) * | 2003-06-30 | 2010-10-13 | エーエスエムエル マスクツールズ ビー．ブイ． | イメージ・フィールド・マップを利用して補助フィーチャを生成するための、方法、プログラム製品及び装置 |
| KR100556044B1 (ko) * | 2003-12-31 | 2006-03-03 | 동부아남반도체 주식회사 | 다마신 공정에서의 패턴 향상 방법 |
| KR100585127B1 (ko) * | 2004-02-11 | 2006-06-01 | 삼성전자주식회사 | 투명 기판에 형성된 스캐터링 바아를 포함하는 포토 마스크 |
| JP4254603B2 (ja) | 2004-04-23 | 2009-04-15 | 凸版印刷株式会社 | レベンソン型位相シフトマスク及びその製造方法 |
| US7632610B2 (en) * | 2004-09-02 | 2009-12-15 | Intel Corporation | Sub-resolution assist features |
| CN101080671B (zh) | 2004-12-15 | 2010-05-12 | 凸版印刷株式会社 | 相移掩模及其制造方法以及半导体元件的制造方法 |
| JP4617272B2 (ja) | 2005-04-12 | 2011-01-19 | エーエスエムエル マスクツールズ ビー．ブイ． | 二重露光リソグラフィを実行するための方法、プログラム製品及びデバイス製造方法 |
| US7732102B2 (en) * | 2005-07-14 | 2010-06-08 | Freescale Semiconductor, Inc. | Cr-capped chromeless phase lithography |
| US20070038585A1 (en) * | 2005-08-15 | 2007-02-15 | Thommes Family, Llc | Method for simulating a response to a stimulus |
| US20070253637A1 (en) * | 2006-03-08 | 2007-11-01 | Mentor Graphics Corp. | Image intensity calculation using a sectored source map |
| US7836423B2 (en) | 2006-03-08 | 2010-11-16 | Mentor Graphics Corporation | Sum of coherent systems (SOCS) approximation based on object information |
| JP4690946B2 (ja) * | 2006-06-02 | 2011-06-01 | 株式会社東芝 | シミュレーションモデルの作成方法、プログラム及び半導体装置の製造方法 |
| US7669171B2 (en) * | 2007-09-05 | 2010-02-23 | United Miceoelectronics Corp. | Prediction model and prediction method for exposure dose |
| US8323857B2 (en) | 2010-12-21 | 2012-12-04 | Ultratech, Inc. | Phase-shift mask with assist phase regions |
| JP5497693B2 (ja) * | 2011-06-10 | 2014-05-21 | Ｈｏｙａ株式会社 | フォトマスク基板、フォトマスク基板の製造方法、フォトマスクの製造方法、及びパターン転写方法 |
| EP2570854B1 (en) | 2011-09-16 | 2016-11-30 | Imec | Illumination-source shape definition in optical lithography |
| CN102867782A (zh) * | 2012-09-17 | 2013-01-09 | 上海华力微电子有限公司 | 一种电子可编程熔丝器件的修正方法 |
| US10176966B1 (en) | 2017-04-13 | 2019-01-08 | Fractilia, Llc | Edge detection system |
| US10522322B2 (en) | 2017-04-13 | 2019-12-31 | Fractilia, Llc | System and method for generating and analyzing roughness measurements |
| US11380516B2 (en) | 2017-04-13 | 2022-07-05 | Fractilia, Llc | System and method for generating and analyzing roughness measurements and their use for process monitoring and control |
| CN113359385B (zh) * | 2021-06-25 | 2023-10-17 | 矽万(上海)半导体科技有限公司 | 一种基于opc模型的无掩模光刻优化方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5523193A (en) | 1988-05-31 | 1996-06-04 | Texas Instruments Incorporated | Method and apparatus for patterning and imaging member |
| KR960006819B1 (ko) * | 1988-11-22 | 1996-05-23 | 가부시끼가이샤 히다찌세이사꾸쇼 | 집적회로장치의 제조방법 및 그에 사용되는 광학 마스크 |
| JP2710967B2 (ja) | 1988-11-22 | 1998-02-10 | 株式会社日立製作所 | 集積回路装置の製造方法 |
| JP2938568B2 (ja) | 1990-05-02 | 1999-08-23 | フラウンホファー・ゲゼルシャフト・ツール・フォルデルング・デル・アンゲバンテン・フォルシュング・アインゲトラーゲネル・フェライン | 照明装置 |
| US5229872A (en) | 1992-01-21 | 1993-07-20 | Hughes Aircraft Company | Exposure device including an electrically aligned electronic mask for micropatterning |
| US5302477A (en) | 1992-08-21 | 1994-04-12 | Intel Corporation | Inverted phase-shifted reticle |
| JP2661529B2 (ja) | 1993-11-30 | 1997-10-08 | 日本電気株式会社 | 位相シフトマスク |
| JPH09127676A (ja) | 1995-11-06 | 1997-05-16 | Seiko Epson Corp | ホトマスク及び半導体装置の製造方法 |
| JP2773718B2 (ja) | 1995-11-29 | 1998-07-09 | 日本電気株式会社 | フォトマスクおよびパターン形成方法 |
| EP0824722B1 (en) | 1996-03-06 | 2001-07-25 | Asm Lithography B.V. | Differential interferometer system and lithographic step-and-scan apparatus provided with such a system |
| US5807649A (en) * | 1996-10-31 | 1998-09-15 | International Business Machines Corporation | Lithographic patterning method and mask set therefor with light field trim mask |
| WO1998028665A1 (en) | 1996-12-24 | 1998-07-02 | Koninklijke Philips Electronics N.V. | Two-dimensionally balanced positioning device with two object holders, and lithographic device provided with such a positioning device |
| US5821014A (en) | 1997-02-28 | 1998-10-13 | Microunity Systems Engineering, Inc. | Optical proximity correction method for intermediate-pitch features using sub-resolution scattering bars on a mask |
| USRE40043E1 (en) | 1997-03-10 | 2008-02-05 | Asml Netherlands B.V. | Positioning device having two object holders |
| JP3070520B2 (ja) | 1997-05-26 | 2000-07-31 | 日本電気株式会社 | フォトマスク及び露光方法 |
| US5827625A (en) | 1997-08-18 | 1998-10-27 | Motorola, Inc. | Methods of designing a reticle and forming a semiconductor device therewith |
| US6114071A (en) * | 1997-11-24 | 2000-09-05 | Asml Masktools Netherlands B.V. | Method of fine feature edge tuning with optically-halftoned mask |
| KR100597775B1 (ko) * | 1997-12-26 | 2006-07-10 | 가부시키가이샤 니콘 | 투영노광장치 및 노광방법 |
| AU3063799A (en) | 1998-03-17 | 1999-10-11 | Asml Masktools Netherlands B.V. | Method of patterning sub-0.25 lambda line features with high transmission, "attenuated" phase shift masks |
| JP2000214572A (ja) | 1999-01-26 | 2000-08-04 | Seiko Epson Corp | フォトマスク及びそれを備えた露光装置 |
| US6482552B2 (en) * | 1999-10-18 | 2002-11-19 | Micron Technology, Inc. | Reticle forming methods |
| TW512424B (en) | 2000-05-01 | 2002-12-01 | Asml Masktools Bv | Hybrid phase-shift mask |
| US6335130B1 (en) | 2000-05-01 | 2002-01-01 | Asml Masktools Netherlands B.V. | System and method of providing optical proximity correction for features using phase-shifted halftone transparent/semi-transparent features |
-
2002
- 2002-05-23 US US10/152,686 patent/US7026081B2/en not_active Expired - Lifetime
- 2002-09-26 EP EP02256694A patent/EP1298489B1/en not_active Expired - Lifetime
- 2002-09-26 DE DE60212777T patent/DE60212777T2/de not_active Expired - Fee Related
- 2002-09-27 TW TW91122323A patent/TW574595B/zh not_active IP Right Cessation
- 2002-09-27 KR KR1020020058888A patent/KR100542268B1/ko not_active IP Right Cessation
- 2002-09-27 JP JP2002320524A patent/JP3939234B2/ja not_active Expired - Fee Related
-
2005
- 2005-07-26 US US11/188,858 patent/US7399559B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100542268B1 (ko) | 2006-01-16 |
| US20030064298A1 (en) | 2003-04-03 |
| KR20030027825A (ko) | 2003-04-07 |
| TW574595B (en) | 2004-02-01 |
| DE60212777D1 (de) | 2006-08-10 |
| JP2003177511A (ja) | 2003-06-27 |
| US7026081B2 (en) | 2006-04-11 |
| DE60212777T2 (de) | 2007-06-28 |
| US7399559B2 (en) | 2008-07-15 |
| US20050271953A1 (en) | 2005-12-08 |
| EP1298489B1 (en) | 2006-06-28 |
| EP1298489A2 (en) | 2003-04-02 |
| EP1298489A3 (en) | 2003-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3939234B2 (ja) | 位相エッジをサブ解像度アシスト・フィーチャとして用いる光近接効果補正方法 | |
| KR100457839B1 (ko) | 규정된 래더바를 서브-해상도 어시스트피처로 활용하는광근접성교정방법 | |
| US7667216B2 (en) | Method of achieving CD linearity control for full-chip CPL manufacturing | |
| KR100592580B1 (ko) | 쌍극조명에 사용하기 위한 모델-기반 레이아웃 변환을수행하는 방법 및 장치 | |
| KR100566153B1 (ko) | 다이폴 조명을 활용하여 규칙기반 게이트 슈링크를수행하는 방법 및 장치 | |
| KR100562193B1 (ko) | 다중 가간섭성 최적화된 노광 및 높은 투과 감쇠된ｐｓｍ을 활용하는 개선된 리소그래피패터닝을 위한 방법 | |
| JP4495663B2 (ja) | サブ分解能アシストフューチャとしてグレーバーを使用する光近接補正方法 | |
| KR20040010408A (ko) | 자동 광근접성보정(ｏｐｃ) 규칙 생성방법 | |
| JP2002055433A (ja) | 可変寸法を有するセリフを用いる光学的近接修正方法 | |
| KR20050002641A (ko) | 서브-하프 파장 리소그래피 패터닝을 위한 개선된스캐터링 바아 ｏｐｃ 적용 방법 | |
| JP2006085174A (ja) | リソグラフィ装置およびデバイス製造方法 | |
| US6879376B2 (en) | Method and apparatus for exposing photoresists using programmable masks | |
| JP2004343100A (ja) | リソグラフィ処理方法およびそれにより製造したデバイス | |
| US20050005257A1 (en) | Device manufacturing method, mask set for use in the method, data set for controlling a programmable patterning device, method of generating a mask pattern and a computer program | |
| EP1467256A1 (en) | Device manufacturing method and mask set for use in the method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040414 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040716 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041018 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041021 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050204 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050506 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051028 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060130 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060314 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070305 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070327 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
| S802 | Written request for registration of partial abandonment of right |
Free format text: JAPANESE INTERMEDIATE CODE: R311802 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140406 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |