JP2003177511A - 位相エッジをサブ解像度アシスト・フィーチャとして用いる光近接効果補正方法 - Google Patents

位相エッジをサブ解像度アシスト・フィーチャとして用いる光近接効果補正方法

Info

Publication number
JP2003177511A
JP2003177511A JP2002320524A JP2002320524A JP2003177511A JP 2003177511 A JP2003177511 A JP 2003177511A JP 2002320524 A JP2002320524 A JP 2002320524A JP 2002320524 A JP2002320524 A JP 2002320524A JP 2003177511 A JP2003177511 A JP 2003177511A
Authority
JP
Japan
Prior art keywords
resolvable
phase
mask
features
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002320524A
Other languages
English (en)
Other versions
JP3939234B2 (ja
Inventor
Douglas Van Den Broeke
ヴァン デン ブローク ダグラス
J Fung Chen
ファン チェン ジェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML MaskTools Netherlands BV
Original Assignee
ASML MaskTools Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML MaskTools Netherlands BV filed Critical ASML MaskTools Netherlands BV
Publication of JP2003177511A publication Critical patent/JP2003177511A/ja
Application granted granted Critical
Publication of JP3939234B2 publication Critical patent/JP3939234B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/34Phase-edge PSM, e.g. chromeless PSM; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 その中に形成されたパターンを基板上に光学
的に転写し、かつ光近接効果を打ち消すためのフォトリ
ソグラフィ・マスクを提供すること。 【解決手段】 マスクは、基板上に焼き付けるべき複数
の解像可能なフィーチャと、少なくとも1つの解像不可
能な光近接補正フィーチャとを備え、解像不可能な光近
接補正フィーチャは位相エッジである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フォトリソグラフ
ィに関し、詳細にはサブ解像度(sub−resolu
tion)の光近接補正(「OPC」)フィーチャ(f
eatures)(光近接効果を補正する働きをする)
を有するフォトマスク(「マスク」)の設計および生成
に関する。本発明はまた、このようなマスクを、 −放射投影ビームを供給するための放射システム、 −パターニング手段(たとえばマスク)を支持するため
の支持構造(パターニング手段は、所望するパターンに
従って投影ビームをパターン化する働きをする)、 −基板を保持するための基板テーブル、 −パターン化されたビームを基板のターゲット部分に投
影するための投影システムを一般に備えるリソグラフィ
投影装置において用いる方法にも関する。
【0002】
【従来の技術】リソグラフィ装置は、たとえば集積回路
(IC)の製造において用いることができる。このよう
な場合マスクは、ICの単一の層に対応する回路パター
ンを備える場合があり、このパターンは、放射感受性材
料(レジスト)の層でコートされた基板(シリコン・ウ
ェハ)のターゲット部分(たとえば1つまたは複数のダ
イを含む)に結像する(imaged)ことができる。
一般に1枚のウェハは、投影システムによって1度に1
つずつ連続して照射される隣接するターゲット部分から
なるネットワーク全体を含んでいる。あるタイプのリソ
グラフィ投影システムでは、各ターゲット部分への照射
は、マスク・パターン全体をターゲット部分に1回で露
光することで行なわれる。このような装置は通常、ウェ
ハ・ステッパと言われる。代替的な装置(通常、ステッ
プ・アンド・スキャン装置と言われる)においては、各
ターゲット部分への照射は、投影ビーム下でマスク・パ
ターンを所与の基準方向(「スキャニング」方向)に漸
次的にスキャンすると同時に、この方向と平行または反
平行に基板テーブルを同期させてスキャニングすること
で行なわれる。通常、投影システムは倍率M(通常<
1)を有しているので、基板テーブルをスキャンする速
度Vは、マスク・テーブルをスキャンさせる速度のM倍
になる。ここで説明したようなリソグラフィ装置につい
てのより多くの情報は、たとえば米国特許第6,04
6,792号から収集することができる。なおこの文献
は、本明細書において参照により取り入れられている。
【0003】リソグラフィ投影装置を用いる製造プロセ
スでは、マスク・パターンを、放射感受性材料(レジス
ト)の層によって少なくとも一部が覆われている基板上
に結像する。この結像ステップの前に、基板に種々の処
置(下塗り、レジスト・コーティング、およびソフト・
ベークなど)を施すことがある。露光した後、基板に他
の処置(露光後ベーク(PEB)、現像、ハード・ベー
ク、および結像されたフィーチャの測定/検査など)を
施すことがある。この一連の処置は、デバイス(たとえ
ばIC)の単一の層をパターン化するための基礎として
用いられる。次に、このようなパターン化された層に種
々のプロセス(たとえばエッチング、イオン注入(ドー
ピング)、メタライゼーション、酸化、化学的機械的研
磨など)を施すことがある。これらのプロセスは全て、
単一の層を完成させるためのものである。複数の層が必
要とされる場合には、処置全体またはその変形を、新し
いそれぞれの層に対して繰り返す必要がある。最終的に
は、デバイスのアレイが基板(ウェハ)上に存在する。
次にこれらのデバイスを、ダイシングまたはソーイング
などの技術によって、互いに分離する。その結果、個々
のデバイスを、キャリアにマウントしたりピンに接続し
たりすることなどができる。このようなプロセスについ
てのさらなる情報は、たとえば書籍「Microchi
p Fabrication:A Practical
Guide to Semiconductor P
rocessing」(第3版、Peter van
Zant著、McGraw Hill 出版社、199
7年、ISBN 0−07−067250−4)から得
ることができる。なおこの文献は、本明細書において参
照により取り入れられている。
【0004】簡単にするために、投影システムを以後
「レンズ」と呼んでも良いことにする。しかしこの用語
は、種々のタイプの投影システム(たとえば屈折光学、
反射光学、および反射屈折システムなど)を含むよう
に、広く解釈しなければならない。また放射システムに
は、これらの設計タイプの何れかに基づいて動作するコ
ンポーネント(放射投影ビームを方向付けし、成形し、
コントロールするためのもの)が含まれ得る。このよう
なコンポーネントも、一括してまたは単独で、以下「レ
ンズ」と呼んでも良いことにする。またリソグラフィ装
置は、2つ以上の基板テーブル(および/または2つ以
上のマスク・テーブル)を有するタイプであっても良
い。このような「多重ステージ」デバイスにおいては、
追加のテーブルを並行して用いても良いし、または予備
的なステップを1つまたは複数のテーブル上で行なう一
方で、1つまたは複数の他のテーブルを露光に用いても
良い。ツイン・ステージ・リソグラフィ装置が、たとえ
ば米国特許第5,969,441号、およびWO98/
40791に記載されている。なおこれらの文献は、本
明細書において参照により取り入れられている。
【0005】前述したフォトリソグラフィ・マスクは、
シリコン・ウェハ上に集積すべき回路部品に対応する幾
何学的パターンを含む。このようなマスクの形成に使用
されるパターンは、CAD(コンピュータ支援設計)プ
ログラムを用いて作製される。このプロセスは、EDA
(電子設計自動化)と呼ばれることが多い。殆どのCA
Dプログラムは、一組の所定のデザイン・ルールに従っ
て機能マスクを形成する。これらのルールは、処理およ
びデザインの限界によって設定される。たとえばデザイ
ン・ルールによって、回路デバイス(ゲート、コンデン
サなど)または相互接続ラインの間のスペース許容範囲
が、回路デバイスまたはラインが望ましくない方法で互
いに相互作用することがないように規定される。デザイ
ン・ルールの限界は通常、「クリティカル・ディメンシ
ョン」(CD)と言われる。回路のクリティカル・ディ
メンションは、ラインの最小幅または2本のライン間の
最小スペースであると規定できる。したがってCDによ
って、デザインされる回路全体のサイズおよび密度が決
まる。
【0006】当然のことながら、集積回路の製造におけ
る目標の1つは、本来の回路デザインをウェハ上に(マ
スクを通して)正確に再現することである。他の目標
は、半導体ウェハ上のスペース面積をできるだけ使用す
ることである。集積回路のサイズが小さくなるにつれて
回路の密度は増加する。しかし対応するマスク・パター
ンのCDは、光学露光ツールの解像度限界に近づく。露
光ツールの解像度は、その露光ツールが繰り返してウェ
ハ上に露光できる最小限のフィーチャとして規定され
る。先進の多くのIC回路デザインにおいては、現在の
露光装置の解像度値によってCDが制約されることが多
い。
【0007】回路レイアウトのクリティカル・ディメン
ションが減少して露光ツールの解像度値に近づくにつれ
て、マスク・パターンとフォトレジスト層上に形成され
る実際の回路パターンとの間の対応が著しく低下する可
能性がある。マスクおよび実回路のパターンにおける差
異の度合いおよび量は、回路フィーチャの互いに対する
近接性に依存する。そのためパターン転写の問題は「近
接効果」と言われる。
【0008】重大な問題である近接効果の克服を進める
ために、多くの技術が、サブ・リソグラフィ・フィーチ
ャをマスク・パターンに付加するために用いられてい
る。サブ・リソグラフィ・フィーチャは、寸法が露光ツ
ールの解像度よりも小さいため、フォトレジスト層に転
写されない。その代わりに、サブ・リソグラフィ・フィ
ーチャは、本来のマスク・パターンと相互作用して近接
効果を補正するため、最終的に転写された回路パターン
が改善される。
【0009】このようなサブ・リソグラフィ・フィーチ
ャの例は、散乱バー(scattering bar)
および非散乱バー(anti−scattering
bar)であり、たとえば米国特許第5,821,01
4号(本明細書において参照により取り入れられてい
る)に開示されている。散乱バーおよび非散乱バーをマ
スク・パターンに付加することで、近接効果によって生
じたマスク・パターン内のフィーチャ間の差異を小さく
する。より具体的には、サブ解像度アシスト(assi
st)・フィーチャまたは散乱バーは、光近接効果を補
正するための手段として使用され、プロセス・ウィンド
ウ全体の向上に効果的であることが示されている(すな
わち、特定のCDを有するフィーチャを、フィーチャが
隣接フィーチャに対して隔離されているかまたは高密度
に詰められているかに拘わらず、常に焼き付けることが
できる)。’014特許に記載されているように、一般
的に言って、光近接補正は、低密度ないし隔離されたフ
ィーチャに対する焦点深度を、これらのフィーチャ付近
に散乱バーを配置することによって改善することによっ
て行われる。散乱バーは、(隔離されているかまたは低
密度のフィーチャの)有効パターン密度をより高密度に
変えることによって、隔離されているかまたは低密度の
フィーチャの焼付けに付随する望ましくない光近接効果
を無くす働きをする。しかし散乱バーそれ自体はウェハ
上に焼き付けられないことが重要である。したがってこ
のためには、散乱バーのサイズを結像システムの解像力
を下回る値に保持しなければならないことが必要であ
る。
【0010】光学リソグラフィの限界がサブ波長の能力
にまで高められているため、アシスト・フィーチャ(散
乱バーなど)をさらに小さくして、結像システムの解像
力を下回る値に留まるようにしなければならない。しか
し結像システムがより小さい波長およびより高い開口数
に移行するほど、十分に小さいサブ解像度散乱バーを有
するフォトマスクを製造可能であるということが、重要
な問題かつ深刻な問題になる。
【0011】また解像力が増加すると、フィーチャ間の
最小距離(すなわちピッチ)も減少する。このピッチの
減少によって、このように密に配置されたフィーチャ間
に配置されたサブ解像度アシスト・フィーチャを有する
フォトマスクを作製することが、ますます難しくなる。
言い換えれば、フィーチャが互いに近すぎると、サブ解
像度アシスト・フィーチャ(散乱バーなど)をこのよう
なフィーチャ間に形成することは、非常に難しくなり得
る(または不可能でさえあり得る)。
【0012】
【発明が解決しようとする課題】したがって、アシスト
・フィーチャが現在の結像システムの解像力を下回る値
に留まるために必要な微細な幾何形状の作製に付随する
前述の問題を無くす、フォトマスク内にアシスト・フィ
ーチャを設けるための方法に対する要求が存在する。
【0013】
【課題を解決するための手段】前述した要求を解決する
ために、本発明の目的は、高解像度結像システムを用い
たときにフォトマスク内にサブ解像度アシスト・フィー
チャを作製することに付随する前述の問題をなくすため
に、「ディメンション・レス(dimension−l
ess)」なサブ解像度アシスト・フィーチャ(散乱バ
ー(規定された幅を有しフォトマスク内にフィーチャと
して形成されなければならない)とは対照的)を提供す
ることである。本発明によれば、後に詳述するように、
「ディメンション・レス」な位相エッジ(phase
edge)をサブ解像度アシスト・フィーチャとして用
いる。
【0014】より詳細には、本発明は、その中に形成さ
れたパターンを基板上に光学的に転写するためのフォト
リソグラフィ・マスクに関する。マスクは、基板上に焼
き付けるべき複数の解像可能な(resolvabl
e)フィーチャと、少なくとも1つの解像不可能な(n
on−resolvable)光近接補正フィーチャと
を備え、解像不可能な光近接補正フィーチャは位相エッ
ジである。
【0015】また本発明は、リソグラフィ・パターンを
フォトリソグラフィ・マスクから基板上へ、リソグラフ
ィ露光装置を用いて転写するための方法に関する。本方
法は、基板上に焼き付けるべき複数の解像可能なフィー
チャを形成するステップと、位相エッジである少なくと
も1つの解像不可能な光近接補正フィーチャを形成する
ステップと、を含む。
【0016】後にさらに詳しく述べるように、本発明に
よって従来技術に対する著しい利点がもたらされる。最
も重要なのは、位相エッジが本質的にディメンション・
レスであって、位相エッジに付随する幅寸法(CD)が
全くないため、位相エッジを用いれば、非常に小さいフ
ィーチャ(すなわち散乱バー)をマスク上に作製できる
という必要性がなくなることである。またフィーチャ間
のピッチに拘わらず、位相エッジはフィーチャ間に容易
に配置できる。したがって位相エッジをOPCフィーチ
ャとして用いることで、既知のOPC技術(散乱バーな
ど)を適応させることができない特定のマスク環境にお
いてOPCを実現できる。
【0017】本発明のさらなる利点は、以下の本発明の
典型的な実施形態についての詳細な説明から当業者に明
らかになる。
【0018】このテキストにおいては、IC製造におい
て本発明を使用することに具体的に言及することがある
が、本発明には他の多くの可能な応用例があることを明
確に理解されたい。たとえば本発明は、集積光学システ
ム、磁気ドメイン・メモリに対するガイダンスおよび検
出パターン、液晶ディスプレイ・パネル、薄膜磁気ビー
ズなどの製造で用いても良い。当業者ならば、このよう
な代替的な応用例に関連して、用語「レティクル」、
「ウェハ」、または「ダイ」をこのテキストで用いるど
んな場合も、より一般的な用語「マスク」、「基板」、
および「ターゲット部分」とそれぞれ入れ替えられると
みなさなければならないことを理解するであろう。
【0019】本文献においては、用語「放射」および
「ビーム」は、全ての種類の電磁放射を含むために用い
る。たとえば、紫外線(たとえば波長が365、24
8、193、157、または126nm)およびEUV
(極端紫外線、たとえば波長が5〜20nmの範囲)な
どである。
【0020】このテキストで用いるマスクという用語
は、基板のターゲット部分に形成すべきパターンに対応
して、入力される放射ビームにパターン化された断面を
与えるために使用できる一般的なパターニング手段を意
味すると広く解釈しても良い。また用語「ライト・バル
ブ」もこのテキストで用いることがある。典型的なマス
ク(透過型または反射型;バイナリ、位相シフティン
グ、ハイブリッドなど)の他に、このようなパターニン
グ手段の他の例として以下のものが挙げられる。
【0021】−プログラマブル・ミラー・アレイ。この
ようなデバイスの例は、粘弾性コントロール層と反射面
とを有するマトリックス・アドレス可能な面(matr
ix−addressable surface)であ
る。このような装置の背後にある基本原理は、(たとえ
ば)反射面のアドレスされた領域が入射光を回折光とし
て反射するのに対して、アドレスされない領域は入射光
を非回折光として反射するというものである。適切なフ
ィルターを用いれば、反射光から前記非回折光を取り除
いて回折光のみを後に残すことができる。こうして、マ
トリックス・アドレス可能な面のアドレシング・パター
ンに基づいてビームはパターン化される。要求されるマ
トリックス・アドレシングは、好適なエレクロニクス手
段を用いて行なうことができる。このようなミラー・ア
レイに関するより多くの情報は、たとえば米国特許第
5,296,891号および第5,523,193号か
ら収集することができる。なおこれらの文献は、本明細
書において参照により取り入れられている。
【0022】−プログラマブル・LCD・アレイ。この
ような構成の例は、米国特許第5,229,872号に
記載されている。なおこの文献は、本明細書において参
照により取り入れられている。
【0023】本発明自体は、さらなる目的および利点と
ともに、以下の詳細な説明および添付の概略図面を参照
して、より良く理解することができる。
【0024】
【発明の実施の形態】本発明の光近接効果補正技術によ
れば、解像不可能な位相エッジをサブ解像度アシスト・
フィーチャとして用いる。本発明より以前では、通常、
高コヒーレントな露光波長を用いて非常に小さなフィー
チャを焼き付けるために、位相エッジが用いられてい
た。これが可能である理由は、理論的には180°位相
エッジによって、Imin(すなわち最小光強度)がゼロ
に等しいエアリアル・イメージ(aerial ima
ge)と無限大のコントラストとが、位相エッジに高コ
ヒーレント光を照射したときに得られるからである。こ
の非常に強い暗像コントラストが生じるのは、照明が高
コヒーレントで、ウェハをオーバー露光することで非常
に小さい暗フィーチャの焼付けができる場合のみであ
る。照明のコヒーレンスが低下すると(従来の照明を用
いてシグマ(σ)を増加させる場合のように)、位相エ
ッジのエアリアル・イメージのコントラストが低下し、
minが増加してもはやゼロではない。前述したことを
図1に示す。図示したように、σのそれぞれの増加にお
いて、Iminの値は増加する。しかし次のことに注意さ
れたい。すなわち図1に示す5つの例のそれぞれについ
て、Iminの値は、図1に示す水平の点線で規定される
焼付け閾値(プロセス依存である)を下回っているた
め、位相エッジはウェハ上に焼き付けられる。また位相
エッジの位置は、図1の水平軸で規定される800nm
であることにも注意されたい。
【0025】図2を参照して、軸外照明を用いて180
°位相エッジを照射した場合には、コントラストはさら
に低下してIminは増加を続けることが示される。しか
し強い軸外照明によって生じる単一位相エッジの像コン
トラストの劣化では、位相エッジの焼付けが起きないこ
とを保証するには、十分ではない可能性がある。図2に
示すように、それぞれの軸外照明条件に対して、Imin
の値が焼付け閾値(図2に示す水平の点線で規定され
る)を下回っている間は、位相エッジはやはりウェハ上
に焼き付けられる。
【0026】コントラストは、2つの位相エッジを互い
に近接させて配置することによって、さらに低減し得る
(すなわちIminがさらに増加する)ことが見出され
た。図3に、従来の照明によっておよび軸外QUASA
R照明(四重照明(quadrapole illum
ination)に対応する)によって照射されたとき
の200nm離れた2つの位相エッジのエアリアル・イ
メージ密度を示す。2つの位相エッジは、図3の水平軸
によって規定される約650nmと850nmに配置さ
れている。図示されるように、従来の照明では、2つの
高コントラストな暗像が各位相エッジに現れ、その結果
2つの位相エッジが焼き付けられる(すなわちImin
焼付け閾値を下回っている)。しかしQUASAR照明
を用いた場合、結果は非常に低コントラストな像と各位
相エッジ位置における高いIminとである。図3に示す
ように、それぞれの軸外QUASAR照明によるImin
は焼付け閾値を上回っている。そのため位相エッジはウ
ェハ上に焼き付けられない。次のことに注意されたい。
すなわち前述の結果を得るのに必要な位相エッジ間の距
離(今の例では200nm)はプロセス依存であり、た
とえば波長(λ)、開口数(NA)、および結像システ
ムで用いる照明技術によって変わる。所与の処理条件の
組における最適な分離は、実験的な方法で容易に決める
ことができる。しかし次のことに注意されたい。すなわ
ち一般的に、位相エッジを約0.42λ/NAよりも大
きい値だけ分離した場合には、位相エッジの像は非常に
劣化するため、通常は位相エッジはもはや焼き付けられ
ない。
【0027】発明者らがさらに見出した所によると、同
様の効果(すなわち結果として生じる低コントラスト像
およびIminの増加)が、単一の位相エッジをクロム・
フィーチャ端に近接させたときに生じる。言い換えれ
ば、位相エッジを、クロム・フィーチャの端から所定の
距離だけ離して配置して、強い軸外照明を用いること
で、ウェハ上への位相エッジの焼き付けを防ぐことがで
きる。図4には、所与の処理条件の組におけるフィーチ
ャ端に対する位相エッジの種々の配置に起因するI min
の変化を示す一群のエアリアル・イメージが含まれてい
る。
【0028】図4を参照すると、クロム・フィーチャ端
は、図4の水平軸によって規定される約1000nmに
配置されている。図4に示すように、位相エッジがフィ
ーチャ端から800nm、600nm、400nm、ま
たは300nmに位置するときには、対応するImin
はそれぞれ焼付け閾値(図4の点線で規定される)を下
回るため、位相エッジはウェハ上に焼き付けられる。し
かし位相エッジがフィーチャ端から200nm、175
nm、または150nmに位置するときには、対応する
min値が焼付け閾値を上回るため、位相エッジは焼き
付けられない。特に位相エッジがクロム・フィーチャ端
から220nmないし180nmだけ離れているとき
に、Iminはその最大値に達する(この例で用いる6.
0の閾値を超える)。次のことに注意されたい。すなわ
ち位相エッジとクロム・フィーチャ端との距離が減少し
続けると、Iminは再び減り始め、150nmにおいて
minは焼付け閾値6.0に等しくなる。距離125n
mにおいてIminは焼付け閾値を十分に下回り、その結
果、位相エッジはウェハ上に焼き付けられる。次のこと
にもやはり注意されたい。すなわちウェハ上への位相エ
ッジの焼き付けを防ぐのに必要な位相エッジとクロム・
フィーチャ端との距離は、プロセス依存であり、たとえ
ば波長(λ)、開口数(NA)、および結像システムが
用いる照明技術によって変化する。
【0029】位相エッジの焼付け可能性を制御する(す
なわち結果として生じるエアリアル・イメージを変え
る)他の方法は、180°以外の位相シフトを用いるこ
とである。全体的に弱め合う干渉(位相エッジの両側へ
の光が180°だけシフトしたときに発生する)のせい
で、位相エッジによって強い暗像が生じることに注意さ
れたい。しかし光の位相を180°の代わりに90°だ
けシフトさせたときには、部分的に弱め合う干渉しか存
在しないであろうから、結果として生じる像の強度は低
下するであろう(すなわちIminは増加するであろ
う)。したがって位相シフト量を変えることで、所与の
位相エッジに付随するIminの値を増加させて位相エッ
ジを解像不可能とする(すなわちIminが焼付け閾値よ
りも大きくなる)ことができる。
【0030】このように、結果として生じる位相エッジ
のエアリアル・イメージを前述の方法で制御することに
よって、広範囲の結像条件において位相エッジをサブ解
像度にすることができる。結果として、後により詳細に
説明するように、サブ解像度の位相エッジを光近接補正
フィーチャとして用いることができる。
【0031】光近接効果を補正する主な目的の1つは、
十分な「オーバーラッピング・プロセス・ウィンドウ
(overlapping process wind
ow)」を、所与のフィーチャ・サイズに対してピッチ
を通じて実現することである。言い換えれば、同じCD
を有するフィーチャを、与えられたフィーチャ間のピッ
チに拘わらず同じようにウェハ上に再現しなければなら
ない。本発明より以前では、サブ解像度の散乱バーを用
いることが、ピッチを通じてCDを目標とするこの問題
に取り組む手段であった。本質的に、このピッチを通じ
てのCD変化に影響を及ぼす2つの主要な要素がある。
第1は、最適なフォーカス(単にフィーチャを偏らせる
だけで補正できる)で公称のCDを実現するための露光
ドーズである。ピッチを通じてのCD特性に影響を及ぼ
す第2のさらにもっと複雑な挙動は、フォーカスおよび
露光が変化したときのCDの挙動である。この第2の要
素は、散乱バーを付加することによって制御できる。
【0032】図5に、光近接効果補正技術の必要性を示
す。より具体的には、図5に示すのは、目標CDが13
0nmである隔離されたラインに対して、0.80NA
および0.85/0.55/30のQUASAR照明を
用いた場合の、フォーカス/露光マトリックスのシミュ
レーション結果である。シミュレーションは、光近接効
果補正技術を何ら用いずに行なった。フォーカスの挙動
から、結果として得られるイメージは等焦点状態(is
o−focal condition)からほど遠いこ
と、および焦点深度(DOF)が小さい(約200n
m)ことが分かる。このようにDOFが足りないため
に、隔離されたラインが、ピッチを通じたオーバーラッ
ピング・プロセス・ウィンドウの限定要因となってい
る。したがって全体のプロセス・ウィンドウを増加させ
るには、隔離されたラインに付随するDOFを増加させ
ることが好ましいことが明らかである。
【0033】前述したように、本発明より以前では、こ
のことはサブ解像度フィーチャ(散乱バーなど)を用い
て行なわれていた。実際、適切に配置されたサブ解像度
散乱バーを加えることによって、隔離されたラインに付
随するDOFはかなり増加し、オーバーラッピング・プ
ロセス・ウィンドウは非常に増加する。しかし本発明に
よれば、サブ解像度散乱バーとは対照的に、光近接補正
フィーチャとしてサブ解像度位相エッジを用いる。サブ
解像度位相エッジによって、既知のOPCフィーチャ
(散乱バーなど)よりも著しい利点が得られる。たとえ
ば各位相エッジは本質的にディメンション・レスであ
り、位相エッジに付随する幅寸法(またはCD)は全く
ない。したがって位相エッジを用いることで、非常に小
さいフィーチャ(すなわち散乱バー)がマスク上に作製
できるという必要性はなくなる。また位相エッジはディ
メンション・レスであるため、フィーチャ間のピッチに
拘わらず、それらをフィーチャ間に容易に配置できる。
【0034】図6に、低位相エッジが光近接補正フィー
チャとしてどのように使用できるかを示す典型的な実施
形態を示す。図6を参照して、与えられた例において
は、隔離されたクロム・ライン12の両側に2つの位相
エッジが作製されている。より詳細には、クロム・ライ
ン12の左側では、第1位相エッジ14がクロム・ライ
ン12の左端から140nmの距離に作製され、第2位
相エッジ16がクロム・ラインの左端から340nmの
距離に作製されている。同様に、クロム・ライン12の
右側では、第1位相エッジ18がクロム・ライン12の
右端から140nmの距離に作製され、第2位相エッジ
20がクロム・ラインの右端から340nmの距離に作
製されている。この場合もやはり、好ましい補正を実現
するための、互いに対するおよびフィーチャに対する位
相エッジの最適な配置は、プロセス依存であることに注
意されたい。実際、散乱バーの場合と同様に、位相エッ
ジの最適な配置は実験的な方法で容易に決めることがで
きる。
【0035】図7に、図6に示した位相エッジをOPC
フィーチャとして130nmラインに対して用いること
によって得られる改善を示す。シミュレーションで用い
た処理条件は、図5に示したシミュレーションで用いた
ものと同じである。図7を参照すると、位相エッジを含
めることで、130nmラインに対して焦点深度の著し
い改善が得られることが示される。図示されているよう
に、図5に示したシミュレーションで得られた約200
nmの焦点深度とは対照的に、焦点深度は約600nm
になる。
【0036】前述したように、サブ解像度位相エッジ
の、フィーチャに対する位置および互いに対する位置
は、隔離された130nmフィーチャの結像に影響を及
ぼす。図8に、同じ130nmの隔離されたラインのシ
ミュレーション結果を、位相エッジを160nmおよび
360nmだけクロム・ライン端から離して配置した場
合について示す。図示したように、このような位相エッ
ジの配置を用いた場合には、目標にすべきドーズが約3
3mJで、フォーカスを通じての挙動が理想的な等焦点
挙動を越えて過剰補正されている。したがってこのよう
な配置は最適ではない。
【0037】図6に示した位相エッジは、種々の処理方
法を用いて作製できる。たとえば、単一のクロム・フィ
ーチャを用いて、2つの位相エッジをマスク領域に作製
することができる。より具体的には、プロセス・ステッ
プには、2つの位相エッジの所望する分離に等しい幅を
有するクロム・フィーチャを、クォーツ基板上に形成す
ることが含まれる。次にクロム・フィーチャをシールド
として用いて、クォーツ基板を、基板のエッチ部分と基
板の未エッチ部分との間に所望の位相差を形成するため
に必要な深さまで、エッチする。次にクロム・フィーチ
ャ(すなわちシールド)を除去し、その結果、2つの位
相エッジ(クロム・フィーチャの幅に等しい距離だけ離
れている)が作製される。当然のことながら、位相エッ
ジの形成に用いるクロム・フィーチャは、焼き付けるべ
きフィーチャに対して必要に応じて配置できる。単一の
位相エッジのみを望む場合は、これはクロム・シールド
の一方の側を、焼き付けるべき隣接するフィーチャに接
触するまで延ばすことで、行なうことができる。この場
合には単一の位相エッジが、クロム・シールドの反対側
の位置(すなわち焼き付けるべきフィーチャに接触しな
いシールドの端)に形成される。
【0038】本発明の利点の他の例として、単一の位相
エッジOPCフィーチャを、クロムレス(chrome
less)散乱バーの代わりにどのように使用できるか
を示す。知られているように、クロムレス位相シフト・
マスク(CLM)技術は、λ/5程度に小さい結像に対
する選択肢として有望であることが明らかになりつつあ
る。CLMは、2つの位相エッジが互いに近接した(た
とえば、248nmの波長に対して120nm〜50n
mの範囲にある)ときに形成される高コントラスト暗像
を利用している。この画像強調は、結像システムの解像
度を増加させる手段として有益であるが、サブ解像度で
あることが意図されるフィーチャの焼付け可能性も増加
させてしまう。その結果、クロムレス散乱バーを焼き付
けないためには、散乱バーを非常に小さくしなければな
らない(すなわち50nm未満である)か、散乱バーを
有効サイズが50nm未満となるようにハーフ・トーン
にしなければならない。しかし幅が50nm未満の散乱
バーを作製するのは非常に難しい。
【0039】本発明の結果、このような幅の散乱バーを
作製する必要がない。前述したように本発明によれば、
一対の位相エッジを、これまでハーフ・トーンのクロム
レス・散乱バーが形成されたであろう場所に配置するこ
とができる。前述した方法においては、これらの位相エ
ッジを互いからおよび主要なフィーチャの位相エッジか
ら、所与の結像条件の下でこれらの位相エッジが焼き付
けられないように離す。したがってこのような位相エッ
ジをOPCフィーチャとして用いることによって、前述
のような小さい幅寸法を有する散乱バーを作製する必要
がない。
【0040】図9では、50nmクロムレス散乱バー、
40nmクロムレス散乱バー、および単一の位相エッジ
の焼付け可能性を、それぞれ5つの100nmのバーの
パターンに隣接して配置した場合の比較を行なう。図9
を参照すると、5つのバー(すなわち焼き付けるべきフ
ィーチャ)は、約1000nm、1300nm、160
0nm、1900nm、および2200nm(図9の水
平軸によって規定される)に配置されている。このシミ
ュレーションから示されるように、40nmのクロムレ
ス散乱バーと50nmの散乱バーとは両方とも、Imin
値が焼付け閾値を下回るのでウェハ上に焼き付けられ
る。しかし単一の位相エッジは、閾値を越えるImin
維持しているためウェハ上に焼き付けられない。実際、
図9に示すシミュレーションで用いる条件下において、
焼き付けられないクロムレス散乱バーを得るためには、
散乱バーは約35nm幅(4×で140nm)でなけれ
ばならないことが明らかになっている。この値は、現在
のフォトマスク製造能力を超えている。このように本発
明によって、従来技術を用いてこれまではOPCフィー
チャが焼き付けられていたであろう結像条件下で、サブ
解像度OPCフィーチャを配置し使用することが可能と
なる。
【0041】位相エッジをサブ解像度アシスト・フィー
チャとして用いる他の利点は、位相エッジを、従来の散
乱バーが入るほど広くないスペースに配置できることで
ある。図10に、相当に密集したフィーチャ間に位相エ
ッジを配置するこのコンセプトを示す。図10を参照す
ると、ウェハ上に焼き付けるべきクロム・フィーチャ2
2はピッチが400nmであり、この値は散乱バーをフ
ィーチャ間に配置するには小さすぎる。しかし位相エッ
ジ24をそれぞれのフィーチャ22間に配置することは
可能である。実際、位相エッジをフィーチャ間に配置す
ることは、強い近接効果が存在し位相エッジによってこ
の近接効果を補正できるため望ましい。図11に、40
0nmピッチの100nmクロム・ライン・パターンに
ついてのフォーカス/露光シミュレーション結果を、図
10に示すように単一の位相エッジをクロム・ライン間
に配置した場合について示す。図11のプロットから分
かるように、結果として生じる100nmクロム・ライ
ンは、実質的な等焦点状態および著しく大きい焦点深度
(約600nm)を示す。明らかにこのような特性結果
は、位相エッジを省いたなら可能ではなかったであろ
う。
【0042】図10に示すクロム・フィーチャ22間に
配置された位相エッジ24は、図6を参照して既に説明
した方法と実質的に同じ方法で作製することができる。
たとえば最初に、クォーツ基板の上面にクロムを堆積す
る。次にエッチすべき基板部分から、クロムを除去す
る。次にクォーツ基板を、所望する位相差を基板のエッ
チ部分と基板の未エッチ部分との間に形成するのに必要
な深さまでエッチングする。次にクロム・フィーチャ2
2を保護して、クォーツ基板上の残りのクロムを除去す
る。その結果、図10に示す構造(位相エッジ24がク
ロム・フィーチャ22間に形成されている)が得られ
る。当然のことながら、位相エッジ24をクロム・フィ
ーチャ22間に形成する他のどんな方法も利用できる。
【0043】図12に、単一の位相エッジをクロムレス
・フィーチャ間に配置する例を示す。この例では、10
0nmラインが、0°位相フィールドで囲まれた180
°位相ラインと、180°位相フィールドで囲まれた0
°位相ラインとの両方で形成されている。サブ解像度位
相エッジは、0°位相フィールド領域と180°位相フ
ィールド領域との変わり目を形成する。サブ解像度位相
エッジを用いることで、ピッチが変化するラインの、フ
ォーカスを通じての挙動を制御して、ピッチを通じての
オーバーラッピング・プロセス・ウィンドウを増加でき
る付加的な能力が得られる。
【0044】より具体的には、図12を参照すると、本
発明によれば、位相エッジ32を2つのクロムレス・フ
ィーチャ(1つはトレンチ34、もう1つはメサ36)
の間に配置できる。トレンチ・フィーチャ34とメサ・
フィーチャ36との両方とも焼き付けられる。位相エッ
ジ32は焼き付けられないが、光近接補正フィーチャと
して確かに機能する。
【0045】位相エッジをサブ解像度フィーチャとして
用いる結果、エアリアル・イメージ形成に影響を及ぼす
2つの効果が生じることに、さらに注意されたい。第1
の効果は、有効パターン密度を変える場所に暗フィーチ
ャ(dark feature)を配置することで、半
密集ライン(semi−dense lines)の結
像挙動に対する隔離またはほぼ隔離されたラインの結像
挙動を変えることである。この効果は、フォーカスを通
じての挙動を前述と同様に変えるために用いた。第2の
効果は、サブ解像度位相エッジ間の領域に生じる位相シ
フティングである。位相パターンを用いて付加的な利点
を得ることができるのは、この効果による。
【0046】たとえば、隔離されたラインの周囲に複数
の位相エッジを適切に配置することで、逆ベッセル像
(inverse Bessel image)(すな
わち理論的に無限大の焦点深度を有する暗ライン)とし
て特徴付けられる挙動が起こるように、位相シフティン
グ領域を形成できる。これは位相エッジをコヒーレント
光で焼き付けることと(この場合は強い軸外照明を用い
ていることを除いて)同様である。
【0047】図13に、隔離されたクロム・ライン41
(ライン両側の4つの位相エッジ42、43、44、4
5で囲まれている)を示す。位相エッジの配置は、等焦
点を目標CDフィーチャ・サイズで配置するようになさ
れている。こうするために、位相エッジを均一な距離で
離して配置してはいない。図13に示すように、サブ解
像度位相エッジ間の間隙は、中央のクロム・フィーチャ
41からの距離が増加するにつれて大きくなる。すでに
示したように、位相エッジを配置することで、クロム・
ラインのフォーカスを通じての結像挙動は変化する。こ
の例では、位相エッジは、クロム・ラインの端から15
0nm、350nm、620nm、および920nmだ
け離れて配置されている。この方法は、クロム・フィー
チャをクロムレス位相シフト構造51(CLM)と交換
して、サブ解像度位相エッジを同じ様に配置したときも
(図14に示す)、同様に良好に作用する。
【0048】図15に、隔離された100nmCLM逆
ベッセル・ラインのシミュレーション結果、および位相
エッジを適切に配置して特定の照明条件で逆ベッセル挙
動を形成することによってどのように等焦点を制御して
目標CD値にできるかを示す。図示したように、結果
は、焦点距離が著しく増加していることを示す。80n
m、50nm、および35nmの目標CDサイズのクロ
ム主要フィーチャを用いて、逆ベッセル位相エッジ・デ
ザインを用いて、FEMシミュレーションを走らせた。
図16、18、および20に示すように、全ての場合に
おいて、等焦点の位置を特定の目標CDの付近に配置す
ることができた。図17および19に、ED(露光量/
線量)ラチチュード・プロットを示す。このプロットが
示すように、80nmおよび50nmの隔離されたライ
ンを、0.80NAのKrF結像システムおよび0.8
5/0.55/30QUASAR照明を用いて露光した
場合、焦点深度は、10%の露光許容範囲において、そ
れぞれ900nmおよび675nmのDOFであった。
【0049】前述の図から明白な改善されたDOFは、
サブ解像度アシスト・フィーチャが回折パターン(像平
面において対象物を通過する露光エネルギーによって形
成される)に及ぼす効果の結果であると考えられる。図
21Aおよび21Bに、サブ解像度アシスト・フィーチ
ャが回折パターンに及ぼす効果を示す。隔離されたライ
ンの場合、実質的に全ての露光エネルギーが、ゼロ次の
回折にある(図21Aを参照)。サブ解像度位相エッジ
を適切に配置することで、このエネルギーは、DOFを
増加させるようにゼロ次から高次の回折へ流れる(図2
1Bを参照)。サブ解像度フィーチャをフィーチャ付近
のどの場所へ配置しても、前述したように露光エネルギ
ーは高次の回折へ送られるが、DOFを改善するための
適切な配置は、露光波長、照明条件、および結像システ
ムの開口数に依存する。
【0050】焼き付けされない位相エッジを光近接補正
フィーチャとして使用できることで、全く新しいカテゴ
リの補正方法が可能となる。たとえば不透明なフィーチ
ャの角から延びる位相エッジを用いることで、角の丸い
結像を、現在セリフを用いている方法と同じようにして
改善できる。メイン・フィーチャとサブ解像度位相エッ
ジとの距離をフィーチャに沿って変えることによって、
幾何形状の端に凹凸を配置することで現在実現されてい
る効果と同様の効果を得ることができる。
【0051】サブ解像度位相エッジを用いることの汎用
性の例として、図22に、ライン・エンド・ショートニ
ング(line end shortening)の補
正を、ライン61(エンド・ショートニングを補正すべ
きもの)に垂直な位相エッジ62を配置することによっ
てどのようにできるかを示す。位相エッジがライン間に
ある領域では、結像条件および他の位相エッジとの距離
によって位相エッジはサブ解像度になるため、位相エッ
ジはプリントされない。しかし位相エッジがラインのエ
ンド付近にあるときには、ライン・エンドの位相エッジ
と補正フィーチャの位相エッジとの相互作用によって、
そのライン・エンドは位相エッジまで引っ張られる。し
たがって非常に微細なライン・エンド制御が実現でき
る。
【0052】別の変形では、サブ解像度位相エッジは、
直線である必要はなく、サブ解像度の揺れ(joggi
ng)を含むことができる。また前述したように、18
0°以外のシフト(60°、90°、または120°な
ど)を有する位相エッジを用いることもできる。
【0053】図23に、本発明によってデザインされた
マスクとの使用に好適なリソグラフィ投影装置を概略的
に示す。この装置は、以下のものを備える。
【0054】−放射システムEx、IL(放射の投影ビ
ームPBを供給する)。この特定の場合では、放射シス
テムは放射源LAも備える。
【0055】−第1の対象物テーブル(マスク・テーブ
ル)MT。MTには、マスクMA(たとえばレティク
ル)を保持するためのマスク・ホルダが設けられ、また
マスクを品目PLに対して正確に位置決めするための第
1の位置決め手段に接続されている。
【0056】−第2の対象物テーブル(基板テーブル)
WT。WTには、基板W(たとえばレジスト・コートさ
れたシリコン・ウェハ)を保持するための基板ホルダが
設けられ、また基板を品目PLに対して正確に位置決め
するための第2の位置決め手段に接続されている。
【0057】−投影システム(「レンズ」)PL(たと
えば屈折、反射、または反射屈折の光学システム)。P
LはマスクMAの照明部分を、基板Wのターゲット部分
C(たとえば1つまたは複数のダイを含む)の上に結像
する。
【0058】ここで示すように、装置は透過型である
(すなわち透過型マスクを有する)。しかし一般的に
は、装置はたとえば反射型であっても良い(反射型マス
クを有する)。代替的に装置は、マスクを用いる代わり
として他の種類のパターニング手段を用いても良い。例
としては、プログラマブル・ミラー・アレイまたはLC
Dマトリックスが挙げられる。
【0059】放射源LA(たとえば水銀ランプまたはエ
キシマ・レーザ)は、放射ビームを生成する。このビー
ムは、照明システム(投光器(illuminato
r))IL内に、直接にまたはコンデイショニング手段
(たとえばビーム拡大器Exなど)を通った後に供給さ
れる。投光器ILは、ビーム内強度分布の外側および/
または内側の径方向の程度(一般にσ外側(σ−out
er)およびσ内側(σ−inner)とそれぞれ言わ
れる)を設定するための調整手段AMを備えていても良
い。また投光器ILは一般に、種々の他のコンポーネン
ト(インテグレータINおよびコンデンサCOなど)を
備える。こうして、マスクMAに入射するビームPB
は、所望する均一性および強度分布をその断面内に有す
る。
【0060】図23に関して次のことに注意されたい。
すなわち放射源LAは、リソグラフィ投影装置のハウジ
ング内にあっても良いが(たとえば放射源LAが水銀ラ
ンプの場合に多い)、放射源LAがリソグラフィ投影装
置から離れていて、放射源から生成される放射ビームを
装置内に導いても良い(たとえば好適な誘導ミラーによ
って)。この後者のシナリオは、放射源LAがエキシマ
・レーザ(たとえばKrF、ArF、またはF2レーザ
発光に基づく)の場合が多い。本発明には、これらのシ
ナリオの両方が含まれる。
【0061】ビームPBは、その後にマスクMA(マス
ク・テーブルMT上に保持される)と交差する。マスク
MAを通った後、ビームPBはレンズPL(ビームPB
を基板Wのターゲット部分Cにフォーカスする)を通過
する。第2の位置決め手段(および干渉測定手段IF)
を用いることによって、基板テーブルWTを正確に動か
して、たとえば異なるターゲット部分CをビームPBの
経路内に配置することができる。同様に第1の位置決め
手段を用いて、マスクMAをビームPBの経路に対して
正確に配置することができる(これはたとえば、マスク
MAをマスク・ライブラリから機械的に検索した後また
はスキャン中に行なう)。一般に、対象物テーブルM
T、WTの移動は、長ストローク・モジュール(粗い位
置決め)と短ストローク・モジュール(細かい位置決
め)とを用いて実現される。なおこれらのモジュール
は、図23には明確には示されていない。しかしウェハ
・ステッパの場合には(ステップ・アンド・スキャン・
ツールとは対照的に)、マスク・テーブルMTは、短ス
トローク・アクチュエータに接続するだけで良いし、ま
たは固定しても良い。
【0062】図示されたツールは、2つの異なるモード
で用いることができる。
【0063】−ステップ・モードでは、マスク・テーブ
ルMTを基本的に静止させておき、マスク全体の像を一
回(すなわち一回の「フラッシュ」)でターゲット部分
Cに投影する。次に、基板テーブルWTをxおよび/ま
たはy方向に移動させて、異なるターゲット部分Cにビ
ームPBを照射できるようにする。
【0064】−スキャン・モードでは、所与のターゲッ
ト部分Cを一回の「フラッシュ」で露光しないこと以外
は、基本的に同じシナリオを用いる。その代わりに、マ
スク・テーブルMTが所与の方向(いわゆる「スキャン
方向」、たとえばy方向)に速度vで移動可能であるた
め、投影ビームPBがマスク像の全体に渡ってスキャン
される。同時に、基板テーブルWTを同じかまたは反対
の方向に同時に速度V=Mvで移動させる。ここでMは
レンズPLの倍率である(通常はM=1/4または1/
5である)。こうして比較的大きなターゲット部分C
を、解像度について妥協する必要なく露光できる。
【0065】本発明のある特定の実施形態について開示
してきたが、本発明は、その趣旨または本質的な特徴か
ら逸脱することなく他の形態で具体化しても良いことに
注意されたい。したがって本実施形態は、全ての態様に
おいて、説明的なものであって限定的なものではないと
みなすべきであり、本発明の範囲は添付の特許請求の範
囲によって示され、したがって特許請求の範囲の趣旨お
よび均等な範囲にある全ての変更は、特許請求の範囲に
含まれることが意図される。
【図面の簡単な説明】
【図1】従来の照明を使用しシグマ(σ)を変化させた
ときの180°位相エッジの典型的なエアリアル強度プ
ロファイルを示す図である。
【図2】軸外照明を用いたときの180°位相エッジの
典型的なエアリアル強度プロファイルを示す図である。
【図3】従来の照明によっておよび軸外QUASAR照
明によって照射されたときの200nmだけ離れた2つ
の位相エッジのエアリアル・イメージ強度を示す図であ
る。
【図4】所与の処理条件の組におけるフィーチャ端に対
する位相エッジの種々の配置に起因するIminの変化を
示す一群のエアリアル・イメージを示す図である。
【図5】隔離されたラインに対するフォーカス/露光マ
トリックスのシミュレーション結果(FEM)を示す図
である。
【図6】光近接補正フィーチャとして用いる位相エッジ
の典型的な実施形態を示す図である。
【図7】サブ解像度位相エッジをOPCフィーチャとし
て用いた場合の、隔離されたラインに対するフォーカス
/露光マトリックスのシミュレーション結果を示す図で
ある。
【図8】目標となる130nmの隔離されたラインのシ
ミュレーション結果を、隔離されたラインから位相エッ
ジを160nmおよび360nmだけ離して配置した場
合について示す図である。
【図9】50nmクロムレス散乱バー、40nmクロム
レス散乱バー、および単一の位相エッジの焼付け可能性
を、それぞれ5つの100nmのバーのパターンに隣接
して配置した場合の比較を示す図である。
【図10】従来の散乱バーの配置に対して十分なスペー
スが得られない中間のピッチ値において、単一の位相エ
ッジをサブ解像度OPCフィーチャとして用いる例を示
す図である。
【図11】400nmピッチの100nmクロム・ライ
ン・パターンについてのフォーカス/露光シミュレーシ
ョン結果を、図10に示すように単一の位相エッジをク
ロム・ライン間に配置した場合について示す図である。
【図12】単一の位相エッジをクロムレス・フィーチャ
間に配置する例を示す図である。
【図13】サブ解像度位相エッジを用いて逆ベッセル・
ラインを形成する例を示す図である。
【図14】クロムレス位相シフト・マスク構造を用い
て、図13の逆ベッセル・ラインを形成する例を示す図
である。
【図15】隔離された100nmCLM逆ベッセルライ
ンのシミュレーション結果、および位相エッジの適切な
配置によってどのように等焦点を制御できるかを示す図
である。
【図16】80nmのクロム・フィーチャについてのフ
ォーカス/露光シミュレーション結果を示す図である。
【図17】ED(露光量/線量)ラチチュード・プロッ
トを示す図であって、80nmの隔離されたラインを、
0.80NAのKrF結像システムおよび0.85/
0.55/30QUASAR照明を用いて露光した場合
の焦点深度を示す。
【図18】50nmのクロム・フィーチャについてのフ
ォーカス/露光シミュレーション結果を示す図である。
【図19】ED(露光量/線量)ラチチュード・プロッ
トを示す図であって、50nmの隔離されたラインを、
0.80NAのKrF結像システムおよび0.85/
0.55/30QUASAR照明を用いて露光した場合
の焦点深度を示すである。
【図20】35nmのクロム・フィーチャについてのフ
ォーカス/露光シミュレーション結果を示す図である。
【図21A】サブ解像度アシスト・フィーチャが回折パ
ターンに及ぼす効果を示す図である。
【図21B】サブ解像度アシスト・フィーチャが回折パ
ターンに及ぼす効果を示す図である。
【図22】サブ解像度位相エッジを用いてどのようにラ
イン・エンド・ショートニングを補正できるかを示す図
である。
【図23】典型的なリソグラフィ投影装置を示す図であ
る。
【符号の説明】 12、22、41 クロム・フィーチャ 14、16、18、20、24、32、42、43、4
4、45、62 位相エッジ 34 トレンチ・フィーチャ 36 メサ・フィーチャ 51 クロムレス位相シフト構造 AM 調整手段 Ex ビーム拡大器 IL 投光器 LA 放射源 MT マスク・テーブル MA マスク PL 投影システム C ターゲット部分 CO コンデンサ IF 干渉測定手段 IL 照明システム IN インテグレータ PB ビーム PB 投影ビーム WT 基板テーブル W 基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェイ ファン チェン アメリカ合衆国 カリフォルニア、キュー パーティーノ、パイン ブルック レイン 11752 Fターム(参考) 2H095 BB02 BB03 BB36 BC27 BC28 5F046 AA25 BA05 BA08 CB17

Claims (27)

    【特許請求の範囲】
  1. 【請求項1】 その中に形成されたパターンを基板上に
    光学的に転写するためのフォトリソグラフィ・マスクで
    あって、 前記基板上に焼き付けるべき複数の解像可能なフィーチ
    ャと、 少なくとも1つの解像不可能な光近接補正フィーチャと
    を備え、前記少なくとも1つの解像不可能な光近接補正
    フィーチャは位相エッジであるフォトリソグラフィ・マ
    スク。
  2. 【請求項2】 前記位相エッジは、幅寸法が実質的にゼ
    ロに等しい請求項1に記載のフォトリソグラフィ・マス
    ク。
  3. 【請求項3】 前記位相エッジは、180°の位相シフ
    トをもたらす請求項1に記載のフォトリソグラフィ・マ
    スク。
  4. 【請求項4】 前記位相エッジは、0°よりも大きい位
    相シフトをもたらす請求項1のフォトリソグラフィ・マ
    スク。
  5. 【請求項5】 複数の前記解像不可能な位相エッジ光近
    接補正フィーチャをさらに備え、複数の解像不可能な位
    相エッジ光近接補正フィーチャは、所与の1つの前記解
    像可能なフィーチャの端に隣接して配置される請求項1
    に記載のフォトリソグラフィ・マスク。
  6. 【請求項6】 前記複数の解像不可能なフィーチャは、
    所与のフィーチャ・サイズに対して結像システムの焦点
    深度が最大になるように、前記所与の1つの前記解像可
    能なフィーチャからおよび互いから離れて配置される請
    求項5に記載のフォトリソグラフィ・マスク。
  7. 【請求項7】 前記マスクはクォーツ基板を備え、前記
    少なくとも1つの解像不可能な位相エッジは、前記クォ
    ーツ基板のエッチングによって形成される請求項1に記
    載のフォトリソグラフィ・マスク。
  8. 【請求項8】 前記マスクはクロムレス位相シフト・マ
    スクを形成する請求項1に記載のフォトリソグラフィ・
    マスク。
  9. 【請求項9】 前記少なくとも1つの解像不可能な位相
    エッジは、第1の解像可能なフィーチャと第2の解像可
    能なフィーチャとの間に配置される単独の光近接補正フ
    ィーチャである請求項1に記載のフォトリソグラフィ・
    マスク。
  10. 【請求項10】 前記マスクは、軸外照明を用いて照射
    される請求項1に記載のフォトリソグラフィ・マスク。
  11. 【請求項11】 コンピュータを制御するためのコンピ
    ュータ・プログラム製造物であって、コンピュータは、
    コンピュータによって読み取り可能な記録媒体と、その
    中に形成されたパターンを基板上に光学的に転写するた
    めのフォトリソグラフィ・マスクに対応する少なくとも
    1つのファイルをコンピュータに作成するように命令を
    出すための記録媒体上に記録された手段と、を備え、 前記マスクは、 前記基板上に焼き付けるべき複数の解像可能なフィーチ
    ャと、 少なくとも1つの解像不可能な光近接補正フィーチャと
    を備え、 前記少なくとも1つの解像不可能な光近接補正フィーチ
    ャは位相エッジであるコンピュータ・プログラム製造
    物。
  12. 【請求項12】 前記位相エッジは、幅寸法が実質的に
    ゼロに等しい請求項10に記載のコンピュータ・プログ
    ラム製造物。
  13. 【請求項13】 前記位相エッジは、180°の位相シ
    フトをもたらす請求項10に記載のコンピュータ・プロ
    グラム製造物。
  14. 【請求項14】 前記位相エッジは、0°よりも大きい
    位相シフトをもたらす請求項10に記載のコンピュータ
    ・プログラム製造物。
  15. 【請求項15】 前記マスクは、複数の前記解像不可能
    な位相エッジ光近接補正フィーチャをさらに備え、複数
    の解像不可能な位相エッジ光近接補正フィーチャは、所
    与の1つの前記解像可能なフィーチャの端に隣接して配
    置される請求項10に記載のコンピュータ・プログラム
    製造物。
  16. 【請求項16】 前記複数の解像不可能なフィーチャ
    は、所与のフィーチャ・サイズに対して結像システムの
    焦点深度が最大になるように、前記所与の1つの前記解
    像可能なフィーチャからおよび互いから離れて配置され
    る請求項15に記載のコンピュータ・プログラム製造
    物。
  17. 【請求項17】 前記マスクはクォーツ基板を備え、前
    記少なくとも1つの解像不可能な位相エッジは、前記ク
    ォーツ基板のエッチングによって形成される請求項10
    に記載のコンピュータ・プログラム製造物。
  18. 【請求項18】 前記マスクはクロムレス位相シフト・
    マスクを形成する請求項10に記載のコンピュータ・プ
    ログラム製造物。
  19. 【請求項19】 前記少なくとも1つの解像不可能な位
    相エッジは、第1の解像可能なフィーチャと第2の解像
    可能なフィーチャとの間に配置される単独の光近接補正
    フィーチャである請求項10に記載のコンピュータ・プ
    ログラム製造物。
  20. 【請求項20】 前記マスクは、軸外照明を用いて照射
    される請求項10に記載のコンピュータ・プログラム製
    造物。
  21. 【請求項21】 リソグラフィ・パターンをフォトリソ
    グラフィ・マスクから基板上へ、リソグラフィ露光装置
    を用いて転写するための方法であって、 前記基板上に焼き付けるべき複数の解像可能なフィーチ
    ャを形成するステップと、 少なくとも1つの解像不可能な光近接補正フィーチャを
    形成し、前記少なくとも1つの解像不可能な光近接補正
    フィーチャは位相エッジであるステップと、を含む方
    法。
  22. 【請求項22】 前記位相エッジは、幅寸法が実質的に
    ゼロに等しい請求項21に記載の方法。
  23. 【請求項23】 前記位相エッジは、0°よりも大きい
    位相シフトをもたらす請求項21に記載の方法。
  24. 【請求項24】 前記位相エッジは、180°の位相シ
    フトをもたらす請求項21に記載の方法。
  25. 【請求項25】 前記少なくとも1つの解像不可能な位
    相エッジは、第1の解像可能なフィーチャと第2の解像
    可能なフィーチャとの間に配置される単独の光近接補正
    フィーチャである請求項21に記載の方法。
  26. 【請求項26】 前記マスクは、軸外照明を用いて照射
    される請求項21に記載の方法。
  27. 【請求項27】 (a)放射感受性材料の層によって少
    なくとも一部が覆われている基板を用意するステップ
    と、 (b)放射システムを用いて放射投影ビームを用意する
    ステップと、 (c)マスク上のパターンを用いて投影ビームに断面内
    パターンを与えるステップと、 (d)パターン化された放射ビームを、放射感受性材料
    層のターゲット部分に投影するステップと、を含むデバ
    イス製造方法であって、 ステップ(c)において、用いられるマスクは、 前記基板上に焼き付けるべき複数の解像可能なフィーチ
    ャと、 少なくとも1つの解像不可能な光近接補正フィーチャ
    と、を備え、 前記少なくとも1つの解像不可能な光近接補正フィーチ
    ャは位相エッジであるデバイス製造方法。
JP2002320524A 2001-09-28 2002-09-27 位相エッジをサブ解像度アシスト・フィーチャとして用いる光近接効果補正方法 Expired - Fee Related JP3939234B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US32521101P 2001-09-28 2001-09-28
US325211 2001-09-28
US10/152,686 US7026081B2 (en) 2001-09-28 2002-05-23 Optical proximity correction method utilizing phase-edges as sub-resolution assist features
US152686 2002-05-23

Publications (2)

Publication Number Publication Date
JP2003177511A true JP2003177511A (ja) 2003-06-27
JP3939234B2 JP3939234B2 (ja) 2007-07-04

Family

ID=26849769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002320524A Expired - Fee Related JP3939234B2 (ja) 2001-09-28 2002-09-27 位相エッジをサブ解像度アシスト・フィーチャとして用いる光近接効果補正方法

Country Status (6)

Country Link
US (2) US7026081B2 (ja)
EP (1) EP1298489B1 (ja)
JP (1) JP3939234B2 (ja)
KR (1) KR100542268B1 (ja)
DE (1) DE60212777T2 (ja)
TW (1) TW574595B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005025210A (ja) * 2003-06-30 2005-01-27 Asml Masktools Bv イメージ・フィールド・マップを利用して補助フィーチャを生成するための、方法、プログラム製品及び装置
WO2005103820A1 (ja) * 2004-04-23 2005-11-03 Toppan Printing Co., Ltd. レベンソン型位相シフトマスク及びその製造方法
US7754397B2 (en) 2004-12-15 2010-07-13 Toppan Printing Co., Ltd. Phase-shift mask, manufacturing method thereof and manufacturing method of semiconductor element

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585469B1 (ko) * 2001-02-27 2006-06-02 에이에스엠엘 네델란즈 비.브이. 그레이바를 서브-해상도 어시스트 피처로 활용하는광근접성교정방법
US6887633B2 (en) * 2002-02-08 2005-05-03 Chih-Hsien Nail Tang Resolution enhancing technology using phase assignment bridges
US6883159B2 (en) * 2002-03-19 2005-04-19 Intel Corporation Patterning semiconductor layers using phase shifting and assist features
US7266480B2 (en) * 2002-10-01 2007-09-04 The Regents Of The University Of California Rapid scattering simulation of objects in imaging using edge domain decomposition
EP2296041A3 (en) 2003-05-30 2013-01-23 Omnivision Technologies, Inc. Lithographic systems and methods with extended depth of focus
KR100556044B1 (ko) * 2003-12-31 2006-03-03 동부아남반도체 주식회사 다마신 공정에서의 패턴 향상 방법
KR100585127B1 (ko) * 2004-02-11 2006-06-01 삼성전자주식회사 투명 기판에 형성된 스캐터링 바아를 포함하는 포토 마스크
US7632610B2 (en) * 2004-09-02 2009-12-15 Intel Corporation Sub-resolution assist features
US7681171B2 (en) 2005-04-12 2010-03-16 Asml Masktooks B.V. Method, program product and apparatus for performing double exposure lithography
US7732102B2 (en) * 2005-07-14 2010-06-08 Freescale Semiconductor, Inc. Cr-capped chromeless phase lithography
US20070038585A1 (en) * 2005-08-15 2007-02-15 Thommes Family, Llc Method for simulating a response to a stimulus
US20070253637A1 (en) * 2006-03-08 2007-11-01 Mentor Graphics Corp. Image intensity calculation using a sectored source map
US7836423B2 (en) 2006-03-08 2010-11-16 Mentor Graphics Corporation Sum of coherent systems (SOCS) approximation based on object information
JP4690946B2 (ja) * 2006-06-02 2011-06-01 株式会社東芝 シミュレーションモデルの作成方法、プログラム及び半導体装置の製造方法
US7669171B2 (en) * 2007-09-05 2010-02-23 United Miceoelectronics Corp. Prediction model and prediction method for exposure dose
US8323857B2 (en) 2010-12-21 2012-12-04 Ultratech, Inc. Phase-shift mask with assist phase regions
JP5497693B2 (ja) * 2011-06-10 2014-05-21 Hoya株式会社 フォトマスク基板、フォトマスク基板の製造方法、フォトマスクの製造方法、及びパターン転写方法
EP2570854B1 (en) 2011-09-16 2016-11-30 Imec Illumination-source shape definition in optical lithography
CN102867782A (zh) * 2012-09-17 2013-01-09 上海华力微电子有限公司 一种电子可编程熔丝器件的修正方法
US11380516B2 (en) 2017-04-13 2022-07-05 Fractilia, Llc System and method for generating and analyzing roughness measurements and their use for process monitoring and control
US10522322B2 (en) 2017-04-13 2019-12-31 Fractilia, Llc System and method for generating and analyzing roughness measurements
US10176966B1 (en) 2017-04-13 2019-01-08 Fractilia, Llc Edge detection system
CN113050367B (zh) * 2019-12-27 2024-10-22 中芯国际集成电路制造(上海)有限公司 光学邻近效应修正方法和系统、掩膜版及其制备方法
CN113359385B (zh) * 2021-06-25 2023-10-17 矽万(上海)半导体科技有限公司 一种基于opc模型的无掩模光刻优化方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523193A (en) 1988-05-31 1996-06-04 Texas Instruments Incorporated Method and apparatus for patterning and imaging member
KR960006819B1 (ko) * 1988-11-22 1996-05-23 가부시끼가이샤 히다찌세이사꾸쇼 집적회로장치의 제조방법 및 그에 사용되는 광학 마스크
JP2710967B2 (ja) 1988-11-22 1998-02-10 株式会社日立製作所 集積回路装置の製造方法
DE59105735D1 (de) 1990-05-02 1995-07-20 Fraunhofer Ges Forschung Belichtungsvorrichtung.
US5229872A (en) 1992-01-21 1993-07-20 Hughes Aircraft Company Exposure device including an electrically aligned electronic mask for micropatterning
US5302477A (en) * 1992-08-21 1994-04-12 Intel Corporation Inverted phase-shifted reticle
JP2661529B2 (ja) 1993-11-30 1997-10-08 日本電気株式会社 位相シフトマスク
JPH09127676A (ja) 1995-11-06 1997-05-16 Seiko Epson Corp ホトマスク及び半導体装置の製造方法
JP2773718B2 (ja) 1995-11-29 1998-07-09 日本電気株式会社 フォトマスクおよびパターン形成方法
JP4075966B2 (ja) 1996-03-06 2008-04-16 エーエスエムエル ネザーランズ ビー.ブイ. 差分干渉計システム及びこのシステムを具えたリソグラフステップアンドスキャン装置
US5807649A (en) * 1996-10-31 1998-09-15 International Business Machines Corporation Lithographic patterning method and mask set therefor with light field trim mask
DE69717975T2 (de) 1996-12-24 2003-05-28 Asml Netherlands B.V., Veldhoven In zwei richtungen ausgewogenes positioniergerät, sowie lithographisches gerät mit einem solchen positioniergerät
US5821014A (en) 1997-02-28 1998-10-13 Microunity Systems Engineering, Inc. Optical proximity correction method for intermediate-pitch features using sub-resolution scattering bars on a mask
DE69829614T2 (de) 1997-03-10 2006-03-09 Asml Netherlands B.V. Lithographiegerät mit einer positioniervorrichtung mit zwei objekthaltern
JP3070520B2 (ja) 1997-05-26 2000-07-31 日本電気株式会社 フォトマスク及び露光方法
US5827625A (en) * 1997-08-18 1998-10-27 Motorola, Inc. Methods of designing a reticle and forming a semiconductor device therewith
US6114071A (en) * 1997-11-24 2000-09-05 Asml Masktools Netherlands B.V. Method of fine feature edge tuning with optically-halftoned mask
AU1689499A (en) * 1997-12-26 1999-07-19 Nikon Corporation Projection exposure apparatus and exposure method
WO1999047981A1 (en) * 1998-03-17 1999-09-23 Asml Masktools Netherlands B.V. METHOD OF PATTERNING SUB-0.25μ LINE FEATURES WITH HIGH TRANSMISSION, 'ATTENUATED' PHASE SHIFT MASKS
JP2000214572A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp フォトマスク及びそれを備えた露光装置
US6482552B2 (en) * 1999-10-18 2002-11-19 Micron Technology, Inc. Reticle forming methods
US6335130B1 (en) * 2000-05-01 2002-01-01 Asml Masktools Netherlands B.V. System and method of providing optical proximity correction for features using phase-shifted halftone transparent/semi-transparent features
TW512424B (en) * 2000-05-01 2002-12-01 Asml Masktools Bv Hybrid phase-shift mask

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005025210A (ja) * 2003-06-30 2005-01-27 Asml Masktools Bv イメージ・フィールド・マップを利用して補助フィーチャを生成するための、方法、プログラム製品及び装置
JP4563746B2 (ja) * 2003-06-30 2010-10-13 エーエスエムエル マスクツールズ ビー.ブイ. イメージ・フィールド・マップを利用して補助フィーチャを生成するための、方法、プログラム製品及び装置
KR101115477B1 (ko) 2003-06-30 2012-03-06 에이에스엠엘 마스크툴즈 비.브이. 이미지 필드 맵을 이용하여 어시스트 피처를 생성하는방법, 프로그램물 및 장치
WO2005103820A1 (ja) * 2004-04-23 2005-11-03 Toppan Printing Co., Ltd. レベンソン型位相シフトマスク及びその製造方法
US7632613B2 (en) 2004-04-23 2009-12-15 Toppan Printing Co., Ltd. Levenson type phase shift mask and manufacturing method thereof
KR101139986B1 (ko) * 2004-04-23 2012-06-28 도판 인사츠 가부시키가이샤 레벤손형 위상 시프트 마스크 및 그 제조 방법
US7754397B2 (en) 2004-12-15 2010-07-13 Toppan Printing Co., Ltd. Phase-shift mask, manufacturing method thereof and manufacturing method of semiconductor element

Also Published As

Publication number Publication date
US20050271953A1 (en) 2005-12-08
DE60212777T2 (de) 2007-06-28
JP3939234B2 (ja) 2007-07-04
KR20030027825A (ko) 2003-04-07
EP1298489A3 (en) 2003-08-27
US7026081B2 (en) 2006-04-11
US20030064298A1 (en) 2003-04-03
DE60212777D1 (de) 2006-08-10
EP1298489A2 (en) 2003-04-02
EP1298489B1 (en) 2006-06-28
TW574595B (en) 2004-02-01
KR100542268B1 (ko) 2006-01-16
US7399559B2 (en) 2008-07-15

Similar Documents

Publication Publication Date Title
JP3939234B2 (ja) 位相エッジをサブ解像度アシスト・フィーチャとして用いる光近接効果補正方法
JP4267245B2 (ja) 解像度以下の補助フィーチャとして罫線ラダー・バーを利用した光近接補正方法
US7667216B2 (en) Method of achieving CD linearity control for full-chip CPL manufacturing
JP4101770B2 (ja) ディープ・サブ波長の光リソグラフィのためのレチクル・パターンに光近接フィーチャを提供する方法および装置
US7583360B2 (en) Method for photolithography using multiple illuminations and a single fine feature mask
KR100919858B1 (ko) 서브-하프 파장 리소그래피 패터닝을 위한 개선된 스캐터링바아 opc 적용 방법
US7138212B2 (en) Method and apparatus for performing model-based layout conversion for use with dipole illumination
JP4495663B2 (ja) サブ分解能アシストフューチャとしてグレーバーを使用する光近接補正方法
KR20030077446A (ko) 다이폴 조명을 활용하여 규칙기반 게이트 슈링크를수행하는 방법 및 장치
JP2003295413A (ja) クロムレス相リソグラフィのために半導体デバイス・パターンを相領域とクロム領域に分解するための方法および装置
JP4171647B2 (ja) プロセス・ラチチュードを改善するために利用した補助形態を除去する方法
JP2004343100A (ja) リソグラフィ処理方法およびそれにより製造したデバイス
US20070122719A1 (en) Method and apparatus for generating OPC rules for placement of scattering bar features utilizing interface mapping technology
JP2004310092A (ja) チャンネル支援機能を使用したフォトレチクル

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040716

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041018

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20041021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050506

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051028

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060130

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060314

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070327

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

S802 Written request for registration of partial abandonment of right

Free format text: JAPANESE INTERMEDIATE CODE: R311802

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140406

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees